KR101534856B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101534856B1
KR101534856B1 KR1020080136023A KR20080136023A KR101534856B1 KR 101534856 B1 KR101534856 B1 KR 101534856B1 KR 1020080136023 A KR1020080136023 A KR 1020080136023A KR 20080136023 A KR20080136023 A KR 20080136023A KR 101534856 B1 KR101534856 B1 KR 101534856B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
plating
via hole
Prior art date
Application number
KR1020080136023A
Other languages
English (en)
Other versions
KR20100077936A (ko
Inventor
한준욱
정은용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080136023A priority Critical patent/KR101534856B1/ko
Publication of KR20100077936A publication Critical patent/KR20100077936A/ko
Application granted granted Critical
Publication of KR101534856B1 publication Critical patent/KR101534856B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
실시예에 따른 인쇄회로기판 제조방법은 절연층과, 상기 절연층의 제1 면에 형성된 제1 도전층, 및 상기 절연층의 제2 면에 형성된 제2 도전층을 포함하는 기판이 준비되는 단계; 상기 제1 도전층 및 절연층을 선택적으로 제거하여 절연층의 관통하는 비아홀을 형성하는 단계; 상기 비아홀이 개방되도록 제1 마스크층을 형성하고, 상기 비아홀을 통해 노출된 상기 제2 도전층에 도금하여 상기 비아홀 내부를 일부 채우는 도금층을 형성하는 단계; 상기 제1 도전층 및 제2 도전층을 에칭하여 에치-다운하는 단계; 상기 절연층의 비아홀 내벽을 포함하여 상기 제1 도전층 및 제2 도전층이 형성되지 않은 영역에 제1 도금층을 형성하는 단계; 상기 제1 도전층, 제2 도전층 및 제1 도금층 상에 선택적으로 제2 마스크층을 형성하는 단계; 상기 제2 마스크층이 형성되지 않은 영역에 제2 도금층을 형성하여 회로패턴 및 도전 비아를 형성하는 단계; 및 상기 제2 마스크층을 제거하고, 상기 제2 마스크층을 제거함에 따라 노출되는 상기 제1 도전층, 제2 도전층 및 제1 도금층을 제거하는 단계를 포함한다.
인쇄회로기판

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판에서 절연층의 상하에 배치되는 회로패턴들을 상호 전기적으로 도통시키기 위한 방법으로 레이저 드릴 공정을 통해 비아홀을 형성하고, 상기 비아홀에 도금층을 형성하여 도전 비아를 형성한다.
한편, 파인 피치(Fine pitch)의 회로패턴을 구현하기 위해서는 얇은 두께의 동박을 적용하여야 하나, 동박의 두께가 5㎛ 이하의 경우 레이저 드릴 공정에서 동박의 관통이 발생되어 절연층의 상하에 배치되는 회로패턴들이 상호 전기적으로 연결되지 않는 문제가 발생된다.
또한, 절연층의 두께가 100㎛ 이상이 되는 경우에는 비아홀 내부에 도금층이 제대로 형성되지 않아 절연층의 상하에 배치되는 회로패턴들이 상호 전기적으로 연결되지 않는 문제가 발생된다.
실시예는 새로운 구조의 인쇄회로기판 및 그 제조방법을 제공한다.
실시예는 절연층의 상하에 배치된 회로패턴을 전기적으로 연결하는 도전 비아가 안정적이고 효과적으로 형성되는 인쇄회로기판 및 그 제조방법을 제공한다.
실시예에 따른 인쇄회로기판 제조방법은 절연층과, 상기 절연층의 제1 면에 형성된 제1 도전층, 및 상기 절연층의 제2 면에 형성된 제2 도전층을 포함하는 기판이 준비되는 단계; 상기 제1 도전층 및 절연층을 선택적으로 제거하여 절연층의 관통하는 비아홀을 형성하는 단계; 상기 비아홀이 개방되도록 제1 마스크층을 형성하고, 상기 비아홀을 통해 노출된 상기 제2 도전층에 도금하여 상기 비아홀 내부를 일부 채우는 도금층을 형성하는 단계; 상기 제1 도전층 및 제2 도전층을 에칭하여 에치-다운하는 단계; 상기 절연층의 비아홀 내벽을 포함하여 상기 제1 도전층 및 제2 도전층이 형성되지 않은 영역에 제1 도금층을 형성하는 단계; 상기 제1 도전층, 제2 도전층 및 제1 도금층 상에 선택적으로 제2 마스크층을 형성하는 단계; 상기 제2 마스크층이 형성되지 않은 영역에 제2 도금층을 형성하여 회로패턴 및 도전 비아를 형성하는 단계; 및 상기 제2 마스크층을 제거하고, 상기 제2 마스크층을 제거함에 따라 노출되는 상기 제1 도전층, 제2 도전층 및 제1 도금층을 제거하는 단계를 포함한다.
실시예는 새로운 구조의 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
실시예는 절연층의 상하에 배치된 회로패턴을 전기적으로 연결하는 도전 비 아가 안정적이고 효과적으로 형성되는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 9는 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다.
도 1을 참조하면, 절연층(10), 상기 절연층(10)의 제1 면에 형성된 제1 도전층(11), 상기 절연층(10)의 제2 면에 형성된 제2 도전층(12)이 포함되는 기판이 준비된다.
예를 들어, 상기 절연층(10)은 에폭시 수지 또는 페놀 수지와 같은 수재 재질로 형성될 수 있고, 상기 제1 도전층(11) 및 제2 도전층(12)은 구리 재질로써 5㎛ 이상의 두께로 형성될 수 있다.
도 2를 참조하면, 상기 제1 도전층(11)을 일부분 제거한 후, 상기 절연 층(10)을 레이저 드릴 공정을 통해 선택적으로 제거하여 비아홀(10a)을 형성한다.
상기 제2 도전층(12)은 5㎛ 이상의 두께로 형성되기 때문에 상기 레이저 드릴 공정에 의해 손상되지 않으므로 안정적으로 비아홀(10a)을 형성할 수 있다.
도 3과 도 4를 참조하면, 상기 제1 도전층(11)을 덮도록 제1 마스크층(20)을 형성하고, 상기 제1 마스크층(20)을 마스크로하여 도금 공정을 수행한다. 따라서, 상기 비아홀(10a)을 통해 노출되는 상기 제2 도전층(12) 상에 도금이 이루어진다. 즉, 바텀업 도금 공정(Bottom up plating)을 통해 상기 제2 도전층(12)에 형성된 도금층은 상기 비아홀(10a)의 내부 일부를 채운다. 상기 제2 도전층(12)에 형성된 도금층은 상기 제2 도전층(12)과 동일한 구리 재질로 형성될 수 있다.
이때, 상기 제1 마스크층(20)으로 드라이 필름이 사용될 수 있으며, 상기 제2 도전층(12)의 하면에도 마스크층이 형성될 수 있다.
도 5를 참조하면, 상기 제1 마스크층(20)을 제거하고, 상기 제1 도전층(11) 및 제2 도전층(12)을 전체적으로 에칭하여 파인-피치(Fine-pitch)가 되도록 에치-다운(Etch down)한다. 상기 비아홀(10a) 내에는 제2 도전층(12)의 도금층이 두껍게 형성되므로, 에치-다운 공정을 하여도 상기 비아홀(10a) 내에 제2 도전층(12)의 도금층이 잔존한다.
도 6을 참조하면, 화학동도금(Electroless Cu Plating)을 통해 상기 비아홀(10a)의 내벽에 제1 도금층(13)을 형성한다.
도 7을 참조하면, 회로패턴이 형성될 영역을 제외하고 제2 마스크층(30)을 형성한다. 상기 제2 마스크층(30)은 드라이 필름이 사용될 수 있다.
도 8과 도 9를 참조하면, 상기 제2 마스크층(30)이 형성되지 않은 영역의 상기 제1 도금층(13), 제1 도전층(11) 및 제2 도전층(12)에 도금을 하여 제2 도금층(40)을 형성한다. 상기 제2 도금층(40)은 구리 재질로 형성될 수 있다.
그리고, 상기 제2 마스크층(30)을 제거하고, 상기 제2 마스크층(30)을 제거함에 따라 노출되는 상기 제1 도전층(11), 제2 도전층(12), 및 제1 도금층(13)을 에칭하여 제거한다.
따라서, 도 9에 도시된 바와 같이, 상기 절연층(10)의 상면 및 하면에 형성되는 회로패턴과 상기 절연층(10)을 관통하는 도전 비아를 형성할 수 있다.
한편, 상기 비아홀(10a) 내에는 상기 제2 도전층(12)의 도금층이 배치되기 때문에, 상기 도전 비아에 의해 상기 절연층(10)의 상면 및 하면에 형성된 회로패턴들은 안정적으로 전기적으로 연결될 수 있다.
이후, 솔더 레지스트 도포 공정과 전자 소자 실장 공정 등이 추가적으로 진행될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 9는 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하는 도면.

Claims (4)

  1. 절연층과, 상기 절연층의 제1 면에 형성된 제1 도전층, 및 상기 절연층의 제2 면에 형성된 제2 도전층을 포함하는 기판이 준비되는 단계;
    상기 제1 도전층 및 절연층을 선택적으로 제거하여 절연층을 관통하는 비아홀을 형성하는 단계;
    상기 비아홀이 개방되도록 제1 마스크층을 형성하고, 상기 비아홀을 통해 노출된 상기 제2 도전층에 도금하여 상기 비아홀 내부를 일부 채우는 도금층을 형성하는 단계;
    상기 제1 마스크층을 제거하는 단계;
    상기 제 1 도전층의 상면, 상기 도금층의 상면 및 상기 제 2 도전층의 하면을 전체적으로 에칭하여 상기 제 1 도전층, 도금층 및 제 2 도전층의 두께를 얇게 하는 단계;
    상기 절연층의 비아홀 내벽을 포함하여 상기 제1 도전층 및 제2 도전층이 형성되지 않은 영역에 제1 도금층을 형성하는 단계;
    상기 제1 도전층, 제2 도전층 및 제1 도금층 상에 선택적으로 제2 마스크층을 형성하는 단계;
    상기 제2 마스크층이 형성되지 않은 영역에 제2 도금층을 형성하여 회로패턴 및 도전 비아를 형성하는 단계; 및
    상기 제2 마스크층을 제거하고, 상기 제2 마스크층을 제거함에 따라 노출되는 상기 제1 도전층, 제2 도전층 및 제1 도금층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제 1항에 있어서,
    상기 제1 도금층은 화학동도금 공정을 통해 형성되는 인쇄회로기판 제조방법.
  3. 상면 및 하면을 관통하는 비아홀을 포함하는 절연층;
    상기 절연층의 상면에 형성된 제 1 회로 패턴;
    상기 절연층의 하면에 형성된 제 2 회로 패턴; 및
    상기 비아홀의 내벽 및 상기 비아홀에 의해 노출된 상기 제 2 회로 패턴 위에 형성된 도전 비아를 포함하며,
    상기 제 2 회로 패턴은,
    상기 절연층의 하면에 형성되어 상기 절연층의 하면으로부터 돌출되는 제 1 부분과,
    상기 비아 홀의 일부를 매립하며 형성되고, 상면이 상기 비아와 연결되며 하면이 상기 제 1 부분과 연결되는 제 2 부분을 포함하는
    인쇄회로기판.
  4. 제 3항에 있어서,
    상기 제 1 회로 패턴 및 제 2 회로 패턴은,
    복수의 층으로 형성되는
    인쇄회로기판.
KR1020080136023A 2008-12-29 2008-12-29 인쇄회로기판 및 그 제조방법 KR101534856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136023A KR101534856B1 (ko) 2008-12-29 2008-12-29 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136023A KR101534856B1 (ko) 2008-12-29 2008-12-29 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100077936A KR20100077936A (ko) 2010-07-08
KR101534856B1 true KR101534856B1 (ko) 2015-07-07

Family

ID=42639224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136023A KR101534856B1 (ko) 2008-12-29 2008-12-29 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101534856B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946042A (ja) * 1995-08-02 1997-02-14 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2008060504A (ja) * 2006-09-04 2008-03-13 Nippon Mektron Ltd 両面フレキシブルプリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946042A (ja) * 1995-08-02 1997-02-14 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2008060504A (ja) * 2006-09-04 2008-03-13 Nippon Mektron Ltd 両面フレキシブルプリント配線板の製造方法

Also Published As

Publication number Publication date
KR20100077936A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5762376B2 (ja) 配線基板及びその製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010103435A (ja) 配線基板及びその製造方法
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TW200522835A (en) Process for manufacturing a wiring substrate
TWI691243B (zh) 印刷電路板的製造方法
JP2007095864A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101534856B1 (ko) 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR101534861B1 (ko) 인쇄회로기판의 제조방법
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP2007150111A (ja) 配線基板
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 5