JP2002158307A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002158307A JP2002158307A JP2000356097A JP2000356097A JP2002158307A JP 2002158307 A JP2002158307 A JP 2002158307A JP 2000356097 A JP2000356097 A JP 2000356097A JP 2000356097 A JP2000356097 A JP 2000356097A JP 2002158307 A JP2002158307 A JP 2002158307A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thermoplastic resin
- resin layer
- semiconductor element
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】
【課題】 簡便な製造プロセスを用いて、かつ、短時間
で半導体素子を熱圧着することが可能な半導体装置及び
その製造方法を提供すること。 【解決手段】 表面に熱可塑性樹脂層２ａ、２ｂ、２２
および半導体素子９、３０との接続端子が形成された配
線基板の表面に半導体素子９、３０を加熱加圧して接続
端子に電気的に接続し、かつ、半導体素子９、３０の基
板側の面を熱可塑性樹脂層２ａ、２ｂ、２２により接着
かつ封止する。
で半導体素子を熱圧着することが可能な半導体装置及び
その製造方法を提供すること。 【解決手段】 表面に熱可塑性樹脂層２ａ、２ｂ、２２
および半導体素子９、３０との接続端子が形成された配
線基板の表面に半導体素子９、３０を加熱加圧して接続
端子に電気的に接続し、かつ、半導体素子９、３０の基
板側の面を熱可塑性樹脂層２ａ、２ｂ、２２により接着
かつ封止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を基板
にフェイスダウンして搭載する半導体装置とその製造方
法に関する。
にフェイスダウンして搭載する半導体装置とその製造方
法に関する。
【０００２】
【従来の技術】近年、電子機器や半導体パッケージの小
型化、高密度化および高機能化のために、半導体素子
（べアチップ）をフェイスダウンして配線基板の表面に
直接実装を行なう、フリップチップ実装が多く用いられ
るようになってきた。特にＢＧＡやＣＳＰ等の半導体パ
ッケージは、携帯電話やノートパソコンなどに使用する
ために、さらなる小型化や高速度での動作が求められて
いる。それらの状況から実装性の優れているフリップチ
ップ実装が適用されることが多い。フリップ実装による
実装方式の半導体パッケージは、このように携帯電話や
パソコンに用いられることにより需要は拡大し、それに
伴って、半導体パッケージの製造プロセスの簡略化や短
時間化も望まれるようになってきた。
型化、高密度化および高機能化のために、半導体素子
（べアチップ）をフェイスダウンして配線基板の表面に
直接実装を行なう、フリップチップ実装が多く用いられ
るようになってきた。特にＢＧＡやＣＳＰ等の半導体パ
ッケージは、携帯電話やノートパソコンなどに使用する
ために、さらなる小型化や高速度での動作が求められて
いる。それらの状況から実装性の優れているフリップチ
ップ実装が適用されることが多い。フリップ実装による
実装方式の半導体パッケージは、このように携帯電話や
パソコンに用いられることにより需要は拡大し、それに
伴って、半導体パッケージの製造プロセスの簡略化や短
時間化も望まれるようになってきた。
【０００３】図４（ａ）〜（ｉ）は、従来の半導体パッ
ケージの製造プロセスを示す工程図である。
ケージの製造プロセスを示す工程図である。
【０００４】まず、銅箔４１がガラスエポキシやポリイ
ミド等の絶縁基板４２の一方の表面上に形成されている
銅張り板４０を用意する。（図４−（ａ））。この銅張
り板４０の銅箔４１に、エッチング処理等を施すことに
より配線パターン４３を形成する。（図４−（ｂ））。
続いて、レーザ光の照射やエッチング処理等により、絶
縁基板４２裏面に開口部４４を設ける。（図４−
（ｃ））。次に、Ｃｕ＋Ｎｉ＋Ａｕ等のめっきを開口部
４４に施すことにより、配線パターン４３と電気的に接
続されていた外部電極４５を形成する（図４−
（ｄ））。なお、ここでは、めっきにより外部電極４５
を形成したが、製造プロセスの最後に、はんだボール等
を形成する方法を用いることもある。続いて、回路パタ
ーン面に異方性導電膜４６を形成する。図４−
（ｅ））。なお、異方性導電膜４６の代わりに異方性導
電ぺーストや絶縁樹脂を形成する場合もある。
ミド等の絶縁基板４２の一方の表面上に形成されている
銅張り板４０を用意する。（図４−（ａ））。この銅張
り板４０の銅箔４１に、エッチング処理等を施すことに
より配線パターン４３を形成する。（図４−（ｂ））。
続いて、レーザ光の照射やエッチング処理等により、絶
縁基板４２裏面に開口部４４を設ける。（図４−
（ｃ））。次に、Ｃｕ＋Ｎｉ＋Ａｕ等のめっきを開口部
４４に施すことにより、配線パターン４３と電気的に接
続されていた外部電極４５を形成する（図４−
（ｄ））。なお、ここでは、めっきにより外部電極４５
を形成したが、製造プロセスの最後に、はんだボール等
を形成する方法を用いることもある。続いて、回路パタ
ーン面に異方性導電膜４６を形成する。図４−
（ｅ））。なお、異方性導電膜４６の代わりに異方性導
電ぺーストや絶縁樹脂を形成する場合もある。
【０００５】一方、半導体素子４７には電極４８が設け
られており、その表面にはワイヤボンディング法などに
より金ボールバンプ４９が形成されている。この金ボー
ルバンプ４９はめっき法等により形成されている。そし
て、半導体素子４７の表面には内部に形成された電子回
路を保護するための、ポリイミド、ＳｉＯ２、Ｓｉ３Ｎ
４又はＡｌ２Ｏ３などによるパッシべーション膜５０が
形成されている。この半導体素子４７を配線パターン４
３の上に位置合わせする。（図４−（ｆ））。位置合せ
して相互に接触させた状態で、１８０℃で１０秒程度の
条件にて熱圧着を行なう。（図４−（ｇ））。続いて、
エポキシ等の封止樹脂５１により、半導体素子４７をモ
ールドして封止する。（図４−（ｈ））。最後に、モー
ルド体を所定の寸法に切り出して半導体装置５５として
完成させている。（図４−（ｉ））。
られており、その表面にはワイヤボンディング法などに
より金ボールバンプ４９が形成されている。この金ボー
ルバンプ４９はめっき法等により形成されている。そし
て、半導体素子４７の表面には内部に形成された電子回
路を保護するための、ポリイミド、ＳｉＯ２、Ｓｉ３Ｎ
４又はＡｌ２Ｏ３などによるパッシべーション膜５０が
形成されている。この半導体素子４７を配線パターン４
３の上に位置合わせする。（図４−（ｆ））。位置合せ
して相互に接触させた状態で、１８０℃で１０秒程度の
条件にて熱圧着を行なう。（図４−（ｇ））。続いて、
エポキシ等の封止樹脂５１により、半導体素子４７をモ
ールドして封止する。（図４−（ｈ））。最後に、モー
ルド体を所定の寸法に切り出して半導体装置５５として
完成させている。（図４−（ｉ））。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
半導体装置の製造プロセスでは異方性導電膜を形成する
プロセスが必要である。この異方性導電膜を形成するプ
ロセスで用いる異方性導電膜や異方性導電ぺーストに使
用されている樹脂はエポキシを主体とした熱硬化樹脂を
用いている。そのため、熱圧着時間を５秒以下のよう
に、極端に短くすることは難しい。したがって、半導体
装置の製造プロセスの簡便化や時間の短縮化が非常に困
難であった。
半導体装置の製造プロセスでは異方性導電膜を形成する
プロセスが必要である。この異方性導電膜を形成するプ
ロセスで用いる異方性導電膜や異方性導電ぺーストに使
用されている樹脂はエポキシを主体とした熱硬化樹脂を
用いている。そのため、熱圧着時間を５秒以下のよう
に、極端に短くすることは難しい。したがって、半導体
装置の製造プロセスの簡便化や時間の短縮化が非常に困
難であった。
【０００７】本発明はこれらの事情にもとづいてなされ
たもので、簡便な製造プロセスを用いて、かつ、短時間
で半導体素子を熱圧着することが可能な半導体装置及び
その製造方法を提供することを目的としている。
たもので、簡便な製造プロセスを用いて、かつ、短時間
で半導体素子を熱圧着することが可能な半導体装置及び
その製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】請求項１の発明による手
段によれば、非熱可塑性樹脂で形成された絶縁基板と、
この絶縁基板の一方の表面の少なくとも一部に形成され
た熱可塑性樹脂層と、前記絶縁基板の他方の表面に形成
された配線パターンと、可塑性樹脂層と前記絶縁基板と
を貫通して前記配線パターンと電気的に接続された金属
バンプと、前記熱可塑性樹脂層の表面に搭載されて前記
金属バンプと電気的に接続された有機材料被膜とを具え
た半導体素子を有することを特徴とする半導体装置であ
る。
段によれば、非熱可塑性樹脂で形成された絶縁基板と、
この絶縁基板の一方の表面の少なくとも一部に形成され
た熱可塑性樹脂層と、前記絶縁基板の他方の表面に形成
された配線パターンと、可塑性樹脂層と前記絶縁基板と
を貫通して前記配線パターンと電気的に接続された金属
バンプと、前記熱可塑性樹脂層の表面に搭載されて前記
金属バンプと電気的に接続された有機材料被膜とを具え
た半導体素子を有することを特徴とする半導体装置であ
る。
【０００９】また請求項２の発明による手段によれば、
前記熱可塑性樹脂層は、前記絶縁基板の両面にそれぞれ
少なくとも一部に形成されていることを特徴とする半導
体装置である。
前記熱可塑性樹脂層は、前記絶縁基板の両面にそれぞれ
少なくとも一部に形成されていることを特徴とする半導
体装置である。
【００１０】また請求項３の発明による手段によれば、
少なくとも表面の一部に熱可塑樹脂層が形成され、か
つ、外部接続端子が形成された配線基板に電気的に接続
されて前記熱可塑樹脂層の表面に搭載された半導体素子
とを備えた半導体パッケージと、この半導体パッケージ
の前記外部接続端子を介して電気的に接続された第２の
配線基板とを有することを特徴とする半導体装置であ
る。
少なくとも表面の一部に熱可塑樹脂層が形成され、か
つ、外部接続端子が形成された配線基板に電気的に接続
されて前記熱可塑樹脂層の表面に搭載された半導体素子
とを備えた半導体パッケージと、この半導体パッケージ
の前記外部接続端子を介して電気的に接続された第２の
配線基板とを有することを特徴とする半導体装置であ
る。
【００１１】また請求項４の発明による手段によれば、
表面に熱可塑性樹脂層および半導体素子との接続端子が
形成された配線基板の表面に前記半導体素子を加熱加圧
して前記接続端子に電気的に接続し、かつ、前記半導体
素子の前記配線基板側の面を前記熱可塑性樹脂層により
接着かつ封止する工程を有することを特徴とする半導体
装置の製造方法である。
表面に熱可塑性樹脂層および半導体素子との接続端子が
形成された配線基板の表面に前記半導体素子を加熱加圧
して前記接続端子に電気的に接続し、かつ、前記半導体
素子の前記配線基板側の面を前記熱可塑性樹脂層により
接着かつ封止する工程を有することを特徴とする半導体
装置の製造方法である。
【００１２】また請求項５の発明による手段によれば、
表面に熱可塑性樹脂層および半導体素子との接続ランド
が形成された配線基板の表面に半導体素子を電気的に接
続すると共に前記半導体素子の前記配線基板に面した表
面を前記熱可塑性樹脂層により接着・封止して半導体パ
ッケージを形成する第１の工程と、この第１工程により
形成された前記半導体パッケージを第２の配線基板の所
定の位置に配置する第２の工程と、前記半導体パッケー
ジ複数個を前記第２の配線基板上に配置された前記半導
体パッケージの所定の位置へ積層配置する第３の工程
と、この所定の位置に積層配置された前記半導体パッケ
ージ相互間および前記第２の配線基板とその上に載置さ
れている前記半導体パッケージについて、それぞれ形成
されている外部接続端子間を電気的に接続する第４の工
程を有することを特徴とする半導体装置の製造方法であ
る。
表面に熱可塑性樹脂層および半導体素子との接続ランド
が形成された配線基板の表面に半導体素子を電気的に接
続すると共に前記半導体素子の前記配線基板に面した表
面を前記熱可塑性樹脂層により接着・封止して半導体パ
ッケージを形成する第１の工程と、この第１工程により
形成された前記半導体パッケージを第２の配線基板の所
定の位置に配置する第２の工程と、前記半導体パッケー
ジ複数個を前記第２の配線基板上に配置された前記半導
体パッケージの所定の位置へ積層配置する第３の工程
と、この所定の位置に積層配置された前記半導体パッケ
ージ相互間および前記第２の配線基板とその上に載置さ
れている前記半導体パッケージについて、それぞれ形成
されている外部接続端子間を電気的に接続する第４の工
程を有することを特徴とする半導体装置の製造方法であ
る。
【００１３】
【発明の実施の形態】以下、本発明の半導体装置とその
製造方法についての実施の形態を、図面を参照して説明
する。
製造方法についての実施の形態を、図面を参照して説明
する。
【００１４】まず、本発明の半導体装置の製造方法に関
する第１の実施の形態について、図１（ａ）〜（ｉ）に
示す工程図を用いて説明する。
する第１の実施の形態について、図１（ａ）〜（ｉ）に
示す工程図を用いて説明する。
【００１５】非熱可塑性ポリイミド等の絶縁基板１の両
面には、熱可塑ポリイミド等の熱可塑性樹脂層２ａ、２
ｂが形成されている。この熱可塑性樹脂層２ａ、２ｂは
絶縁基板１の表面に銅箔３を接着する目的等のために形
成されたもので、絶縁基板１の製造プロセスにおいて形
成されているものである。
面には、熱可塑ポリイミド等の熱可塑性樹脂層２ａ、２
ｂが形成されている。この熱可塑性樹脂層２ａ、２ｂは
絶縁基板１の表面に銅箔３を接着する目的等のために形
成されたもので、絶縁基板１の製造プロセスにおいて形
成されているものである。
【００１６】この実施の形態では、銅箔３は熱可塑性樹
脂層２ｂの一方の面のみに形成されており、他方の面の
熱可塑性樹脂層２ａは露出した構造となっている。（図
１−（ａ））。
脂層２ｂの一方の面のみに形成されており、他方の面の
熱可塑性樹脂層２ａは露出した構造となっている。（図
１−（ａ））。
【００１７】次に、銅箔３にエッチング処理を施す等に
より、選択的に配線パターン４を形成する。（図１−
（ｂ））。続いて、熱可塑性樹脂層２ａにレーザ光源
（不図示）からのレーザ光の照射又はケミカルエッチン
グ等の処理を施すことにより、熱可塑性樹脂層２ａと絶
縁基板１との所定位置に開口部５を設ける。（図１−
（ｃ））。そして、配線パターン４が形成された面側
に、ポリイミドやエポキシ等の樹脂によりレジスト層６
を形成する（図１−（ｄ））。その後、開口部５および
レジスト層６の形成されていない個所にＣｕまたはＮｉ
またはＡｕまたはこれらのうちいくつかによる多層のめ
っきを施し、ＩＣとの接続用のめっきバンプ７および外
部接続端子８をそれぞれ形成する。（図１−（ｅ））。
より、選択的に配線パターン４を形成する。（図１−
（ｂ））。続いて、熱可塑性樹脂層２ａにレーザ光源
（不図示）からのレーザ光の照射又はケミカルエッチン
グ等の処理を施すことにより、熱可塑性樹脂層２ａと絶
縁基板１との所定位置に開口部５を設ける。（図１−
（ｃ））。そして、配線パターン４が形成された面側
に、ポリイミドやエポキシ等の樹脂によりレジスト層６
を形成する（図１−（ｄ））。その後、開口部５および
レジスト層６の形成されていない個所にＣｕまたはＮｉ
またはＡｕまたはこれらのうちいくつかによる多層のめ
っきを施し、ＩＣとの接続用のめっきバンプ７および外
部接続端子８をそれぞれ形成する。（図１−（ｅ））。
【００１８】一方、半導体素子９にはＡｌ等の電極１０
が設けられており、また半導体素子９の表面には内部の
電子回路を保護するための、ポリイミド等の有機材料に
よるパッシべーション膜１１が形成されている。この半
導体素子９をめっきバンプ７の上に位置合せして搭載す
る。（図１−（ｆ））。
が設けられており、また半導体素子９の表面には内部の
電子回路を保護するための、ポリイミド等の有機材料に
よるパッシべーション膜１１が形成されている。この半
導体素子９をめっきバンプ７の上に位置合せして搭載す
る。（図１−（ｆ））。
【００１９】次に、半導体素子９を配線パターン４の上
に搭載した状態で、加熱工具（不図示）により、１５０
〜４００℃程度の加熱にて、１〜５秒間の熱圧着を行な
う。このとき、めっきバンプ７と半導体素子９の電極１
０とはＡｕ−Ａｌの金属間化合物を形成することによ
り、機械的、かつ、電気的接続を得られる。また、熱可
塑性樹脂層２ａの熱可塑性樹脂が溶融することにより、
半導体素子９と接着すると同時に半導体素子９の表面を
封止する。
に搭載した状態で、加熱工具（不図示）により、１５０
〜４００℃程度の加熱にて、１〜５秒間の熱圧着を行な
う。このとき、めっきバンプ７と半導体素子９の電極１
０とはＡｕ−Ａｌの金属間化合物を形成することによ
り、機械的、かつ、電気的接続を得られる。また、熱可
塑性樹脂層２ａの熱可塑性樹脂が溶融することにより、
半導体素子９と接着すると同時に半導体素子９の表面を
封止する。
【００２０】なお、めっきバンプ７と半導体素子９の電
極１０のＡｕ−Ａｌ接合の際には、超音波を併用しても
よいし、半導体素子９の電極１０の上に金めっきを施し
たり、金ボールバンプを形成する等により、めっきバン
プ７とＡｕ−Ａｕ接合を行なってもよい。また、半導体
素子９の電極１０の上にはＡｕめっきもしくはＡｕボー
ルバンプを形成し、めっきバンプ７をＣｕ＋Ｓｎめっき
等を施すことにより、Ａｕ−Ｓｎ接続を行なってもよ
い。（図１−（ｇ））。
極１０のＡｕ−Ａｌ接合の際には、超音波を併用しても
よいし、半導体素子９の電極１０の上に金めっきを施し
たり、金ボールバンプを形成する等により、めっきバン
プ７とＡｕ−Ａｕ接合を行なってもよい。また、半導体
素子９の電極１０の上にはＡｕめっきもしくはＡｕボー
ルバンプを形成し、めっきバンプ７をＣｕ＋Ｓｎめっき
等を施すことにより、Ａｕ−Ｓｎ接続を行なってもよ
い。（図１−（ｇ））。
【００２１】次に、エポキシ等の封止樹脂１２により、
半導体素子９をモールドして封止しする。（図１−
（ｈ））。最後に、所定の寸法に切り出して半導体装置
１３を完成する。（図１−（ｉ））。
半導体素子９をモールドして封止しする。（図１−
（ｈ））。最後に、所定の寸法に切り出して半導体装置
１３を完成する。（図１−（ｉ））。
【００２２】なお、上述の実施の形態では外部接続端子
８をめっきにより形成しているが、はんだボールを形成
することによりＢＧＡの形態にして組み立てることもで
きる。
８をめっきにより形成しているが、はんだボールを形成
することによりＢＧＡの形態にして組み立てることもで
きる。
【００２３】また、図２に示すように非熱可塑性ポリイ
ミド等の絶縁基板１の一方の面に熱可塑性ポリイミド等
の熱可塑性樹脂層２ａを形成し、他方の面には銅箔３が
絶縁基板１に直接形成された銅張り板を用いても同様の
作用を得ることができる。
ミド等の絶縁基板１の一方の面に熱可塑性ポリイミド等
の熱可塑性樹脂層２ａを形成し、他方の面には銅箔３が
絶縁基板１に直接形成された銅張り板を用いても同様の
作用を得ることができる。
【００２４】以上のようにして形成された半導体装置
は、半導体素子と絶縁基板との接続の際に、別の部材を
必要とせず、また、熱可塑性樹脂による短時間での接続
が可能となるため、製造プロセスが簡便となり、半導体
装置の生産性が非常に優れたものとなる。
は、半導体素子と絶縁基板との接続の際に、別の部材を
必要とせず、また、熱可塑性樹脂による短時間での接続
が可能となるため、製造プロセスが簡便となり、半導体
装置の生産性が非常に優れたものとなる。
【００２５】次に、本発明の半導体装置の製造方法に関
する第２の実施の形態について、図３（ａ）〜（ｋ）に
示す工程図を用いて説明する。
する第２の実施の形態について、図３（ａ）〜（ｋ）に
示す工程図を用いて説明する。
【００２６】非熱可塑性ポリイミド等による絶縁基板２
１の一方の表面には、熱可塑ポリイミド等の熱可塑性樹
脂層２２が形成されており、絶縁基板２１の他方の表面
には銅箔２３が形成されている。（図３−（ａ））。
１の一方の表面には、熱可塑ポリイミド等の熱可塑性樹
脂層２２が形成されており、絶縁基板２１の他方の表面
には銅箔２３が形成されている。（図３−（ａ））。
【００２７】次に、銅箔２３にエッチング処理を施す等
により、選択的に配線パターン２４を形成する。（図３
−（ｂ））。続いて、熱可塑性樹脂層２２が形成された
側から、レーザ光源（不図示）によるレーザ光の照射や
ケミカルエッチングなどにより、熱可塑性樹脂層２２と
絶縁基板２１との所定箇所に開口部２５を設ける。（図
３−（ｃ））。
により、選択的に配線パターン２４を形成する。（図３
−（ｂ））。続いて、熱可塑性樹脂層２２が形成された
側から、レーザ光源（不図示）によるレーザ光の照射や
ケミカルエッチングなどにより、熱可塑性樹脂層２２と
絶縁基板２１との所定箇所に開口部２５を設ける。（図
３−（ｃ））。
【００２８】そして、配線パターン２の表面に、ポリイ
ミドやエポキシ等の樹脂によりレジスト開口部２７を有
するレジスト層２６を形成する。（図１−（ｄ））。続
いて、開口部２５およびレジスト開口部２７にＣｕ＋Ｎ
ｉ＋Ａｕ等のめっきを施し、半導体素子との接続用のめ
っきバンブ２８および積層接続用端子２９を形成する。
（図３−（ｅ））。
ミドやエポキシ等の樹脂によりレジスト開口部２７を有
するレジスト層２６を形成する。（図１−（ｄ））。続
いて、開口部２５およびレジスト開口部２７にＣｕ＋Ｎ
ｉ＋Ａｕ等のめっきを施し、半導体素子との接続用のめ
っきバンブ２８および積層接続用端子２９を形成する。
（図３−（ｅ））。
【００２９】一方、半導体素子３０は、積層用に５０μ
ｍ厚程度に薄く研削されたもの等を用いており、半導体
素子３０にはＡｌ等の電極３１が、また半導体素子３０
の表面には内部に形成された電子回路を保護するため
の、ポリイミド等の有機材料によるパッシべーション膜
３２が形成されている。この半導体素子３０をめっきバ
ンブ２８の上に位置合せして搭載する。（図３−
（ｆ））。
ｍ厚程度に薄く研削されたもの等を用いており、半導体
素子３０にはＡｌ等の電極３１が、また半導体素子３０
の表面には内部に形成された電子回路を保護するため
の、ポリイミド等の有機材料によるパッシべーション膜
３２が形成されている。この半導体素子３０をめっきバ
ンブ２８の上に位置合せして搭載する。（図３−
（ｆ））。
【００３０】半導体素子３０を配線パターン２４の上に
搭載した状態で、１５０℃〜４００℃程度の加熱にて、
１〜５秒間の熱圧着を行なう。このとき、めっきバンプ
２８と半導体素子３０の電極３１とはＡｕ−Ａｌの金属
間化合物を形成することにより、機械的、かつ、電気的
接続を得られる。また、熱可塑性樹脂層２２の熱可塑性
樹脂が溶融することにより、半導体素子３０と接着する
と同時に、半導体素子３０の表面を封止する。これによ
り半導体パッケージ３３を形成する。
搭載した状態で、１５０℃〜４００℃程度の加熱にて、
１〜５秒間の熱圧着を行なう。このとき、めっきバンプ
２８と半導体素子３０の電極３１とはＡｕ−Ａｌの金属
間化合物を形成することにより、機械的、かつ、電気的
接続を得られる。また、熱可塑性樹脂層２２の熱可塑性
樹脂が溶融することにより、半導体素子３０と接着する
と同時に、半導体素子３０の表面を封止する。これによ
り半導体パッケージ３３を形成する。
【００３１】なお、めっきバンプ２８と半導体素子３０
の電極３１のＡｕ−Ａｌ接合には超音波を併用してもよ
いし、半導体素子３０の電極３１の上に金めっきを施し
たり、金ボールバンプを形成する等により、めっきバン
プ２８とＡｕ−Ａｕ接合を行なってもよい。また、半導
体素子９の電極１０の上にはＡｕめっきもしくはＡｕボ
ールバンプを形成し、めっきバンプ７をＣｕ＋Ｓｎめっ
き等を施すことにより、Ａｕ−Ｓｎ接続を行なってもよ
い。（図３−（ｇ））。
の電極３１のＡｕ−Ａｌ接合には超音波を併用してもよ
いし、半導体素子３０の電極３１の上に金めっきを施し
たり、金ボールバンプを形成する等により、めっきバン
プ２８とＡｕ−Ａｕ接合を行なってもよい。また、半導
体素子９の電極１０の上にはＡｕめっきもしくはＡｕボ
ールバンプを形成し、めっきバンプ７をＣｕ＋Ｓｎめっ
き等を施すことにより、Ａｕ−Ｓｎ接続を行なってもよ
い。（図３−（ｇ））。
【００３２】形成された半導体パッケージ３３を複数枚
位置合せして積層し、第２の絶縁基板３４の第１の面３
４ａに搭載する。第２の絶縁基板３４の第２の面３４ｂ
（第１の面の反対側の面）には配線パターン３５が形成
されており、第２の絶縁基板３４は半導体パッケージ３
３と電気的接続を行なうための開口部３６が設けられて
いる。なお、開口部３６に露出した配線パターン３５に
は金めっき等の処理が施されている。また、配線パター
ン３５の表面にはレジスト層３７が形成されており、レ
ジスト層３７にはレジスト開口部３８が設けられてい
る。（図３−（ｈ））。
位置合せして積層し、第２の絶縁基板３４の第１の面３
４ａに搭載する。第２の絶縁基板３４の第２の面３４ｂ
（第１の面の反対側の面）には配線パターン３５が形成
されており、第２の絶縁基板３４は半導体パッケージ３
３と電気的接続を行なうための開口部３６が設けられて
いる。なお、開口部３６に露出した配線パターン３５に
は金めっき等の処理が施されている。また、配線パター
ン３５の表面にはレジスト層３７が形成されており、レ
ジスト層３７にはレジスト開口部３８が設けられてい
る。（図３−（ｈ））。
【００３３】続いて、積層した半導体パッケージ３３の
積層接続用端子２９の部分を、加熱ツール３９を用いて
１５０℃〜４００℃程度の加熱して、１〜５秒間の熱圧
着を行なう。この熱圧着により半導体パッケージ３３の
積層接続用端子２９同士、および、半導体バッケージ３
３の積層接続用端子２９と第２の絶縁基板３４の開口部
３６に露出した配線パターン３５のめっき層とで金属間
化合物を形成して、電気的、かつ、機械的接続を行なう
と同時に、熱可塑性樹脂層２２が溶融することにより、
各半導体パッケージ３３同士、および、半導体パッケー
ジ３３と第２の絶縁基板３４とが接着固定される。（図
３−（ｉ））。
積層接続用端子２９の部分を、加熱ツール３９を用いて
１５０℃〜４００℃程度の加熱して、１〜５秒間の熱圧
着を行なう。この熱圧着により半導体パッケージ３３の
積層接続用端子２９同士、および、半導体バッケージ３
３の積層接続用端子２９と第２の絶縁基板３４の開口部
３６に露出した配線パターン３５のめっき層とで金属間
化合物を形成して、電気的、かつ、機械的接続を行なう
と同時に、熱可塑性樹脂層２２が溶融することにより、
各半導体パッケージ３３同士、および、半導体パッケー
ジ３３と第２の絶縁基板３４とが接着固定される。（図
３−（ｉ））。
【００３４】次に、第２の絶縁基板３４に設けたレジス
ト開口部３８にはんだボール４０を形成する。このはん
だボール４０は、はんだぺーストを印刷後にリフローは
んだプロセスを行なうことによって形成しても良いし、
はんだボール４０をマウント後、リフロープロセスを行
なって形成しても良い。なお、この実施の形態では、第
２の絶縁基板３４には、片面側のみに配線パターン３５
が形成されているが、配線パターン３５を第２の絶縁基
板３４の両面に形成しても、また多層に形成したものを
用いても良い。（図３−（ｊ））。
ト開口部３８にはんだボール４０を形成する。このはん
だボール４０は、はんだぺーストを印刷後にリフローは
んだプロセスを行なうことによって形成しても良いし、
はんだボール４０をマウント後、リフロープロセスを行
なって形成しても良い。なお、この実施の形態では、第
２の絶縁基板３４には、片面側のみに配線パターン３５
が形成されているが、配線パターン３５を第２の絶縁基
板３４の両面に形成しても、また多層に形成したものを
用いても良い。（図３−（ｊ））。
【００３５】次に、エポキシ等の封止樹脂４２により、
形成した半導体パッケージの積層体をモールドして封止
し、積層半導体パッケージによる半導体装置を形成す
る。（図１−（ｋ））。
形成した半導体パッケージの積層体をモールドして封止
し、積層半導体パッケージによる半導体装置を形成す
る。（図１−（ｋ））。
【００３６】以上のようにして形成された積層半導体パ
ッケージによる半導体装置は、半導体素子と絶縁基板と
の接続の際や、半導体パッケージを積層して接続する際
に、別部材を必要とせず、また短時間での接続が可能と
なるため、製造プロセスか簡便となり、半導体装置の生
産性が非常に優れている。
ッケージによる半導体装置は、半導体素子と絶縁基板と
の接続の際や、半導体パッケージを積層して接続する際
に、別部材を必要とせず、また短時間での接続が可能と
なるため、製造プロセスか簡便となり、半導体装置の生
産性が非常に優れている。
【００３７】
【発明の効果】本発明によれば、生産性の優れたの半導
体装置及びその製造方法を得ることができる。
体装置及びその製造方法を得ることができる。
【図１】（ａ）〜（ｉ）は、本発明の第１の実施の形態
の工程図。
の工程図。
【図２】銅張り板の変形例の断面図。
【図３】（ａ）〜（ｋ）は、本発明の第２の実施の形態
の工程図。
の工程図。
【図４】（ａ）〜（ｉ）は、従来の半導体パッケージの
製造プロセスを示す工程図。
製造プロセスを示す工程図。
１、２１…絶縁基板、２ａ、２ｂ、２２…熱可塑性樹脂
層、３、２３…銅箔、４、２４…配線パターン、８…外
部接続端子、９、３０…半導体素子、１３…半導体装
置、２９…積層接続用端子、３３…半導体パッケージ、
３４…第２の配線基板
層、３、２３…銅箔、４、２４…配線パターン、８…外
部接続端子、９、３０…半導体素子、１３…半導体装
置、２９…積層接続用端子、３３…半導体パッケージ、
３４…第２の配線基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 (72)発明者 斉藤 康人 東京都青梅市新町３丁目３番地の１ 東芝 デジタルメディアエンジニアリング株式会 社内 (72)発明者 井口 知洋 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 Ｆターム(参考） 5E336 AA04 BB02 BB03 BB15 BC32 CC34 DD22 DD32 EE03 EE05 GG10 GG12 GG16 5F044 KK02 KK09 KK17 KK19 LL11 RR03 RR16
Claims (5)
- 【請求項１】 非熱可塑性樹脂で形成された絶縁基板
と、この絶縁基板の一方の表面の少なくとも一部に形成
された熱可塑性樹脂層と、前記絶縁基板の他方の表面に
形成された配線パターンと、可塑性樹脂層と前記絶縁基
板とを貫通して前記配線パターンと電気的に接続された
金属バンプと、前記熱可塑性樹脂層の表面に搭載されて
前記金属バンプと電気的に接続された有機材料被膜とを
具えた半導体素子を有することを特徴とする半導体装
置。 - 【請求項２】 前記熱可塑性樹脂層は、前記絶縁基板の
両面にそれぞれ少なくとも一部に形成されていることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 少なくとも表面の一部に熱可塑樹脂層が
形成され、かつ、外部接続端子が形成された配線基板に
電気的に接続されて前記熱可塑樹脂層の表面に搭載され
た半導体素子とを備えた半導体パッケージと、この半導
体パッケージの前記外部接続端子を介して電気的に接続
された第２の配線基板とを有することを特徴とする半導
体装置。 - 【請求項４】 表面に熱可塑性樹脂層および半導体素子
との接続端子が形成された配線基板の表面に前記半導体
素子を加熱加圧して前記接続端子に電気的に接続し、か
つ、前記半導体素子の前記配線基板側の面を前記熱可塑
性樹脂層により接着かつ封止する工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項５】 表面に熱可塑性樹脂層および半導体素子
との接続ランドが形成された配線基板の表面に半導体素
子を電気的に接続すると共に前記半導体素子の前記配線
基板に面した表面を前記熱可塑性樹脂層により接着・封
止して半導体パッケージを形成する第１の工程と、この
第１工程により形成された前記半導体パッケージを第２
の配線基板の所定の位置に配置する第２の工程と、前記
半導体パッケージ複数個を前記第２の配線基板上に配置
された前記半導体パッケージの所定の位置へ積層配置す
る第３の工程と、この所定の位置に積層配置された前記
半導体パッケージ相互間および前記第２の配線基板とそ
の上に載置されている前記半導体パッケージについて、
それぞれ形成されている外部接続端子間を電気的に接続
する第４の工程を有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000356097A JP2002158307A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000356097A JP2002158307A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158307A true JP2002158307A (ja) | 2002-05-31 |
Family
ID=18828402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000356097A Pending JP2002158307A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158307A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005340A (ja) * | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 半導体装置、回路基板及び半導体装置の製造方法 |
| JP2008522396A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法 |
| CN100589684C (zh) * | 2006-07-06 | 2010-02-10 | 三星电机株式会社 | 埋图案基板及其制造方法 |
| US8225499B2 (en) | 2005-06-16 | 2012-07-24 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
| US8240032B2 (en) | 2004-06-15 | 2012-08-14 | Imbera Electronics Oy | Method for manufacturing an electronics module comprising a component electrically connected to a conductor-pattern layer |
| US8240033B2 (en) | 2005-06-16 | 2012-08-14 | Imbera Electronics Oy | Method for manufacturing a circuit board |
| US8368201B2 (en) | 2002-01-31 | 2013-02-05 | Imbera Electronics Oy | Method for embedding a component in a base |
| US8581109B2 (en) | 2005-06-16 | 2013-11-12 | Imbera Electronics Oy | Method for manufacturing a circuit board structure |
| US10798823B2 (en) | 2003-09-18 | 2020-10-06 | Imberatek, Llc | Method for manufacturing an electronic module and electronic module |
-
2000
- 2000-11-22 JP JP2000356097A patent/JP2002158307A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368201B2 (en) | 2002-01-31 | 2013-02-05 | Imbera Electronics Oy | Method for embedding a component in a base |
| US11716816B2 (en) | 2003-09-18 | 2023-08-01 | Imberatek, Llc | Method for manufacturing an electronic module and electronic module |
| US10798823B2 (en) | 2003-09-18 | 2020-10-06 | Imberatek, Llc | Method for manufacturing an electronic module and electronic module |
| US8240032B2 (en) | 2004-06-15 | 2012-08-14 | Imbera Electronics Oy | Method for manufacturing an electronics module comprising a component electrically connected to a conductor-pattern layer |
| JP2008522396A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法 |
| US8062537B2 (en) | 2004-11-26 | 2011-11-22 | Imbera Electronics Oy | Method for manufacturing an electronics module |
| US8240033B2 (en) | 2005-06-16 | 2012-08-14 | Imbera Electronics Oy | Method for manufacturing a circuit board |
| US8581109B2 (en) | 2005-06-16 | 2013-11-12 | Imbera Electronics Oy | Method for manufacturing a circuit board structure |
| US9622354B2 (en) | 2005-06-16 | 2017-04-11 | Ge Embedded Electronics Oy | Method for manufacturing a circuit board structure |
| US8225499B2 (en) | 2005-06-16 | 2012-07-24 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
| US11134572B2 (en) | 2005-06-16 | 2021-09-28 | Imberatek, Llc | Circuit board structure and method for manufacturing a circuit board structure |
| US11792941B2 (en) | 2005-06-16 | 2023-10-17 | Imberatek, Llc | Circuit board structure and method for manufacturing a circuit board structure |
| JP2007005340A (ja) * | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 半導体装置、回路基板及び半導体装置の製造方法 |
| CN100589684C (zh) * | 2006-07-06 | 2010-02-10 | 三星电机株式会社 | 埋图案基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| JP5123664B2 (ja) | 半導体装置およびその製造方法 | |
| JP5601751B2 (ja) | 半導体装置 | |
| JP2860646B2 (ja) | 半導体パッケージ及び製造方法 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11340365A (ja) | 絶縁性配線基板及び樹脂封止型半導体装置 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2010219477A (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002158307A (ja) | 半導体装置及びその製造方法 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JPH11317472A (ja) | 半導体装置およびその製造方法 | |
| JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
| JP2004319678A (ja) | 指紋センサ装置及びその製造方法 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008147367A (ja) | 半導体装置及びその製造方法 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006032871A (ja) | 半導体装置 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 |