JP2006049536A - 多層回路基板 - Google Patents

多層回路基板 Download PDF

Info

Publication number
JP2006049536A
JP2006049536A JP2004227505A JP2004227505A JP2006049536A JP 2006049536 A JP2006049536 A JP 2006049536A JP 2004227505 A JP2004227505 A JP 2004227505A JP 2004227505 A JP2004227505 A JP 2004227505A JP 2006049536 A JP2006049536 A JP 2006049536A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal polymer
circuit board
polymer film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004227505A
Other languages
English (en)
Inventor
Masato Fukagaya
正人 深萱
Osamu Koido
理 小井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOHKI KK
Original Assignee
SOHKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOHKI KK filed Critical SOHKI KK
Priority to JP2004227505A priority Critical patent/JP2006049536A/ja
Publication of JP2006049536A publication Critical patent/JP2006049536A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 層間接続の信頼性を高め、配線パターンのファイン化を促進する。
【解決手段】 複数の絶縁層2と複数の導体層3とを交互に積層し、絶縁層2を貫通するバイア5により導体層3を電気的に接続する。絶縁層2に液晶ポリマーフィルム4を用い、導体層3とバイア5との間にメタライズ層6を介装する。液晶ポリマーフィルム4を加熱圧着するときの熱でメタライズ層6を溶融させ、固化したメタライズ層6により導体層3とバイア5とを接着する。液晶ポリマーフィルム4の両面に、溶融樹脂を抑留する凹部14を形成する。
【選択図】 図1

Description

本発明は、複数の絶縁層と複数の導体層とを交互に積層し、絶縁層を貫通するバイアにより隣接する導体層を電気的に接続した多層回路基板に関するものである。
従来、絶縁層にガラス布エポキシ樹脂フィルムを用いた多層回路基板が知られている。例えば、特許文献1には、ガラス布エポキシ樹脂フィルムに炭酸ガスレーザで貫通孔を穿設し、貫通孔に導電性物質を充填してバイアを形成し、複数枚のフィルムを接着剤層を介し一括して加熱プレスすることで、バイアの上にバイアを積み上げたスタック構造の多層回路基板を製作する技術が記載されている。
しかし、この多層回路基板によると、ガラス布が絶縁層の厚みを不均一にし、接着剤層が基板全体の厚みを増すので、上下のバイアを正確な位置に整合させることが困難であった。このため、配線パターンに含まれるランド(パッド)を大きめに設計し、導体層とバイアとの導通を確保する必要があり、特に、スタック構造の多層回路基板において、配線パターンのファイン化が制限されるという問題点があった。
そこで、従来、絶縁層に液晶ポリマーフィルムを用いる技術が提案されている。液晶ポリマー(LCP)は、耐熱性、弾性、寸法安定性、高周波特性に優れた分子構造を備えているので、ガラス布等の強化材を不要にし、絶縁層の厚さを均一化し、レーザ等を用いて微細なバイアホールを容易に形成することができる。また、液晶ポリマーフィルムは熱可塑性樹脂であるから、フィルム自体の熱融着性を利用して積層でき、接着剤層を省いて、多層回路基板を薄形化できる利点がある。
特許文献2には、複数枚の液晶ポリマーフィルムを加熱圧着し、各フィルムに貫設した銅製のバイアを銅製の導体層に接合して電気的に接続する技術が記載されている。また、液晶ポリマーフィルムの両面にポリフェニレンエーテル系有機物からなる被覆層を設け、絶縁層と導体層との熱膨張差による応力を小さくして、絶縁層からの導体層の剥離並びに絶縁層のクラックを防止する技術も記載されている。
特開2001−217543号公報 特開2003−163460号公報
ところが、従来の液晶ポリマーフィルムを用いた多層回路基板によると、バイアと導体層とが銅−銅接合によって接続されているので、接合部の酸化によって導通不良が発生しやすかった。特に、バイアは導体層に接着されていないため、フィルムが圧着時の熱や基板使用時の外力で変形した場合に、バイアが導体層から離れる可能性もあり、総じて、層間接続の信頼性が不充分であった。また、加熱圧着時に液晶ポリマーフィルムの界面で溶融樹脂が流動し、導体層の配線パターンを変形させる。このため、配線ピッチの変動を見込んで、パターンを粗く設計する必要があり、配線パターンのファイン化に充分に対応できないという問題点もあった。
本発明の目的は、上記課題を解決し、層間接続の信頼性を高め、配線パターンのファイン化を促進できる多層回路基板を提供することにある。
上記の課題を解決するために、本発明は、複数の絶縁層と複数の導体層とを交互に積層し、絶縁層を貫通するバイアにより導体層を電気的に接続した多層回路基板において、絶縁層に液晶ポリマーフィルムを用い、導体層とバイアとの間にメタライズ層を介装し、液晶ポリマーフィルムの加熱圧着時の熱でメタライズ層を溶融させ、固化したメタライズ層で導体層とバイアとを接着したことを特徴とする。
ここで、多層回路基板の層数は、特に限定されず、用途に応じて2層、3層、4層又はそれ以上とすることができる。絶縁層に用いられる液晶ポリマーフィルムとは、溶融時に液晶状態で光学的に複屈折する性質を持つ熱可塑性樹脂フィルムである。例えば、ジャパンゴアテックス社製「BIACフィルム」(商品名)、クラレ社製「ベクスターフィルム」(商品名)等の液晶ポリマーフィルムを使用できる。フィルムの融点は、その材質にもよるが、一般的には、200〜335℃、より好ましくは、250〜280℃である。フィルムの厚さは、強度と薄形化の両方を満足できる点で、12.5〜200μmであるとよい。
絶縁層は、液晶ポリマーフィルムの単体で構成してもよく、液晶ポリマーフィルムの片面又は両面に接着剤層を一体的に設けて構成することも可能である。ただし、後者の場合は、接着剤層によって基板の薄形化が制限される。このため、絶縁層を液晶ポリマーフィルムの単体で構成し、フィルム同士を直接加熱圧着するのが好まし。この場合、フィルムの表面を185nm程度の紫外線照射により改質したり、プラズマ照射によって粗面化したりするなど、フィルム同士の接着強度を高めるための表面処理を実施しておくのが好ましい。
導体層は、配線パターンが形成される金属層であり、通常、銅箔が用いられる。多層回路基板の製作にあたっては、銅箔をフィルムの片面又は両面に予め張り付けた銅張り液晶ポリマーフィルムを好ましく使用できる。配線パターンの形成方法は、特に限定されず、銅箔をエッチングするサブトラクティブ法、又は、電解又は無電解銅めっきによるアディティブ法、導電性インクを塗布するスクリーン印刷法等を採用できる。特に、サブトラクティブ法は配線パターンのファイン化に有利である。ファイン化のためにより重要な点は、液晶ポリマーフィルムの樹脂流動による配線パターンの変形をいかに抑制するかにある。本発明では、液晶ポリマーフィルムの導体層支持面に加熱圧着時の溶融樹脂を抑留する凹部(穴でもよい)を形成するという手段を採用した。
複数の導体層はバイアを介して相互に電気接続される。バイアは、液晶ポリマーフィルムを貫通する導体であり、フィルムに穿設したバイアホールに、例えば、銅を電解又は無電解めっきにより充填する方法、又は、金すず合金やクリーム半田等の導電性ペーストをスクリーン印刷で充填する方法等によって形成される。特に、電気めっきによるフィルド法は、バイアを短時間で高精度に形成できるため、スタック構造の多層回路基板に適している。バイアホールは、レーザ、ウエットエッチング、ドリル、パンチング等により加工できる。なお、導体層に銅バンプ、ニッケルバンプ、半田バンプ等を印刷又はエッチングにより突設し、これらの突出導体を液晶ポリマーフィルムに貫通させてバイアとすることも可能である。
本発明の多層回路基板では、隣接する液晶ポリマーフィルムの間において、導体層とバイアとの間にメタライズ層が介装される。メタライズ層には、液晶ポリマーフィルムの加熱圧着時の熱で溶ける低融点の金属材料、例えば、金すず合金(Au−Sn)、銀すず合金(Ag−Sn)、半田等を用いることができる。これらの低融点金属材料を、バイアの端面に設けてもよく、配線パターン中のランドに設けてもよく、バイアとランドの両方に設けてもよい。あるいは、低融点金属材料をバイアとランドのどちらか一方に設け、他方にフィルム圧着時の熱で溶融しないニッケル下地の金やパラジウム等のめっき層を設けて実施することも可能である。
本発明の多層回路基板によれば、液晶ポリマーフィルムを加熱圧着するときの熱でメタライズ層を溶融させ、固化したメタライズ層により導体層とバイアとを接着したので、酸化や変形による導通不良を確実に防止し、層間接続の信頼性を高めることができる。また、液晶ポリマーフィルムに溶融樹脂を抑留する凹部を設けたので、加熱圧着時における樹脂の流動を抑え、導体層の変形による配線ピッチの変動を防止し、配線パターンのファイン化を促進することができる。
以下、本発明を実施するための最良の形態を図面に基づいて説明する。図1に示すように、この実施形態の多層回路基板1は、3層の絶縁層2と4層の導体層3とを交互に積層して構成されている。絶縁層2には液晶ポリマーフィルム4が用いられ、液晶ポリマーフィルム4を貫通する多数のバイア5によって4層の導体層3が電気的に接続されている。隣接する液晶ポリマーフィルム4の間において、導体層3とバイア5との間にはメタライズ層6が介装されている。そして、液晶ポリマーフィルム4を加熱圧着するときの熱でメタライズ層6が溶融され、固化したメタライズ層6により導体層3がバイア5に接着されている。
多層回路基板1は、図2に示すように、コア基板である1枚の両面回路基板8と、両面回路基板8を挟む2枚の片面回路基板9と、片面回路基板9の外面を覆う2枚の保護カバー10とを備えている。各回路基板8,9において、絶縁層2の液晶ポリマーフィルム4には厚さが25〜50μm程度の前記「BIACフィルム」又は「ベクスターフィルム」が使用され、導体層3に厚さ4〜35μm程度の配線パターン11が形成されている。液晶ポリマーフィルム4の複数箇所には、直径30〜50μmのバイアホール12(図3参照)が穿設され、各バイアホール12にバイア5が充填形成されている。配線パターン11の各部には直径80〜100μmのランド13が配設され、パターン形成工程でバイア5の端面に接着されている。
両面回路基板8のランド13には、厚さ0.1〜10μm程度のメタライズ層6が被着され、片面回路基板9のバイア5の端面に、同じ厚さのメタライズ層6が被着されている。そして、各基板8,9の積層時に、双方のメタライズ層6が融着し、このメタライズ層6を介してランド13とバイア5とが接着されている。各液晶ポリマーフィルム4の両面には、フィルム4の加熱圧着時の溶融樹脂を抑留する複数の溝又はマトリックス状の凹部14が形成されている。なお、保護カバー10には、絶縁層2と同じ材質の液晶ポリマーフィルム又はレジストフイルムが用いられている。
次に、多層回路基板1の製造方法について説明する。両面回路基板8は図3(a)〜(f)に示す工程順で製造される。
(a)基板8を多数個取りできる大きさの両面銅張り液晶ポリマーフィルム4を出発材料として用意し、片面の導体層3(銅箔)の複数部位をエッチングで除去し、バイアホール穿孔用の穴15を形成する。
(b)穴15と対応する部位の液晶ポリマーフィルム4にバイアホール12をレーザ加工法により穿孔する。
(c)バイアホール12にバイア5を電解又は無電解銅めっきにより充填する。
(d)両面の導体層3をエッチング処理し、液晶ポリマーフィルム4の両面に所要の配線パターン11を形成するとともに、バイア5の両端面にそれと同心のランド13を形成する。
(e)液晶ポリマーフィルム4の両面に凹部14をレーザ加工法により形成する。
(f)ランド13の表面にメタライズ層6を金すず合金めっき(すず20%前後)又はすず金合金めっき(金5〜20%前後)により被着する。
片面回路基板9は図4(a)〜(e)に示す工程順で製造される。
(a)基板9を多数個取りできる大きさの片面銅張り液晶ポリマーフィルム4を出発材料として用意する。
(b)液晶ポリマーフィルム4にバイアホール12と凹部14をレーザ加工法により同時に形成する。
(c)バイアホール12にバイア5を電解又は無電解銅めっきにより充填する。
(d)片面の導体層3(銅箔)をエッチング処理し、液晶ポリマーフィルム4の片面に所要の配線パターン11を形成するとともに、バイア5の一方の端面にそれと同心のランド13を形成する。
(e)バイア5の他方の端面にメタライズ層6を金すず合金めっき(すず20%前後)又はすず金合金めっき(金5〜20%前後)により被着する。
そして、図2に示すように、両面回路基板8と片面回路基板9と保護カバー10とを積層し、全体を250〜335℃で加熱し、同時に1〜25MPaで加圧する。この加熱加圧工程では、図1に示すように、各基板8,9の液晶ポリマーフィルム4同士が融着するとともに、片面回路基板9の液晶ポリマーフィルム4と保護カバー10とが融着する。このとき、液晶ポリマーフィルム4の溶融樹脂の一部が凹部14に抑留され、各基板8,9の界面において溶融樹脂の流動が抑制される。また、加熱により両面回路基板8側のメタライズ層6と片面回路基板9側のメタライズ層6とが融着し、固化したメタライズ層6によって両面回路基板8側のランド13と片面回路基板9側のバイア5とが接着される。その後、この積層体を所要の大きさに切断し、多層回路基板1を完成する。
従って、この実施形態の多層回路基板1によれば、次のような効果を期待できる。
(1)絶縁層2に液晶ポリマーフィルム4を用いたので、接着剤層を省いて、多層回路基板1を薄形化することができる。
(2)液晶ポリマーフィルム4は絶縁層2の厚さを均一にするので、レーザを用いて微細なバイアホール12を正確に形成し、バイア5の位置精度を高めることができる。
(3)このため、バイア5に接合するランド13を微小化できるとともに、バイア5の真上にバイア5を精度よく積み上げることができる。
(4)液晶ポリマーフィルム4に凹部14を設けたので、加熱圧着時における溶融樹脂の界面流動を抑え、導体層3の変形による配線ピッチの変動を防止し、配線パターン11のファイン化を促進することができる。
(5)両面回路基板8と片面回路基板9との間において、ランド13とバイア5とをメタライズ層6により接着したので、銅の酸化や基板8,9の変形による導通不良を確実に防止して、層間接続の信頼性を高めることができる。
なお、本発明は前記実施形態に限定されるものではなく、例えば以下のように、発明の趣旨から逸脱しない範囲で適宜変更して具体化することもできる。
(1)片面回路基板9の枚数をさらに増やし、5層、6層、7層又はそれ以上の導体層3を積層した多層回路基板1を構成する。
(2)バイアホール12をパンチング加工により形成する。
(3)バイア5を導電性ペーストにより充填形成する。
(4)液晶ポリマーフィルム4の両面又は片面に配線パターン11を銅めっきにより形成する。
(5)メタライズ層6をエッチングにより形成する。
(6)ランド13にニッケル下地の金めっきを被着し、バイア5に金すず合金めっきを被着するなど、導体層3とバイア5のメタライズ層6を異質の金属材料で形成する。
(7)液晶ポリマーフィルム4に溶融樹脂を抑留する穴を貫設する。
本発明の一実施形態を示す多層回路基板の断面図である。 多層回路基板の構成要素を分解して示す断面図である。 両面回路基板の製造方法を示す工程図である。 片面回路基板の製造方法を示す工程図である。
符号の説明
1 多層回路基板
2 絶縁層
3 導体層
4 液晶ポリマーフィルム
5 バイア
6 メタライズ層
8 両面回路基板
9 片面回路基板
10 保護カバー
11 配線パターン
12 バイアホール
13 ランド
14 凹部

Claims (2)

  1. 複数の絶縁層と複数の導体層とを交互に積層し、絶縁層を貫通するバイアにより導体層を電気的に接続した多層回路基板において、
    絶縁層に液晶ポリマーフィルムを用い、導体層とバイアとの間にメタライズ層を介装し、液晶ポリマーフィルムの加熱圧着時の熱でメタライズ層を溶融させ、固化したメタライズ層で導体層とバイアとを接着したことを特徴とする多層回路基板。
  2. 前記液晶ポリマーフィルムに加熱圧着時の溶融樹脂を抑留する凹部を形成したことを特徴とする請求項1に記載の多層回路基板。

JP2004227505A 2004-08-04 2004-08-04 多層回路基板 Pending JP2006049536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004227505A JP2006049536A (ja) 2004-08-04 2004-08-04 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004227505A JP2006049536A (ja) 2004-08-04 2004-08-04 多層回路基板

Publications (1)

Publication Number Publication Date
JP2006049536A true JP2006049536A (ja) 2006-02-16

Family

ID=36027760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004227505A Pending JP2006049536A (ja) 2004-08-04 2004-08-04 多層回路基板

Country Status (1)

Country Link
JP (1) JP2006049536A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543361A (ja) * 2006-07-06 2009-12-03 ハリス コーポレイション 液晶高分子(lcp)物質を用いる変圧器及び関連する製造方法
WO2010007715A1 (ja) * 2008-07-17 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法
JP2013102210A (ja) * 2013-01-25 2013-05-23 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
WO2014054921A1 (en) * 2012-10-04 2014-04-10 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
CN112349689A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349697A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543361A (ja) * 2006-07-06 2009-12-03 ハリス コーポレイション 液晶高分子(lcp)物質を用いる変圧器及び関連する製造方法
WO2010007715A1 (ja) * 2008-07-17 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法
CN102100132A (zh) * 2008-07-17 2011-06-15 株式会社村田制作所 元器件内置模块的制造方法
WO2014054921A1 (en) * 2012-10-04 2014-04-10 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
US9888569B2 (en) 2012-10-04 2018-02-06 Lg Innotek Co., Ltd. Printed circuit board having buried circuit pattern and method for manufacturing the same
JP2013102210A (ja) * 2013-01-25 2013-05-23 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
CN112349689A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349697A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
JP5010737B2 (ja) プリント配線板
JP4341588B2 (ja) 多層基板及びその製造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
JP2016066705A (ja) プリント配線板およびその製造方法
JPWO2004105454A1 (ja) 配線基板の製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JPH11204939A (ja) 多層回路基板及びその製造方法
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP2006049536A (ja) 多層回路基板
JP5108253B2 (ja) 部品実装モジュール
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2005268378A (ja) 部品内蔵基板の製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JP5593625B2 (ja) 多層配線基板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP5245756B2 (ja) 回路基板、多層回路基板および多層回路基板の製造方法
JP2003324280A (ja) プリント基板の製造方法
JP2007115954A (ja) 多層プリント配線基板及びその製造方法
JP4193479B2 (ja) 素子実装基板の製造方法
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法