CN112218450A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN112218450A
CN112218450A CN201910631514.XA CN201910631514A CN112218450A CN 112218450 A CN112218450 A CN 112218450A CN 201910631514 A CN201910631514 A CN 201910631514A CN 112218450 A CN112218450 A CN 112218450A
Authority
CN
China
Prior art keywords
layer
circuit
copper
circuit layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910631514.XA
Other languages
English (en)
Inventor
邱清枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201910631514.XA priority Critical patent/CN112218450A/zh
Publication of CN112218450A publication Critical patent/CN112218450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种电路板制作方法，包括：提供一覆铜单元，包括载板、可分离膜及第一铜层；在第一铜层上形成内层电路单元，内层电路单元包括内层介电层及内层线路层，内层介电层设于第一铜层上；在内层线路层预设的元件安装区域形成一层胶层；在内层线路层上增层以形成多个第一外层电路单元；从第一铜层上分离可分离膜及载板；将第一铜层制作形成第二线路层；在第二线路层上增层以形成至少一个第二外层电路单元，每个第二外层电路单元包括第二外层介电层及第二外层线路层；由远离内层线路层的第一外层线路层向内切割至胶层以形成开口；及去除胶层及开口内的第一外层介电层以形成收容腔，收容腔用于收容元件。本发明还提供一种电路板。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
为了控制电路板的整体厚度，一种方法是在电路板上设计收容腔，将元件内埋于该收容腔中。现有的制作方法一般是先进行线路制作，将多层板压合后再进行开槽。这种方式形成的收容腔只能开在固定层上，且其深度无法变更。
发明内容
有鉴于此，有必要提供一种电路板及其制作方法以解决上述问题。
一种电路板制作方法，包括以下步骤：
提供一覆铜单元，所述覆铜单元包括载板、设于所述载板上的至少一可分离膜及设于所述可分离膜上的至少一第一铜层；
在第一铜层上形成内层电路单元，所述内层电路单元包括内层介电层及内层线路层，所述内层介电层设于所述第一铜层上；
在所述内层线路层预设的元件安装区域形成一层胶层；
在所述内层线路层上增层以形成多个第一外层电路单元；
从所述第一铜层上分离所述可分离膜及载板；
将第一铜层制作形成第二线路层；
在所述第二线路层上增层以形成至少一个第二外层电路单元，每个所述第二外层电路单元包括第二外层介电层及第二外层线路层；
由远离所述内层线路层的所述第一外层线路层向内切割至胶层以形成开口；及
去除所述胶层及所述开口内的所述第一外层介电层以形成收容腔，所述收容腔用于收容元件。
一种电路板，包括内层线路层、设于所述内层线路层一侧的多个第一外层电路单元及设于所述内层线路层另一侧的至少一个第二外层电路单元，多个所述第一外层电路单元设有收容腔，所述收容腔露出所述内层线路层以安装元件。
本发明的电路板制作方法在内层线路层上进行增层，在其一侧形成多个第一外层电路单元，另一侧形成至少一个第二外层电路单元。第一外层电路单元与第二外层电路单元的数量可以按照需要更改，从而调节收容腔的深度及层数。
附图说明
图1是本发明一实施方式的覆铜单元的剖视图。
图2是图1所示覆铜单元上形成内层电路单元后的剖视图。
图3是图2所示内层电路单元上形成防焊层后的剖视图。
图4是图3内层电路单元上形成胶层后的剖视图。
图5是图4所示内层电路单元上去除部分胶层后的剖视图。
图6是图5所示内层电路单元上形成多层第一外层电路单元后的剖视图。
图7是图6所示内层电路单元上分离可分离膜及载板后的剖视图。
图8是图7所示内层电路单元上形成第二外层线路单元后的剖视图。
图9是图8所示第一外层线路单元及第二外层线路单元分别形成第一外层防焊层及第二外层防焊层后的剖视图。
图10是图9所示第一外层线路单元上形成收容腔50后的剖视图。
图11是本发明实施方式制得的电路板的剖视图。
主要元件符号说明
电路板 100
覆铜单元 10
载板 11
可分离膜 12
第一铜层 13
内层电路单元 20
内层介电层 21
内层线路层 23
防焊层 25
内层焊垫 251
胶层 27
第一外层电路单元 30
第一外层介电层 32
第三铜层 33
第一外层线路层 34
第一导电孔 341
第一外层防焊层 343
第一外层焊垫 345
第二外层电路单元 40
介电层 42
第二外层线路层 44
第二外层导电孔 441
第二外层防焊层 443
第二外层焊垫 445
收容腔 50
开口 51
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参见图1至图11，本发明一较佳实施方式的电路板制作方法包括以下步骤：
第一步，请参见图1，提供覆铜单元10，所述覆铜单元10包括载板11、可分离膜12及第一铜层13。
所述可分离膜12设于所述载板11上，所述第一铜层13设于所述可分离膜12上。
在图示实施例中，所述载板11两侧分别设有一层所述可分离膜12，及两所述层可分离膜12分别设有一层所述第一铜层13，在其他实施例中，所述可分离膜12及第一铜层13可以仅有一层。
第二步，请参见图2，在第一铜层13上形成内层电路单元20，所述内层电路单元20包括内层介电层21及内层线路层23，所述内层介电层21设于所述第一铜层13上，所述内层线路层23位于所述内层介电层21上。
所述内层电路单元20可以通过如下方法形成：
S21，提供一半固化片，将所述半固化片压合在所述第一铜层13背离所述载板11的一侧以形成内层介电层21；
S22，提供一第二铜层，将其压合在内层介电层21上；
S23，加工所述第二铜层以形成内层线路层23。
一实施例中，采用贴干膜、曝光、显影、蚀刻及剥膜工艺处理所述第二铜层以形成内层线路层23，包括如下具体步骤：
S231，在所述第二铜层上贴上干膜；
S232，曝光，所述干膜对应于预设的导电线路层的线路区域为透光区，其他区域为遮光区，所述干膜的透光区经光照形成阻焊层；
S233，显影，在显影剂的作用下，将遮光区的干膜去除掉；
S234，蚀刻，使没有阻焊层遮蔽的第二铜层被蚀刻去除以形成内层线路层23；及
S235，剥膜，将贴附于第二铜层上的干膜连同阻焊层去除掉。
第三步，请参见图3，在所述内层线路层23预设的元件安装区域形成防焊层25。
所述防焊层25内形成有多个开口，部分所述内层线路层23从所述多个开口中暴露出来，形成内层焊垫251。
第四步，请参见图4，在所述内层线路层23及所述防焊层25上形成一层胶层27。
所述胶层27为热解胶，其通过受热分解。优选地，所述胶层27为环氧树脂、有机硅胶、高分子聚合物或者蜡中的一种。
第五步，对所述内层线路层12进行激光调阻。
在本步骤中，通过激光束切割电阻，通过改变电阻的几何形状从而改变电阻的阻值，以提高电阻的精度。可以理解，在其他实施例中，可以省略本步骤。
第六步，请参见图5，去除预设的元件安装区域外的胶层27。
可以理解，在其他实施例中，如果省略了第五步，在第四步中，可以只将胶层27贴设于预设的元件安装区域，则可以省略本步骤。
第七步，请参见图6，在内层线路层23上增层以形成多层第一外层电路单元30，每层所述第一外层电路单元30包括第一外层介电层32及第一外层线路层34，所述第一外层线路层34通过第一导电孔341电性连接相邻线路层。
多层第一外层电路单元30的数量可以依据实际需求进行设置，在本实施例中，增层的第一外层电路单元30的层数为三层。
所述第一外层电路单元30可以通过如下方法形成：
S71，提供一半固化片，将所述半固化片压合在所述内层线路层23背离所述载板11的一侧以形成一第一外层介电层32；
S72，提供一第三铜层33，将其压合在第一外层介电层32上；
S73，在所述第一外层介电层32及第三铜层33上形成第一导电孔341；
S74，加工所述第三铜层33以形成第一外层线路层34。
所述第一导电孔341可以通过如下方法形成：
S731，打孔，通过激光在所述第三铜层33及第一外层介电层32上形成一连通孔；
S732，电镀铜或填塞导电材料，使所述连通孔形成第一导电孔341。
由于激光烧灼的特性，所述第一导电孔341的孔径沿靠近所述内层线路层23方向逐渐变小。
所述线路层34的形成方法可以参照如S231-S235的内层线路层23形成方法，在此不再赘述。
图6所示的位于最外侧的第三铜层33未被加工成线路层，将在后续步骤中进行加工。在其他实施例中，可以将所有的第三铜层33加工成线路层。
第八步，请参见图7，从所述第一铜层13上分离所述可分离膜12及载板11。
第九步，请参见图8，将第一铜层13制作形成第二外层线路层44。
所述第二外层线路层44通过第二导电孔441电性连通内层线路层23。
所述第二导电孔441由激光打孔形成，其孔径沿靠近所述内层线路层23方向逐渐变小。
在本实施例中，将位于最外侧的第三铜层33与第一铜层13同时被加工，第三铜层33形成第一外层线路层34。
第十步，请参见图8，在第二外层线路层44上增层以形成至少一个第二外层电路单元40，每个所述第二外层电路单元40包括第二外层介电层42及第二外层线路层44。
可以理解，所述第二外层电路单元40的数量可以依据实际需求进行设置。
所述第二外层线路层44通过第二外层导电孔441电性连通相邻线路层。
所述第二外层导电孔441由激光打孔形成，其孔径沿靠近所述内层线路层23方向逐渐变小。
可以理解，在其他实施例中，可以省略本步骤。
第十一步，请参见图9，在最外侧的第一外层线路层34上形成第一外层防焊层343及在最外侧的第二外层线路层44上形成第二外层防焊层443。
所述第一外层防焊层343内形成有多个开口，部分所述第一外层线路层34从所述多个开口中暴露出来，形成第一外层焊垫345。所述第二外层防焊层443，内形成有多个开口，部分所述第二外层线路层44从所述多个开口中暴露出来，形成第二外层焊垫445。
第十二步，请参见图10，通过激光由最外侧的第一外层线路层34向内切割至胶层27以形成开口51。
在后续步骤中，通过所述开口51分离需去除的部分第一外层介电层32。第十三步，请参见图11，去除胶层27及开口51内的第一外层介电层32以形成收容槽50。
所述收容槽50用于收容元件，所述元件电性连接于所述内层焊垫251上。
在本实施例中，所述胶层27为热解胶，通过烘烤加热使其分解后即可取出。在其他实施例中，可以通过挑离等方式剥除。
第十四步，在第一外层线路层34及第二外层线路层44部分表面形成保护层。
所述保护层可以为化金层或有机保护膜层。
请参见图11，一种电路板100包括内层线路层23、设于所述内层线路层23一侧的多个第一外层电路单元30及设于所述内层线路层23另一侧的至少一个第二外层电路40单元。多个所述第一外层电路单元30设有收容腔50。所述收容腔50露出所述内层线路层23以安装元件。
所述内层线路层23被所述收容腔50露出的部分设有防焊层25。所述防焊层25形成有多个开口，部分所述内层线路层23从多个所述开口中暴露出来，形成内层焊垫251。
每个所述第一外层电路单元30包括第一外层介电层32及第一外层线路层34。所述第一外层线路层34通过第一导电孔341电性连接相邻线路层。每个所述第二外层电路单元40包括第二外层介电层42及第二外层线路层44。所述第二外层线路层44通过第二导电孔441电性连接相邻线路层。沿靠近所述内层线路层23方向，所述第一导电孔341及第二导电孔441的孔径逐渐变小。
最外侧的第一外层线路层34上设有第一外层防焊层343，最外侧的第二外层线路层44上设有第二外层防焊层443。
所述第一外层防焊层343形成有多个开口，部分所述第一外层线路层34从所述多个开口中暴露出来，形成第一外层焊垫345。所述第二外层防焊层443形成有多个开口，部分所述第二外层线路层44从所述多个开口中暴露出来，形成第二外层焊垫445。
本发明的电路板制作方法在内层线路层23上进行增层，在其一侧形成多个第一外层电路单元30，另一侧形成至少一个第二外层电路单元40。第一外层电路单元30与第二外层电路40单元的数量可以按照需要更改，从而调节收容腔50的深度及层数。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板制作方法，包括以下步骤：
提供一覆铜单元，所述覆铜单元包括载板、设于所述载板上的至少一可分离膜及设于所述可分离膜上的至少一第一铜层；
在第一铜层上形成内层电路单元，所述内层电路单元包括内层介电层及内层线路层，所述内层介电层设于所述第一铜层上；
在所述内层线路层预设的元件安装区域形成一层胶层；
在所述内层线路层形成多个第一外层电路单元以进行增层；
从所述第一铜层上分离所述可分离膜及载板；
将第一铜层制作形成第二线路层；
在所述第二线路层上增层以形成至少一个第二外层电路单元，每个所述第二外层电路单元包括第二外层介电层及第二外层线路层；
由远离所述内层线路层的所述第一外层线路层向内切割至胶层以形成开口；及
去除所述胶层及所述开口内的所述第一外层介电层以形成收容腔，所述收容腔用于收容元件。
2.如权利要求1所述的电路板制作方法，其特征在于：在形成所述内层电路单元之后及在所述内层线路层预设的元件安装区域形成一层胶层之前，还包括步骤：在所述内层线路层预设的元件安装区域形成防焊层。
3.如权利要求1所述的电路板制作方法，其特征在于：所述胶层为热解胶，在步骤去除所述胶层及所述收容腔内的所述第一外层介电层中，通过加热分解所述胶层。
4.如权利要求1所述的电路板制作方法，其特征在于：在步骤在所述内层线路层预设的元件安装区域形成一层胶层之后，及步骤在所述内层线路层上增层以形成多个第一外层电路单元之前，还包括步骤：对所述内层线路层进行激光调阻。
5.如权利要求1所述的电路板制作方法，其特征在于：所述内层电路单元通过如下步骤形成：
提供一半固化片，将所述半固化片压合在所述第一铜层背离所述载板的一侧以形成内层介电层；
提供一第二铜层，将其压合在所述内层介电层上；
加工所述第二铜层以形成内层线路层。
6.如权利要求5所述的电路板制作方法，其特征在于：所述内层线路层通过如下步骤形成：
在所述第二铜层上贴上干膜；
曝光，所述干膜对应于预设的导电线路层的线路区域为透光区，其他区域为遮光区，所述干膜的透光区经光照形成阻焊层；
显影，在显影剂的作用下，将遮光区的干膜去除掉；
蚀刻，使没有阻焊层遮蔽的铜箔层被蚀刻去除以形成内层线路层；及
剥膜，将贴附于第二铜层上的干膜连同阻焊层去除掉。
7.如权利要求1所述的电路板制作方法，其特征在于：所述第一外层线路层通过如下步骤形成：
提供一半固化片，将所述半固化片压合在所述内层线路层背离所述载板的一侧以形成第一外层介电层；
提供一第三铜层，将其压合在所述第一外层介电层上；
在所述第一外层介电层及第三铜层上形成第一导电孔；
加工所述第三铜层以形成第一外层线路层。
8.一种电路板，包括内层线路层、设于所述内层线路层一侧的多个第一外层电路单元及设于所述内层线路层另一侧的至少一个第二外层电路单元，其特征在于：所述电路板为如权利要求1～7任意一项所述的电路板制作方法制得，多个所述第一外层电路单元设有收容腔，所述收容腔露出所述内层线路层以安装元件。
9.如权利要求8所述的电路板，其特征在于：所述内层线路层被所述收容腔露出的部分设有防焊层，所述防焊层形成有多个开口，部分所述内层线路层从多个所述开口中暴露出来，形成内层焊垫。
10.如权利要求8所述的电路板，其特征在于：每个所述第一外层电路单元包括第一外层介电层及第一外层线路层，所述第一外层线路层通过第一导电孔电性连接相邻线路层，每个所述第二外层电路单元包括第二外层介电层及第二外层线路层，所述第二外层线路层通过第二导电孔电性连接相邻线路层，沿靠近所述内层线路层方向，所述第一导电孔及第二导电孔的孔径逐渐变小。
CN201910631514.XA 2019-07-12 2019-07-12 电路板及其制作方法 Pending CN112218450A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910631514.XA CN112218450A (zh) 2019-07-12 2019-07-12 电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910631514.XA CN112218450A (zh) 2019-07-12 2019-07-12 电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN112218450A true CN112218450A (zh) 2021-01-12

Family

ID=74047887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910631514.XA Pending CN112218450A (zh) 2019-07-12 2019-07-12 电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN112218450A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
US20120160803A1 (en) * 2010-12-28 2012-06-28 Zhen Ding Technology Co., Ltd. Method for manufacturing multilayer printed circuit board
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
US20120160803A1 (en) * 2010-12-28 2012-06-28 Zhen Ding Technology Co., Ltd. Method for manufacturing multilayer printed circuit board
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法

Similar Documents

Publication Publication Date Title
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
US10566257B2 (en) Method for manufacturing wiring board
CN110536567B (zh) 软硬结合电路板的制作方法
JP2001251056A (ja) プリント配線基板の製造方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
CN110662342B (zh) 软硬结合板及其制作方法
TWI403244B (zh) 多層電路板之製作方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
JP5362519B2 (ja) 回路板の製造方法
EP1635625B1 (en) Substrate manufacturing method and circuit board
TW201406244A (zh) 電路板及其製作方法
US20160189979A1 (en) Method for producing wiring board
JPH08195539A (ja) プリント配線板およびプリント配線板の製造方法
TWI700021B (zh) 同時具有貫孔及盲孔的多層電路板的製法
CN112218450A (zh) 电路板及其制作方法
TWI417002B (zh) 線路板及其製作方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
TW201703604A (zh) 剛撓結合板及其製作方法
JP2011205036A (ja) 多層配線基板
TW201417663A (zh) 承載板的製作方法
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
TW201410086A (zh) 電路板及其製作方法
TW201410092A (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
CN113015326A (zh) 电路板、电路板的制作方法、摄像模组及电子设备
TW201620347A (zh) 具有凹槽的多層線路板與其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210112

RJ01 Rejection of invention patent application after publication