TWI417002B

TWI417002B - 線路板及其製作方法

Info

Publication number: TWI417002B
Application number: TW100133658A
Authority: TW
Inventors: Cheng Po Yu; Han Pei Huang; Pei Chang Huang
Original assignee: Unimicron Technology Corp
Priority date: 2011-09-19
Filing date: 2011-09-19
Publication date: 2013-11-21
Also published as: TW201315296A; CN103002677A; CN103002677B

Description

線路板及其製作方法

本發明是有關於一種線路板及其製作方法，且特別是有關於一種包含細線路且具有高可靠度的線路板及其製作方法。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置具有導電線路的線路板。

為了提高線路板中的佈線密度，可利用減成製程(substrative process)來將線路板中的線路層製作為具有40μm以上的線寬。然而，對於40μm以下的線寬來說，利用減成製程來製作線路層將導致產品良率降低。因此，目前皆以半加成製程(semi-additive process，SAP)或改良式半加成製程(modified semi-additive process，MSAP)來製作線寬為40μm以下的線路層。

然而，由於在以半加成製程或改良式半加成製程製作線路層的過程中，所使用的銅箔具有低粗糙度(中心線平均粗糙度(Ra)與十點平均粗糙度(Rz))，使得線路層與介電層之間的黏著力降低，導致最外層的線路層容易自介電層剝離，因而降低了線路板的可靠度。

本發明提供一種線路板的製作方法，用以製作包含細線路且具有高可靠度的線路板。

本發明另提供一種線路板，其包含細線路且具有高可靠度。

本發明提出一種線路板的製作方法，此方法是先藉由膠層黏合第一金屬箔層與第二金屬箔層。然後，將第一介電層與第三金屬箔層分別壓合於第一金屬箔層上與第二金屬箔層上。接著，於這些第一介電層中分別第一導通孔，其中這些第一導通孔分別連接第一金屬箔層與第二金屬箔層。而後，進行半加成製程，以於這些第一介電層上分別形成第一線路層，其中第一線路層與第一導通孔連接。繼之，將第二介電層與第四金屬箔層分別壓合於這些第一介電層上。然後，於這些第二介電層與第四金屬箔層中分別形成第二導通孔，其中第二導通孔連接第一線路層。接著，分離第一金屬箔層與第二金屬箔層。之後，將第一金屬箔層、第二金屬箔層與第四金屬箔層圖案化以及將第二金屬箔層與第六金屬箔層圖案化，以形成二個獨立的線路板。

依照本發明實施例所述之線路板的製作方法，上述之膠層例如位於第一金屬箔層與第二金屬箔層的周邊，以與第一金屬箔層與第二金屬箔層形成封閉空間。

依照本發明實施例所述之線路板的製作方法，上述之膠層的形狀例如為連續框形圖案。

依照本發明實施例所述之線路板的製作方法，上述之膠層的形狀例如為非連續框形圖案。

依照本發明實施例所述之線路板的製作方法，上述之第三金屬箔層的厚度例如小於第一金屬箔層、第二金屬箔層與第四金屬箔層的厚度。

依照本發明實施例所述之線路板的製作方法，上述之第三金屬箔層的厚度例如介於2μm至5μm之間。

依照本發明實施例所述之線路板的製作方法，上述在形成第一線路層之後以及在壓合第二介電層與第四金屬箔層之前，更包括於第一介電層上形成至少一個堆疊線路結構。

依照本發明實施例所述之線路板的製作方法，上述之堆疊線路結構的形成方法例如是先將第三介電層與第五金屬箔層分別壓合於第一介電層上。然後，於這些第三介電層中分別形成第三導通孔，其中第三導通孔連接第一線路層。之後，進行半加成製程，以於這些第三介電層上分別形成第二線路層，其中第二線路層與第三導通孔連接。

依照本發明實施例所述之線路板的製作方法，上述之第五金屬箔層的厚度例如小於第一金屬箔層、第二金屬箔層與第四金屬箔層的厚度。

依照本發明實施例所述之線路板的製作方法，上述之第五金屬箔層的厚度例如介於2μm至5μm之間。

本發明另提出一種線路板，其包括至少一個第一堆疊線路結構、第二堆疊線路結構以及第三線路層。第一線路結構包括第一介電層、第一導通孔以及第一線路層。第一介電層具有彼此相對的第一表面與第二表面。第一導通孔配置於第一介電層中。第一線路層配置於第一表面上，且與第一導通孔連接。第一線路層包括第一壓延金屬箔層與位於第一壓延金屬箔層上的第一電鍍導電層。第二線路結構配置於第一表面上。第二線路結構包括第二介電層、第二導通孔以及第二線路層。第二介電層配置於第一表面上，且覆蓋第一線路層。第二線路層配置於第二介電層上。第二線路層包括第二壓延金屬箔層與位於第二壓延金屬箔層上的第二電鍍導電層。第二導通孔配置於第二介電層與第二線路層中，且與第一線路層連接。第三線路層配置於第二表面上，且與第一導通孔連接。第三線路層包括第三壓延金屬箔層。第一壓延金屬箔層的厚度小於第二壓延金屬箔層與第三壓延金屬箔層的厚度，且第一電鍍導電層的厚度大於第二電鍍導電層的厚度。

依照本發明實施例所述之線路板，上述之第二壓延金屬箔層的面向第二介電層的表面的粗糙度與第三壓延金屬箔層的面向第一介電層的表面的粗糙度例如大於3μm。

依照本發明實施例所述之線路板，上述之第二壓延金屬箔層的面向第二介電層的表面的粗糙度與第三壓延金屬箔層的面向第一介電層的表面的中心線平均粗糙度與十點平均粗糙度例如大於3μm。

依照本發明實施例所述之線路板，上述之第一壓延金屬箔層的面向第一介電層的表面的粗糙度例如小於或等於3μm。

依照本發明實施例所述之線路板，上述之第一壓延金屬箔層的面向第一介電層的表面的中心線平均粗糙度與十點平均粗糙度例如小於或等於3μm。

依照本發明實施例所述之線路板，上述之第一壓延金屬箔層的厚度例如介於2μm至5μm之間。

依照本發明實施例所述之線路板，上述之第一導通孔與第三線路層之間具有界面。

依照本發明實施例所述之線路板，上述之第二導通孔與第二線路層中的第二電鍍導電層之間不具有界面。

依照本發明實施例所述之線路板，上述之至少一個第一堆疊線路結構包括彼此堆疊的多個第一堆疊線路結構，且第二堆疊線路結構配置於最上層的第一堆疊線路結構的第一表面上，而第三線路層配置於最下層的第一堆疊線路結構的第二表面上。

基於上述，本發明利用半加成製程形成內層線路層，因此可使線路層符合高佈線密度的需求。此外，本發明利用減成製程形成最外層的線路層，由於此線路層包括粗糙度較高的金屬箔層，因此可以有效地避免最外層的線路層自介電層剝離，因而提高了線路板的可靠度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為依照本發明實施例所繪示的線路板之製作流程剖面圖。首先，請參照圖1A，藉由膠層300黏合金屬箔層100與金屬箔層200。金屬箔層100、200例如為銅箔層。金屬箔層100、200的面向後續壓合於其上的表面(即表面100a、200a)例如具有大於3μm的粗糙度。進一步說，表面100a、200a的中心線平均粗糙度(Ra)與十點平均粗糙度(Rz)例如皆大於3μm。關於上述粗糙度的定義與量測方法可參考日本工業標準JIS B 0601的內容。金屬箔層100、200一般稱為壓延金屬箔層。

此外，膠層300位於金屬箔層100與金屬箔層200的周邊，以與金屬箔層100與金屬箔層200形成一個封閉空間R。舉例而言，膠層300可為連續框形圖案(請參考圖1A(a))。此連續框形圖案與金屬箔層100以及金屬箔層200圍出扁平狀的封閉空間R。如此一來，在後續的濕式製程(例如顯影、蝕刻、清洗等)中，外物(例如顯影液、蝕刻液、清洗劑等)便不易穿過膠層300而進入封閉空間R，可避免對金屬箔層100與金屬箔層200造成損傷。在本實施例中，膠層300的材料例如是防銲油墨、抗化性膠帶或純膠材料，其寬度例如是12毫米。需說明的是，在另一實施例中(請參考圖1A(b))，膠層300亦可為不連續框形圖案。也就是說，不連續框形圖案中存在有多個導氣孔H(至少6個以上)，其中每一個導氣孔H的長度例如是介於10毫米至15毫米，而寬度例如是介於1毫米至3毫米。

然後，請參照圖1B，將介電層102與金屬箔層104 壓合於金屬箔層100與金屬箔層200上。金屬箔層104例如為銅箔層，其面向介電層102的表面例如具有小於或等於3μm的粗糙度。進一步說，金屬箔層104的面向介電層102的表面的中心線平均粗糙度(Ra)與十點平均粗糙度(Rz)例如皆小於或等於3μm。同樣地，金屬箔層104一般稱為壓延金屬箔層。此外，在本實施例中，金屬箔層104的厚度小於金屬箔層100、200。金屬箔層104的厚度例如介於2μm至5μm之間。因此，金屬箔層104一般又稱為超薄銅皮。之後，於介電層102中形成導通孔106。導通孔106的形成方法例如是先進行雷射鑽孔製程，於金屬箔層104與介電層102中形成暴露出部分金屬箔層100與金屬箔層200的盲孔。然後，以電鍍或其他方式於這些盲孔中填入導電材料。

接著，請參照圖1C，於金屬箔層104上形成圖案化罩幕層108。圖案化罩幕層108暴露出預定佈線的區域。需要注意的是，位於膠層300上、下方的區域並不屬於預定佈線的區域。然後，於圖案化罩幕層108所暴露出的區域形成導電層110。在本實施例中，例如是以電鍍的方式來形成導電層110。金屬箔層110一般稱為電鍍導電層。

而後，請參照圖1D，移除圖案化罩幕層108。然後，移除圖案化罩幕層108下方的金屬箔層104。在本實施例中，例如是以蝕刻的方式來移除金屬箔層104。在此步驟中，在移除圖案化罩幕層108下方的金屬箔層104之後，導電層110以及其下方的金屬箔層104構成線路層112。線路層112與導通孔106連接。

上述圖1C至圖1D的步驟一般稱為改良式半加成製程(modified semi-additive process，MSAP)。當然，在其他實施例中，也可以使用半加成製程(semi-additive process，SAP)或使用背面預膠層箔片的半加成製程(primer-coated foil for semi-additive process，PSAP)來形成線路層112。特別一提的是，以MSAP、SAP或PSAP所形成的線路層112可具有40μm以下的線寬，因此可符合高佈線密度的需求。

繼之，請參照圖1E，將介電層114與金屬箔層116壓合於介電層102上並覆蓋線路層112。金屬箔層116例如為銅箔層，其面向介電層114的表面例如具有大於3μm的粗糙度。進一步說，金屬箔層116的中心線平均粗糙度(Ra)與十點平均粗糙度(Rz)例如皆大於3μm。同樣地，金屬箔層116一般稱為壓延金屬箔層。此外，金屬箔層116的厚度大於金屬箔層104的厚度。然後，於介電層114與金屬箔層116中形成導通孔118。導通孔118的形成方法例如是先進行雷射鑽孔製程，於金屬箔層116與介電層114中形成暴露出部分導電層110的盲孔。然後，以電鍍的方式於這些盲孔中填入導電材料。此外，在進行電鍍的過程中，同時會於金屬箔層116上形成導電層120。同樣地，導電層120一般稱為電鍍導電層。

此外，在進行上述步驟之後，還可以對介電層114上的導電層120與金屬箔層116進行薄化製程，以使介電層 114上的膜層厚度符合需求。

特別一提的是，為了使各線路層具有實質上相同的厚度，且由於金屬箔層116的厚度大於金屬箔層104的厚度，因此導電層120的厚度小於導電層110的厚度。

然後，請參照圖1F，分離金屬箔層100與金屬箔層200，以形成二個具有相同或相似結構的堆疊結構10、20。分離金屬箔層100與金屬箔層200的方式有許多種。舉例而言，在本實施例中，可透過例如是電腦數值控制(computer numerical control，CNC)銑切技術來沿著多條切割線Y切除膠層300以及部分與膠層300重疊之金屬箔層100、金屬箔層200、介電層102、線路層112、介電層114、金屬箔層116與導電層120，以使金屬箔層100與金屬箔層200分離。

之後，請參照圖1G，對堆疊結構10、20進行圖案化製程，移除部分金屬箔層100以形成線路層122，以及移除部分導電層120與金屬箔層116以形成線路層124，以得到線路板12、22，其中線路層122與導通孔106連接，且線路層124與導通孔118連接。

上述圖1G的步驟一般稱為減成製程(subtractive process)。由於以減成製程所形成的線路層122、124中包括粗糙度較高的金屬箔層，因此可以有效地避免這些線路層自介電層剝離，以提高線路板的可靠度。在一實施例中，經拉力測試，線路層122、124的黏著強度可達到1kgf/cm² 以上。

以下將以線路板12為例對本發明作說明。

請參照圖1G，線路板12包括第一堆疊線路結構(由介電層102、導通孔106以及線路層112構成)、第二堆疊線路結構(由介電層114、導通孔118以及線路層124構成)以及線路層122。

在第一堆疊線路結構中，介電層102具有彼此相對的第一表面102a與第二表面102b。導通孔106配置於介電層102中。線路層112配置於第一表面102a上，且與導通孔106連接。線路層112包括第一壓延金屬箔層(金屬箔層104)與位於第一壓延金屬箔層上的第一電鍍導電層(導電層110)。

第二堆疊線路結構配置於第一表面102a上。在第二堆疊線路結構中，介電層114配置於第一表面102a上，且覆蓋線路層112。線路層124配置於介電層114上。線路層124包括第二壓延金屬箔層(金屬箔層116)與位於第二壓延金屬箔層上的第二電鍍導電層(導電層120)。導通孔118配置於介電層114與線路層124中，且與線路層112連接。

線路層122配置於第二表面102b上，且與導通孔106連接。在線路板12中，線路層122為第三壓延金屬箔層。

在本實施例中，第一壓延金屬箔層(金屬箔層104)的厚度小於第二壓延金屬箔層(金屬箔層116)與第三壓延金屬箔層(線路層122)的厚度，且第一電鍍導電層(導電層110)的厚度大於第二電鍍導電層(導電層120)的厚度。

此外，在本實施例中，導通孔106與線路層122之間具有界面106a，導通孔118與線路層124中的電鍍導電層120之間則不具有界面。

在線路板12中，由於金屬箔層116與線路層122具有較高的粗糙度(粗糙度大於3μm)，因此可以有效地避免線路層122自介電層102剝離以及避免線路層124自介電層114剝離，因而提高了線路板的可靠度。

在本實施例中，線路板12、22為具有三層線路層的線路板，但本發明並不限於此。在其他實施例中，亦可以類似的方式形成具有更多層線路層的線路板。

圖2A至圖2D為依照本發明另一實施例所繪示的線路板之製作流程剖面圖。首先，請參照圖2A，在圖1D所述的步驟之後，進行與圖1B至圖1D相同的步驟，於介電層102上形成由介電層126、金屬箔層128、導電層130與導通孔132構成的線路結構。當然，視實際需求，可繼續重複與圖1B至圖1D相同的步驟，以形成更多層的內層線路層。

接著，請參照圖2B，進行與圖1E相同的步驟，於介電層126上形成介電層114、金屬箔層116、導電層120與導通孔118。

然後，請參照圖2C，進行與圖1F至圖1G相同的步驟，以得到線路板14、24。在本實施例中，線路板14、24為具有四層層線路層的線路板，且其具有與線路板12、22 相似的堆疊結構，於此不另行說明。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20‧‧‧堆疊結構

12、14、22、24‧‧‧線路板

100、104、116、128、200、204、210、216、220、228、230‧‧‧金屬箔層

100a、200a‧‧‧表面

102、114、126、202、214、226‧‧‧介電層

102a‧‧‧第一表面

102b‧‧‧第二表面

106、118、132、206、218、232‧‧‧導通孔

106a‧‧‧界面

108、208‧‧‧圖案化罩幕層

110、120、130‧‧‧導電層

112、122、124、212、222、224‧‧‧線路層

300‧‧‧膠層

H‧‧‧導氣孔

R‧‧‧封閉空間

Y‧‧‧切割線

圖1A至圖1G為依照本發明一實施例所繪示的線路板之製作流程剖面圖。

圖2A至圖2C為依照本發明另一實施例所繪示的線路板之製作流程剖面圖。

12、22‧‧‧線路板

104、116‧‧‧金屬箔層

102、114‧‧‧介電層

102a‧‧‧第一表面

102b‧‧‧第二表面

106、118‧‧‧導通孔

106a‧‧‧界面

110、120‧‧‧導電層

112、122、124‧‧‧線路層

Claims

一種線路板的製作方法，包括：藉由一膠層黏合一第一金屬箔層與一第二金屬箔層；將一第一介電層與一第三金屬箔層分別壓合於該第一金屬箔層與該第二金屬箔層上；於該些第一介電層中分別形成一第一導通孔，該些第一導通孔分別連接該第一金屬箔層與該第二金屬箔層；進行半加成製程，以於該些第一介電層上分別形成一第一線路層，其中該些第一線路層與該些第一導通孔連接；將一第二介電層與一第四金屬箔層分別壓合於該些第一介電層上；於該些第二介電層與該些第四金屬箔層中分別形成一第二導通孔，其中該些第二導通孔連接該些第一線路層；分離該第一金屬箔層與該第二金屬箔層；以及將該第一金屬箔層、該第二金屬箔層與該些第四金屬箔層圖案化，以形成二個獨立的線路板。
如申請專利範圍第1項所述之線路板的製作方法，其中該膠層位於該第一金屬箔層與該第二金屬箔層的周邊，以與該第一金屬箔層與該第二金屬箔層形成封閉空間。
如申請專利範圍第2項所述之線路板的製作方法，其中該膠層的形狀為連續框形圖案。
如申請專利範圍第2項所述之線路板的製作方法，其中該膠層的形狀為非連續框形圖案。
如申請專利範圍第1項所述之線路板的製作方法，其中該些第三金屬箔層的厚度小於該第一金屬箔層、該第二金屬箔層與該些第四金屬箔層的厚度。
如申請專利範圍第5項所述之線路板的製作方法，其中該些第三金屬箔層的厚度介於2 μm至5 μm之間。
如申請專利範圍第1項所述之線路板的製作方法，其中在形成該些第一線路層之後以及在壓合該些第二介電層與該些第四金屬箔層之前，更包括於該些第一介電層上形成至少一堆疊線路結構。
如申請專利範圍第7項所述之線路板的製作方法，其中該些堆疊線路結構的形成方法包括：將一第三介電層與一第五金屬箔層分別壓合於該些第一介電層上；於該些第三介電層中分別形成一第三導通孔，其中該些第三導通孔連接該些第一線路層；以及進行半加成製程，以於該些第三介電層上分別形成一第二線路層，其中該些第二線路層與該些第三導通孔連接。
如申請專利範圍第8項所述之線路板的製作方法，其中該些第五金屬箔層的厚度小於該第一金屬箔層、該第二金屬箔層與該些第四金屬箔層的厚度。
如申請專利範圍第9項所述之線路板的製作方法，其中該些第五金屬箔層的厚度介於2 μm至5 μm之間。
一種線路板，包括：至少一第一堆疊線路結構，該第一堆疊線路結構包括：一第一介電層，具有彼此相對的一第一表面與一第二表面；一第一導通孔，配置於該第一介電層中；以及一第一線路層，配置於該第一表面上，且與該第一導通孔連接，該第一線路層包括一第一壓延金屬箔層與位於該第一壓延金屬箔層上的一第一電鍍導電層；一第二堆疊線路結構，配置於該第一表面上，該第二線路結構包括：一第二介電層，配置於該第一表面上，且覆蓋該第一線路層；一第二線路層，配置於該第二介電層上，該第二線路層包括一第二壓延金屬箔層與位於該第二壓延金屬箔層上的一第二電鍍導電層；以及一第二導通孔，配置於該第二介電層與該第二線路層中，且與該第一線路層連接；以及一第三線路層，配置於該第二表面上，且與該第一導通孔連接，該第三線路層包括一第三壓延金屬箔層，其中該第一壓延金屬箔層的厚度小於該第二壓延金屬箔層與該第三壓延金屬箔層的厚度，且該第一電鍍導電層的厚度大於該第二電鍍導電層的厚度。
如申請專利範圍第11項所述之線路板，其中該第二壓延金屬箔層的面向該第二介電層的表面的粗糙度與該第三壓延金屬箔層的面向該第一介電層的表面的粗糙度大於3 μm。
如申請專利範圍第12項所述之線路板，其中該第二壓延金屬箔層的面向該第二介電層的表面的粗糙度與該第三壓延金屬箔層的面向該第一介電層的表面的中心線平均粗糙度與十點平均粗糙度大於3 μm。
如申請專利範圍第11項所述之線路板，其中該第一壓延金屬箔層的面向該第一介電層的表面的粗糙度小於或等於3 μm。
如申請專利範圍第14項所述之線路板，其中該第一壓延金屬箔層的面向該第一介電層的表面的中心線平均粗糙度與十點平均粗糙度小於或等於3 μm。
如申請專利範圍第11項所述之線路板，其中該第一壓延金屬箔層的厚度介於2 μm至5 μm之間。
如申請專利範圍第11項所述之線路板，其中該第一導通孔與第三線路層之間具有界面。
如申請專利範圍第11項所述之線路板，其中該第二導通孔與第二線路層中的該第二電鍍導電層之間不具有界面。
如申請專利範圍第11項所述之線路板，其中該至少一第一堆疊線路結構包括彼此堆疊的多個該第一堆疊線路結構，且該第二堆疊線路結構配置於最上層的該第一堆疊線路結構的該第一表面上，而該第三線路層配置於最下層的該第一堆疊線路結構的該第二表面上。