TWI605741B - 線路板及其製作方法 - Google Patents

線路板及其製作方法 Download PDF

Info

Publication number
TWI605741B
TWI605741B TW104110295A TW104110295A TWI605741B TW I605741 B TWI605741 B TW I605741B TW 104110295 A TW104110295 A TW 104110295A TW 104110295 A TW104110295 A TW 104110295A TW I605741 B TWI605741 B TW I605741B
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
opening
forming
circuit
Prior art date
Application number
TW104110295A
Other languages
English (en)
Other versions
TW201635876A (zh
Inventor
邱政杰
張嘉展
王承岳
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW104110295A priority Critical patent/TWI605741B/zh
Publication of TW201635876A publication Critical patent/TW201635876A/zh
Application granted granted Critical
Publication of TWI605741B publication Critical patent/TWI605741B/zh

Links

Description

線路板及其製作方法
本發明是有關於一種線路板及其製作方法,且特別是有關於一種金屬凸塊的頂部與底部的寬度一致的線路板及其製作方法。
近年來,隨著電子技術的日新月異,使得更人性化的科技產品相繼問世,同時這些科技產品朝向輕、薄、短、小的趨勢設計。為了節省成本並提高封裝基板上的線路的積集度,目前已有利用內埋線路封裝基板的取代傳統封裝基板的技術被提出。
由於未來電子產品的凸塊間距(bump pitch)將會越來越小,而在目前的線路板製程中,金屬凸塊的配置可能對線路圖案的配線空間造成限制,故不利於電子產品的設計。因此,如何增加配線空間為本領域技術人員亟欲達成的目標。
本發明提供一種線路板,其中金屬凸塊的頂部與底部的 寬度一致。
本發明提供一種線路板的製作方法,可製作出頂部與底部的寬度一致的金屬凸塊。
本發明提供一種線路板,包括第一介電層、第一線路層、第二線路層、導通孔以及金屬凸塊。第一介電層具有彼此相對的第一表面與第二表面。第一線路層內埋於第一表面中,而第二線路層配置於第二表面上。導通孔配置於第一介電層中且連接第一線路層與第二線路層。金屬凸塊具有第一部分與第二部分,其中第一部分配置於第一介電層中且第二部分自第一表面凸出,且第一部分與第二部分之間的寬度差異為第二部分的寬度的4%以下。
依照本發明實施例所述的線路板,所述線路板更包括配置於金屬凸塊的第二部分的側壁上之第二介電層。
依照本發明實施例所述的線路板,其中金屬凸塊的第一部分的端面可選擇性地與第一線路層與導通孔之間的界面共平面,而不以此為限。
依照本發明實施例所述的線路板,其中第一線路層的暴露於第一介電層的第一表面的端面可選擇性地與第一介電層的第一表面共平面,而不以此為限。
依照本發明實施例所述的線路板,其中第一部分的邊緣例如在第二部分的邊緣所圍成的範圍外。
依照本發明實施例所述的線路板,其中第一部分的邊緣例如在第二部分的邊緣所圍成的範圍內。
本發明提供一種線路板的製作方法,其包括下列步驟:首先,於承載板上形成具有暴露部分承載板的多個第一開孔的犧牲金屬層。然後,於承載板上形成覆蓋犧牲金屬層的第一蝕刻阻絕層。接著,於第一蝕刻阻絕層上形成第一圖案化阻層,第一圖案化阻層具有對應於多個第一開孔的多個第二開孔以及暴露出部分第一蝕刻阻絕層的第一凹刻圖案,其中第二開孔與第一開孔之間的寬度差異為第一開孔的寬度的4%以下。然後,於第一開孔與第二開孔內形成金屬凸塊,以及於第一凹刻圖案內形成第一線路層。而後,移除第一圖案化阻層。之後,於第一蝕刻阻絕層上形成覆蓋金屬凸塊與第一線路層的介電層。然後,於介電層中形成導通孔,並於介電層上形成第二線路層,其中導通孔連接第一線路層與第二線路層。之後,於介電層上形成覆蓋第二線路層的第二蝕刻阻絕層。然後,將承載板與犧牲金屬層分離。之後,移除犧牲金屬層、第一蝕刻阻絕層與第二蝕刻阻絕層。
依照本發明實施例所述的線路板的製作方法,其中移除犧牲金屬層、第一蝕刻阻絕層與第二蝕刻阻絕層的方法包括:首先,進行第一蝕刻製程,以移除犧牲金屬層。接著,進行第二蝕刻製程,以移除第一蝕刻阻絕層與第二蝕刻阻絕層。
依照本發明實施例所述的線路板的製作方法,其中第二開口的邊緣例如在第一開口的邊緣所圍成的範圍外。
依照本發明實施例所述的線路板的製作方法,其中第二開口的邊緣例如在第一開口的邊緣所圍成的範圍內。
本發明提供一種線路板的製作方法,其包括下列步驟:首先,於承載板上形成具有暴露部分承載板的多個第一開孔的犧牲金屬層。然後,於承載板上形成覆蓋犧牲金屬層的第一蝕刻阻絕層。接著,於第一蝕刻阻絕層上形成第一圖案化阻層,第一圖案化阻層覆蓋第一開孔的側壁以形成第二開孔,且第一圖案化阻層具有暴露出部分第一蝕刻阻絕層的第一凹刻圖案。然後,於第二開孔內形成金屬凸塊,以及於第一凹刻圖案內形成第一線路層。而後,移除第一圖案化阻層。之後,於第一蝕刻阻絕層上形成覆蓋金屬凸塊與第一線路層的介電層,且介電層填入第一開孔與金屬凸塊之間的縫隙。然後,於介電層中形成導通孔,並於介電層上形成第二線路層,其中導通孔連接第一線路層與第二線路層。之後,於介電層上形成覆蓋第二線路層的第二蝕刻阻絕層。然後,將承載板與犧牲金屬層分離。之後,移除犧牲金屬層、第一蝕刻阻絕層與第二蝕刻阻絕層。
依照本發明實施例所述的線路板的製作方法,其中移除犧牲金屬層、第一蝕刻阻絕層與第二蝕刻阻絕層的方法包括:首先,進行第一蝕刻製程,以移除犧牲金屬層。接著,進行第二蝕刻製程,以移除第一蝕刻阻絕層與第二蝕刻阻絕層。
基於上述,在本發明的實施例中,形成頂部與底部的寬度一致的金屬凸塊,因此可有效地增加線路層的配線空間。此外,在本發明的實施例中,形成覆蓋犧牲金屬層的開孔側壁的圖案化阻層,因此可以形成頂部與底部的寬度一致且寬度較小的金屬凸 塊。如此一來,除了可有效地增加線路層的配線空間之外,還可進一步符合元件微型化的需求。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10、20‧‧‧線路板
100‧‧‧承載板
102、104‧‧‧銅箔層
108、188‧‧‧蝕刻阻絕層
110‧‧‧犧牲金屬層
112、122‧‧‧開孔
120、160、220‧‧‧圖案化阻層
124、164‧‧‧凹刻圖案
130、230‧‧‧金屬凸塊
130a、230a‧‧‧第一部分
130b、230b‧‧‧第二部分
140、180‧‧‧線路層
150、150a‧‧‧介電層
152‧‧‧金屬層
152a‧‧‧圖案化的金屬層
154‧‧‧盲孔
154a、154b‧‧‧表面
170‧‧‧導通孔
222‧‧‧開孔
W‧‧‧寬度
W1、W2‧‧‧寬度差異
圖1A至圖1F為依照本發明的第一實施例所繪示的線路板的製作流程剖面示意圖。
圖2A與圖2B為依照本發明的第一實施例所繪示的金屬凸塊的剖面放大圖。
圖3A至圖3E為依照本發明的第二實施例所繪示的線路板的製作流程剖面示意圖。
圖1A至圖1F為依照本發明的第一實施例所繪示的線路板的製作流程剖面示意圖。圖2A與圖2B為依照本發明的第一實施例所繪示的金屬凸塊的剖面放大圖。
首先,請參照圖1A,於承載板100上形成犧牲金屬層110。在本實施例中,承載板100上可形成有銅箔層102與104,及設於銅箔層102與104之間的剝離層(未圖示),但本發明不以此為限,在其他實施例中承載板100上也可不具有銅箔層102與 104。銅箔層102的厚度例如介於5μm至40μm之間,而銅箔層104的厚度例如例如介於1μm至10μm之間。銅箔層102與104可有利於在後續製程中承載板100與所欲形成的線路板的分離。犧牲金屬層110具有多個開孔112。在後續製程中,將於開孔112內形成金屬凸塊。犧牲金屬層110例如是銅層,但本發明不以此為限。犧牲金屬層110的形成方法例如是進行電鍍製程。在本實施例中,開孔112暴露出部分承載板100。
然後,在承載板100上形成蝕刻阻絕層108。蝕刻阻絕層108覆蓋犧牲金屬層110以及被開孔112暴露出的承載板100。蝕刻阻絕層108例如是鎳層。蝕刻阻絕層108的形成方法例如是進行電鍍製程。在本實施例中,蝕刻阻絕層108的蝕刻速率需小於犧牲金屬層110的蝕刻速率,因此蝕刻阻絕層108可在後續以蝕刻製程移除犧牲金屬層110的步驟中保護形成於蝕刻阻絕層108所覆蓋的金屬凸塊與線路層,使其不被蝕刻。
接著,請參照圖1B,於蝕刻阻絕層108上形成圖案化阻層120。圖案化阻層120例如是乾膜或液態光阻。圖案化阻層120具有對應於多個開孔112的多個開孔122。歸因於在形成圖案化阻層120時的製程容許度,開孔122的寬度與開孔112的寬度會略有差異。舉例來說,每一開孔122的邊緣與位於下方的開孔112的邊緣相較之下可略微凸出(亦即,每一開孔122的寬度略微大於開孔112的寬度,開孔122的邊緣在開口112的邊緣所圍成的範圍外);或者,每一開孔122的邊緣與位於下方的開孔112的邊 緣相較之下亦可略微內縮(亦即,每一開孔122的寬度略微小於開孔112的寬度,開孔122的邊緣在開口112的邊緣所圍成的範圍內)。然而,不論開孔122的寬度是大於開孔112的寬度或是小於開孔112的寬度,開孔122與開孔112之間的寬度差異為開孔112的寬度的4%以下。
此外,由於開孔122與開孔112之間的寬度差異僅為開孔112的寬度的4%以下,因此可視為開孔122的邊緣與開孔112的邊緣對準(如圖1B所示,開孔122的邊緣與蝕刻阻絕層108對準,但由於蝕刻阻絕層108的厚度較小,故可視為開孔122的邊緣與開孔112的邊緣對準)。此外,圖案化阻層120還具有暴露出部分蝕刻阻絕層108的凹刻圖案124。
之後,於開孔112、122與凹刻圖案124內形成金屬層,藉此於開孔112與122內形成金屬凸塊130,以及於凹刻圖案124內形成線路層140。金屬層例如為銅層。金屬層的形成方法例如是進行電鍍製程。所形成的金屬凸塊130具有第一部分130a與第二部分130b,其中第一部分130a形成於開孔122內,而第二部分130b形成於開孔112內。
如圖2A所示,當開孔122的邊緣與開孔112的邊緣相較之下略微凸出時,第一部分130a的寬度略微大於第二部分130b的寬度,且第一部分130a的邊緣在第二部分130b的邊緣所圍成的範圍外。重要的是,開孔122與開孔112之間的寬度差異為開孔112的寬度的4%以下,因此,第一部分130a與第二部分130b 之間的寬度差異W1與W2的總合為第二部分130b的寬度W的4%以下。如圖1B所示,所形成的金屬凸塊130的剖面可呈現整體寬度接近一致的「|」形。
如圖2B所示,當開孔122的邊緣與開孔112的邊緣相較之下略微內縮時,第一部分130a的寬度略微小於第二部分130b的寬度,且第一部分130a的邊緣在第二部分130b的邊緣所圍成的範圍內。重要的是,開孔122與開孔112之間的寬度差異為開孔112的寬度的4%以下,因此,第一部分130a與第二部分130b之間的寬度差異W1與W2的總合為第二部分130b的寬度W的4%以下。如圖1B所示,所形成的金屬凸塊130的剖面可呈現整體寬度接近一致的「|」形。
然後,請參照圖1C,移除圖案化阻層120之後,於蝕刻阻絕層108上形成介電層150。介電層150覆蓋蝕刻阻絕層108、第一部分130a與線路層140。介電層150例如是半固化膠片(prepreg)。在本實施例中,介電層150藉由壓合的方式形成於蝕刻阻絕層108上。另外,在本實施例中,介電層150上亦可附具金屬層152。金屬層152例如是銅層。然而。本發明並不以此為限,在其他實施例中,介電層150上亦可不附具金屬層152。
接著,於介電層150與金屬層152中形成暴露部分線路層140的盲孔154。形成盲孔154的方法例如是雷射鑽孔。之後,於介電層150與金屬層152上形成圖案化阻層160。圖案化阻層160具有暴露出盲孔154與部分金屬層152(若未形成金屬層152, 則為暴露出部分介電層150)的凹刻圖案164。之後,於盲孔154與凹刻圖案164內形成金屬層,藉此於盲孔154內形成導通孔170,以及於凹刻圖案164內形成線路層180,其中導通孔170連接線路層140與線路層180。金屬層例如為銅層。金屬層的形成方法例如是進行電鍍製程。
接下來,請參照圖1D,移除圖案化阻層160。之後,於介電層150與金屬層152上形成蝕刻阻絕層188,蝕刻阻絕層188覆蓋線路層180與部分金屬層152。蝕刻阻絕層188的形成方法以及作用與上述蝕刻阻絕層108相似,故不再重複贅述。
而後,請參照圖1E,將承載板100與犧牲金屬層110分離。在本實施例中,由於承載板100上具有銅箔層102與104,因此在將承載板100與犧牲金屬層110分離的過程中,可輕易地經由剝離層(未圖示)使銅箔層102脫離銅箔層104,以將承載板100與犧牲金屬層110分離。
其後,請參照圖1F,進行第一蝕刻製程,以移除犧牲金屬層110。在本實施例中,除了移除犧牲金屬層110之外,同時移除位於犧牲金屬層110下方的銅箔層104,以暴露出蝕刻阻絕層108。由於蝕刻阻絕層108的蝕刻速率小於犧牲金屬層110與銅箔層104的蝕刻速率,所以,在進行第一蝕刻製程時,僅移除犧牲金屬層110與銅箔層104,而不會對蝕刻阻絕層108進行蝕刻。因此,蝕刻阻絕層108對其所覆蓋的金屬凸塊130與線路層140具有保護作用,使其不被蝕刻。
之後,進行第二蝕刻製程,以移除蝕刻阻絕層108與蝕刻阻絕層188。在第二蝕刻製程中,所使用的蝕刻劑僅對蝕刻阻絕層108與蝕刻阻絕層188進行蝕刻,而不會損傷到線路層140、180與金屬凸塊130。在本實施例中,移除蝕刻阻絕層108與蝕刻阻絕層188之後,進行第三蝕刻製程,移除部分金屬層152,以形成圖案化的金屬層152a。如此一來,即可完成線路板10的製作。
以下以圖1F為例對本發明的線路板做說明。請參照圖1F,線路板10包括介電層150、線路層140與180、導通孔170以及金屬凸塊130。介電層150具有彼此相對的表面154a與154b。線路層140內埋於表面154a中,且線路層140的暴露於第一表面154a的端面可選擇性地與表面154a共平面,而不以此為限。另外,線路層180配置於表面154b上。導通孔170配置於介電層150中且連接線路層140與180。
如圖1F所示,金屬凸塊130具有第一部分130a與第二部分130b,第一部分130a配置於介電層150中,第二部分130b自表面154a凸出。此外,第一部分130a的端面可選擇性地與線路層140與導通孔170之間的界面共平面,而不以此為限。重要的是,金屬凸塊130的剖面可呈現整體寬度接近一致的「|」形,藉此可避免金屬凸塊130佔用其周圍的空間,因此可有效地增加線路層的配線空間。
圖3A至圖3E是依照本發明的第二實施例所繪示的線路板的製作流程剖面示意圖。在此必須說明的是,圖3A至圖3E所 示之實施例相似於圖1A至圖1F所示之實施例,因此,下述實施例將沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
請參照圖3A,在圖1A所述的步驟之後,於蝕刻阻絕層108上形成圖案化阻層220。圖案化阻層220亦具有暴露出部分蝕刻阻絕層108的凹刻圖案124。然而,與圖案化阻層120的不同之處在於,圖案化阻層220覆蓋開孔112的側壁,以形成開孔222。如圖3A所示,開孔222的寬度小於開孔112的寬度。
之後,於開孔222與凹刻圖案124內形成金屬層,藉此於開孔222內形成金屬凸塊230,以及於凹刻圖案124內形成線路層140。金屬層例如為銅層。金屬層的形成方法例如是進行電鍍製程。所形成的金屬凸塊230具有第一部分230a與第二部分230b,其中第一部分230a凸出於犧牲金屬層108的表面,而第二部分230b則位於開孔112內。重要的是,由於開孔222是藉由圖案化阻層220覆蓋開孔112的側壁以形成,因此,所形成的第一部分230a與第二部分230b的寬度相同。換言之,所形成的金屬凸塊230的剖面可呈現整體寬度一致的「|」形。
此外,由於開孔222的寬度小於開孔112的寬度,相對地,金屬凸塊230的寬度小於上述第一實施例中金屬凸塊130的寬度。然並不以此為限,可依實際需求調整開孔112的寬度及圖 案化阻層220覆蓋開孔112的側壁的厚度,以調整所形成的開孔222的寬度,進而調整在開孔222內形成的金屬凸塊230的寬度。
接著,請參照圖3B,移除圖案化阻層220之後,於蝕刻阻絕層108上形成介電層150。介電層150覆蓋部分蝕刻阻絕層108、第一部分230a與線路層140,且填入開孔112內並位於第二部分230b與開孔112之間(下文稱為介電層150a)的縫隙。換句話說,介電層150a配置於第二部分230b的側壁上,並覆蓋部分蝕刻阻絕層108。更詳細而言,可藉由調整圖案化阻層220覆蓋開孔112的側壁的厚度,以調整介電層150a的厚度。如此一來,亦可視需要選擇性地使介電層150a的厚度減少到極小,故不影響在後續製程中所形成之線路板的效能。介電層150例如是半固化膠片。在本實施例中,介電層150藉由壓合的方式形成於蝕刻阻絕層108上。另外,相似於上述第一實施例,介電層150上亦可附具金屬層152。
接著,於介電層150中形成導通孔170,並於介電層150上形成線路層180,其中導通孔170連接線路層140與線路層180。關於形成導通孔170與線路層180的相關製程已於上述第一實施例中詳細說明,故在此不再重複贅述。
之後,請參照圖3C,相似於圖1D所述之步驟,移除圖案化阻層160。之後,於介電層150與金屬層152上形成蝕刻阻絕層188,蝕刻阻絕層188覆蓋線路層180與部分金屬層152。
而後,請參照圖3D,相似於圖1E所述之步驟,將承載 板100與犧牲金屬層110分離。
其後,請參照圖3E,相似於圖1F所述之步驟,移除犧牲金屬層110。相似於上述第一實施例,除了移除犧牲金屬層110之外,同時移除位於犧牲金屬層110下方的銅箔層104,暴露出蝕刻阻絕層108。之後,進行第二蝕刻製程,以移除蝕刻阻絕層108與蝕刻阻絕層188。在本實施例中,移除蝕刻阻絕層108與蝕刻阻絕層188之後,可進行第三蝕刻製程,以形成圖案化的金屬層152a。如此一來,即可完成線路板20的製作。
以下以圖3E為例對本發明的線路板做說明。請參照圖3E,相似於圖1F所示的線路板10,線路板20包括介電層150、線路層140與180、導通孔170以及金屬凸塊230。金屬凸塊230的第一部分230a的寬度與第二部分230b的寬度相同,而金屬凸塊230的剖面可呈現整體寬度一致的「|」形。然而,與線路板10不同之處在於,金屬凸塊230的寬度小於線路板10中金屬凸塊130的寬度。因此,除了可有效地增加線路層的配線空間之外,還可進一步符合元件微型化的需求。此外,線路板20還具有介電層150a,介電層150a配置於第二部分230b的側壁上。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧線路板
130‧‧‧金屬凸塊
130a‧‧‧第一部分
130b‧‧‧第二部分
140、180‧‧‧線路層
150‧‧‧介電層
152a‧‧‧圖案化的金屬層
154a、154b‧‧‧表面
170‧‧‧導通孔

Claims (10)

  1. 一種線路板,包括:第一介電層,具有彼此相對的第一表面與第二表面;第一線路層,內埋於所述第一表面中;第二線路層,配置於所述第二表面上;導通孔,配置於所述第一介電層中且連接所述第一線路層與所述第二線路層;以及金屬凸塊,具有第一部分與第二部分,其中所述第一部分配置於所述第一介電層中且所述第二部分自所述第一表面凸出,且所述第一部分與所述第二部分之間的寬度差異為所述第二部分的寬度的4%以下,其中所述第一部分的端面與所述第一線路層與所述導通孔之間的界面共平面,且所述第一線路層暴露於所述第一表面的端面與所述第一表面共平面。
  2. 如申請專利範圍第1項所述的線路板,更包括第二介電層,所述第二介電層配置於所述第二部分的側壁上。
  3. 如申請專利範圍第1項所述的線路板,其中所述第一部分的邊緣在所述第二部分的邊緣所圍成的範圍外。
  4. 如申請專利範圍第1項所述的線路板,其中所述第一部分的邊緣在所述第二部分的邊緣所圍成的範圍內。
  5. 一種線路板的製作方法,包括:於承載板上形成犧牲金屬層,所述犧牲金屬層具有暴露部分 所述承載板的多個第一開孔;於所述承載板上形成第一蝕刻阻絕層,所述第一蝕刻阻絕層覆蓋所述犧牲金屬層;於所述第一蝕刻阻絕層上形成第一圖案化阻層,所述第一圖案化阻層具有對應於所述多個第一開孔的多個第二開孔以及暴露出部分所述第一蝕刻阻絕層的第一凹刻圖案,其中所述第二開孔與所述第一開孔之間的寬度差異為所述第一開孔的寬度的4%以下;於所述第一開孔與所述第二開孔內形成金屬凸塊,以及於所述第一凹刻圖案內形成第一線路層;移除所述第一圖案化阻層;於所述第一蝕刻阻絕層上形成介電層,所述介電層覆蓋所述金屬凸塊與所述第一線路層;於所述介電層中形成導通孔,並於所述介電層上形成第二線路層,其中所述導通孔連接所述第一線路層與所述第二線路層;於所述介電層上形成第二蝕刻阻絕層,所述第二蝕刻阻絕層覆蓋所述第二線路層;將所述承載板與所述犧牲金屬層分離;以及移除所述犧牲金屬層、所述第一蝕刻阻絕層與所述第二蝕刻阻絕層。
  6. 如申請專利範圍第5項所述的線路板的製作方法,其中移除所述犧牲金屬層、所述第一蝕刻阻絕層與所述第二蝕刻阻絕層 的方法包括:進行第一蝕刻製程,移除所述犧牲金屬層;以及進行第二蝕刻製程,移除所述第一蝕刻阻絕層與所述第二蝕刻阻絕層。
  7. 如申請專利範圍第5項所述的線路板的製作方法,其中所述第二開口的邊緣在所述第一開口的邊緣所圍成的範圍外。
  8. 如申請專利範圍第5項所述的線路板的製作方法,其中所述第二開口的邊緣在所述第一開口的邊緣所圍成的範圍內。
  9. 一種線路板的製作方法,包括:於承載板上形成犧牲金屬層,所述犧牲金屬層具有暴露部分所述承載板的多個第一開孔;於述承載板上形成第一蝕刻阻絕層,所述第一蝕刻阻絕層覆蓋所述犧牲金屬層;於所述第一蝕刻阻絕層上形成第一圖案化阻層,所述第一圖案化阻層覆蓋所述第一開孔的側壁以形成第二開孔,且所述第一圖案化阻層具有暴露出部分所述第一蝕刻阻絕層的第一凹刻圖案;於所述第二開孔內形成金屬凸塊,以及於所述第一凹刻圖案內形成第一線路層;移除所述第一圖案化阻層;於所述第一蝕刻阻絕層上形成介電層,所述介電層覆蓋所述金屬凸塊與所述第一線路層,且填入所述第一開孔與所述金屬凸 塊之間的縫隙;於所述介電層中形成導通孔,並於所述介電層上形成第二線路層,其中所述導通孔連接所述第一線路層與所述第二線路層;於所述介電層上形成第二蝕刻阻絕層,所述第二蝕刻阻絕層覆蓋所述第二線路層;將所述承載板與所述犧牲金屬層分離;以及移除所述犧牲金屬層、所述第一蝕刻阻絕層與所述第二蝕刻阻絕層。
  10. 如申請專利範圍第9項所述的線路板的製作方法,其中移除所述犧牲金屬層、所述第一蝕刻阻絕層與所述第二蝕刻阻絕層的方法包括:進行第一蝕刻製程,移除所述犧牲金屬層;以及進行第二蝕刻製程,移除所述第一蝕刻阻絕層與所述第二蝕刻阻絕層。
TW104110295A 2015-03-30 2015-03-30 線路板及其製作方法 TWI605741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104110295A TWI605741B (zh) 2015-03-30 2015-03-30 線路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104110295A TWI605741B (zh) 2015-03-30 2015-03-30 線路板及其製作方法

Publications (2)

Publication Number Publication Date
TW201635876A TW201635876A (zh) 2016-10-01
TWI605741B true TWI605741B (zh) 2017-11-11

Family

ID=57847462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110295A TWI605741B (zh) 2015-03-30 2015-03-30 線路板及其製作方法

Country Status (1)

Country Link
TW (1) TWI605741B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法

Also Published As

Publication number Publication date
TW201635876A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
US9565774B2 (en) Embedded trace substrate and method of forming the same
TWI595812B (zh) 線路板結構及其製作方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
TWI434638B (zh) 線路基板製程
US10667406B2 (en) Circuit board and method for manufacturing the same
TWI606763B (zh) 電路板及其製作方法
TWI573506B (zh) 電路板的製作方法
TWI605741B (zh) 線路板及其製作方法
TWI571994B (zh) 封裝基板及其製作方法
US9859159B2 (en) Interconnection structure and manufacturing method thereof
TWI586237B (zh) 線路板及其製作方法
TWI499364B (zh) 核心基材與線路板的製作方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
TWI542271B (zh) 封裝基板及其製作方法
TWI607681B (zh) 線路基板的製作方法
TWI501706B (zh) 線路板及其製作方法
JP5528261B2 (ja) プリント配線板およびその製造方法
TW201545621A (zh) 印刷電路板的製造方法
US20140174791A1 (en) Circuit board and manufacturing method thereof
TWI607678B (zh) 中介層結構及其製作方法
TWI572261B (zh) 線路結構及線路結構的製作方法
TWI505759B (zh) 印刷電路板及其製造方法
TWI394246B (zh) 封裝基板及其製法
TWI581685B (zh) 線路結構及其製作方法