JP5528261B2 - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP5528261B2 JP5528261B2 JP2010187482A JP2010187482A JP5528261B2 JP 5528261 B2 JP5528261 B2 JP 5528261B2 JP 2010187482 A JP2010187482 A JP 2010187482A JP 2010187482 A JP2010187482 A JP 2010187482A JP 5528261 B2 JP5528261 B2 JP 5528261B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- buildup
- build
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 8
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 4
- -1 polytetrafluoroethylene Polymers 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 239000011799 hole material Substances 0.000 description 39
- 238000009412 basement excavation Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、プリント配線板およびその製造方法に関するものであり、特に、キャビティ（cavity）を有するプリント配線板およびその製造方法に関するものである。
近年、電子技術の進歩に伴い、高科学技術の電子産業が続々と世に送り出されたことによって、更に人間性化し、より優れた機能を有する電子商品が次々と開発され、軽薄短小化の傾向に向かって発展した。これらの電子商品内には、通常、上部に電子部材を取り付けるためのプリント配線板が配置される。プリント配線板と上部に取り付ける電子部材の総厚さを減らして、薄化の要求に符合させるため、電子部材の厚さを減らすこと以外に、プリント配線板の上に一部または全ての電子部材を収容するキャビティまたは開口を形成することが、現在常用されている薄化の手段である。特許文献１において、キャビティ付きプリント配線板の製造方法が開示されている。
本発明は、電子部材を収容するキャビティまたは開口を形成する時の切断時間が長い問題を解決することができる。
本発明は、キャビティを有するプリント配線板を製造するためのプリント配線板の製造方法を提供することを目的とする。
本発明は、また、電子部材を収容するキャビティを有するプリント配線板を提供することを目的とする。
本発明は、プリント配線板の製造方法を提供する。この方法は、まず、開口を有する基板と、第１配線層と、第２配線層とを提供する。開口は、基板を貫通する。基板は、第１表面、および第１表面と向かい合う第２表面を有し、第１配線層と第２配線層は、それぞれ第１表面と第２表面の上に配置される。それから、開口の中に離型層を形成する。第１表面と離型層の上に、第１ビルドアップ配線構造を形成する。第２表面と離型層の上に、第２ビルドアップ配線構造を形成する。続いて、離型層の周囲に沿って、第１ビルドアップ配線構造を切断する。その後、離型層と離型層の上にある既に切断された部分の第１ビルドアップ配線構造を除去して、キャビティを形成する。
本発明は、プリント配線板を提出する。プリント配線板は、基板と、第１配線層と、第２配線層と、第１ビルドアップ配線構造と、第２ビルドアップ配線構造とを備える。基板は、開口を有し、この開口は、基板を貫通する。基板は、第１表面、および第１表面と向かい合う第２表面を有する。第１配線層は、第１表面の上に配置され、第２配線層は、第２表面の上に配置される。第１ビルドアップ配線構造は、第１表面の上に配置され、第１表面の一端に隣接する開口を露出する。第２ビルドアップ配線構造は、第２表面の上に配置され、第２表面の一端に隣接する開口を封鎖して、基板および第１ビルドアップ配線構造とともにキャビティを構成する。
以上のように、本発明は、ビルドアップ法を利用して、基板の２つの側に第１および第２ビルドアップ配線構造を形成する前に、まず、基板の開口の中に離型層を形成するため、切断プロセスを行って第１ビルドアップ配線構造を切断した後、離型層によって、離型層の上方にある既に切断された部分の第１ビルドアップ配線構造を素早く除去することができる。
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
図１Ａから図１Ｉは、本発明の実施形態に係るプリント配線板の製造方法の断面図である。まず、図１Ａを参照すると、基板１００および２つの配線材料層１０２を提供する。基板１００は、例えば、誘電体コア（dielectric core）である。基板１００は、互いに向かい合う第１表面１００ａと第２表面１００ｂを有する。これらの配線材料層１０２は、それぞれ第１表面１００ａおよび第２表面１００ｂの上に配置され、これらの配線材料層１０２の材料は、例えば、金属である。その後、基板１００およびこれらの配線材料層１０２の中に、基板１００を貫通する開口１０４および少なくとも１つの貫通孔１０６を形成する。開口１０４および貫通孔１０６の形成方法は、例えば、レーザー掘削または機械掘削である。
次に、図１Ｂを参照すると、電気めっきプロセスを行って、開口１０４と貫通孔１０６の側壁上に金属層１０８を形成し、これらの配線材料層１０２を連接する。その後、プラグ穴プロセス（plug hole process）を行って、貫通孔１０６の中をプラグ穴材料（plug hole material）１０９で満たす。
続いて、図１Ｃを参照すると、パターン化プロセスを行って、開口１０４の側壁上にある部分の金属層１０８と配線材料層１０２を除去し、第１表面１００ａの上に第１配線層１０２ａを形成するとともに、第２表面１００ｂの上に第２配線層１０２ｂを形成する。
それから、図１Ｄを参照すると、開口１０４の中に離型層２００を形成する。離型層２００の形成方法は、例えば、埋め込みプロセスを行って、離型材料を開口１０４に埋め込むことである。離型層２００の材料は、例えば、ポリテトラフルオロエチレン（polytetrafluoroethene，PTFE）または金属のような、誘電材料と分離しやすい材料である。
続いて、図１Ｅを参照すると、ビルドアップ（build-up）法を利用して、第１表面１００ａの上にビルドアップ誘電層１１２ａおよび配線材料層１１４を形成し、第２表面１００ｂの上にビルドアップ誘電層１２２ａおよび配線材料層１２４を形成する。配線材料層１１４および１２４の材料は、例えば、銅等の金属である。その後、ビルドアップ誘電層１１２ａおよび配線材料層１１４の中に、少なくとも１つのブラインドホール１１６を形成し、ビルドアップ誘電層１２２ａおよび配線材料層１２４の中に、少なくとも１つのブラインドホール１２６を形成する。ブラインドホール１１６は、一部の第１配線層１０２ａを露出し、ブラインドホール１２６は、一部の第２配線層１０２ｂを露出する。ブライドホール１１６および１２６の形成方法は、例えば、レーザー掘削である。
次に、図１Ｆを参照すると、電気めっきプロセスを行って、ブラインドホール１１６の中に導電孔路１１８ａを形成し、配線材料層１１４と第１配線層１０２ａを電気接続するとともに、ブラインドホール１２６の中に導電孔路１２８ａを形成し、配線材料層１２４と第２配線層１０２ｂを電気接続する。その後、配線材料層１１４および配線材料層１２４に対してパターン化プロセスを行って、ビルドアップ配線層１１４ａおよびビルドアップ配線層１２４ａを形成する。
それから、図１Ｇを参照すると、図１Ｅおよび図１Ｆで述べたステップを２度繰り返して、ビルドアップ誘電層１１２ａおよびビルドアップ配線層１１４ａの上に、ビルドアップ誘電層１１２ｂ、ビルドアップ配線層１１４ｂ、ビルドアップ誘電層１１２ｃ、およびビルドアップ配線層１１４ｃを形成し、ビルドアップ誘電層１２２ａおよびビルドアップ配線層１２４ａの上に、ビルドアップ誘電層１２２ｂ、ビルドアップ配線層１２４ｂ、ビルドアップ誘電層１２２ｃ、およびビルドアップ配線層１２４ｃを形成する。また、ビルドアップ配線層１１４ｂは、ビルドアップ誘電層１１２ｂを貫通する導電孔路１１８ｂによって、ビルドアップ配線層１１４ａと電気接続する。ビルドアップ配線層１１４ｃは、ビルドアップ誘電層１１２ｃを貫通する導電孔路１１８ｃによって、ビルドアップ配線層１１４ｂと電気接続する。ビルドアップ配線層１２４ｂは、ビルドアップ誘電層１２２ｂを貫通する導電孔路１２８ｂによって、ビルドアップ配線層１２４ａと電気接続する。ビルドアップ配線層１２４ｃは、ビルドアップ誘電層１２２ｃを貫通する導電孔路１２８ｃによって、ビルドアップ配線層１２４ｂと電気接続する。
本実施形態において、ビルドアップ誘電層１１２ａ、ビルドアップ配線層１１４ａ、導電孔路１１８ａ、ビルドアップ誘電層１１２ｂ、ビルドアップ配線層１１４ｂ、導電孔路１１８ｂ、ビルドアップ誘電層１１２ｃ、ビルドアップ配線層１１４ｃおよび導電孔路１１８ｃは、第１ビルドアップ配線構造１１０を構成する。また、ビルドアップ誘電層１２２ａ、ビルドアップ配線層１２４ａ、導電孔路１２８ａ、ビルドアップ誘電層１２２ｂ、ビルドアップ配線層１２４ｂ、導電孔路１２８ｂ、ビルドアップ誘電層１２２ｃ、ビルドアップ配線層１２４ｃおよび導電孔路１２８ｃは、第２ビルドアップ配線構造１２０を構成する。
簡単に説明すると、本実施形態において、第１ビルドアップ配線構造１１０および第２ビルドアップ配線構造１２０は、それぞれ３層のビルドアップ誘電層およびビルドアップ配線層を有する。もちろん、その他の実施形態において、実際の需要に応じて、図１Ｅおよび図１Ｆで述べたステップを必要な回数繰り返し行ってもよい。つまり、第１ビルドアップ配線構造１１０および第２ビルドアップ配線構造１２０は、それぞれ１層または１層以上のビルドアップ誘電層およびビルドアップ配線層を有する。
それから、図１Ｈを参照すると、第１ビルドアップ配線構造１１０および第２ビルドアップ配線構造１２０の上に、それぞれ第１ソルダレジスト層１５０および第２ソルダレジスト層１５２を選択的に形成してもよい。本実施形態において、第１および第２ソルダレジスト層１５０および１５２は、それぞれ最外層のビルドアップ配線層（すなわち、ビルドアップ配線層１１４ｃおよびビルドアップ配線層１２４ｃ）を覆う。
そして、引き続き図１Ｈを参照すると、離型層２００の周囲に沿って、第１ビルドアップ配線構造１１０を切断する。第１ビルドアップ配線構造１１０を切断するステップは、例えば、レーザー切断を行うことである。特に言及することとして、本実施形態において、基板１００内には開口１０４が予め形成されており、且つ開口１０４内には離型層２００が予め形成されているため、上述した切断ステップを行う時は、第１ビルドアップ配線構造１１０を切断するだけでよく、基板１００を切断する必要がない。そのため、切断時間を有効に短縮することができる。
それから、図１Ｉを参照すると、離型層２００と離型層２００の上にある既に切断された部分の第１ビルドアップ配線構造１１０を除去して、キャビティ２２０を形成し、本実施形態のプリント配線板１０の製造が完成する。キャビティ２２０は、チップまたはその他の電子部材を収容するために用いられる。離型層２００の材料は、ポリテトラフルオロエチレンまたは金属のような、誘電材料と分離しやすい材料を選んで用いるため、このステップにおいて、離型層２００を開口１０４の中から容易に直接剥離することができる。
また、別の実施形態において、リフトピン（lift pin）を用いて、離型層２００を開口１０４の中から突き出してもよい。
図２は、本発明の別の実施形態に係る離型層およびその上方にある既に切断された部分を除去した時の断面図である。図２を参照すると、本実施形態では、まず、第２ビルドアップ配線構造１２０の中に、離型層２００の底部を露出するリフトピン孔３００を形成する。それから、リフトピン３０２をリフトピン孔３００に通し、離型層２００とその上にある既に切断された第１ビルドアップ配線構造１１０を突き出して、キャビティ２２０を形成する。
以下、図１Ｉを例として、本実施形態のプリント配線板を説明する。
図１Ｉを参照すると、プリント配線板１０は、基板１００と、第１配線層１０２ａと、第２配線層１０２ｂと、第１ビルドアップ配線構造１１０と、第２ビルドアップ配線構造１２０と、第１ソルダレジスト層１５０と、第２ソルダレジスト層１５２とを備える。
基板１００は、開口１０４を有し、且つ開口１０４は、基板１００を貫通する。基板１００は、互いに向かい合う第１表面１００ａおよび第２表面１００ｂを有する。第１配線層１０２ａは、第１表面１００ａの上に配置され、第２配線層１０２ｂは、第２表面１００ｂの上に配置される。第１ビルドアップ配線構造１００は、第１表面１００ａの上に配置され、第１表面１００ａの一端に隣接する開口１０４を露出する。第２ビルドアップ配線構造１２０は、第２表面１００ｂの上に配置され、第２表面１００ｂの一端に隣接する開口１０４を封鎖して、基板１００および第１ビルドアップ配線構造１１０とともにキャビティ２２０を構成する。
本実施形態において、第１ビルドアップ配線構造１１０は、ビルドアップ誘電層１１２ａと、ビルドアップ配線層１１４ａと、導電孔路１１８ａと、ビルドアップ誘電層１１２ｂと、ビルドアップ配線層１１４ｂと、導電孔路１１８ｂと、ビルドアップ誘電層１１２ｃと、ビルドアップ配線層１１４ｃと、導電孔路１１８ｃとを有する。第２ビルドアップ配線構造１２０は、ビルドアップ誘電層１２２ａと、ビルドアップ配線層１２４ａと、導電孔路１２８ａと、ビルドアップ誘電層１２２ｂと、ビルドアップ配線層１２４ｂと、導電孔路１２８ｂと、ビルドアップ誘電層１２２ｃと、ビルドアップ配線層１２４ｃと、導電孔路１２８ｃとを有する。
簡単に説明すると、本実施形態において、第１ビルドアップ配線構造１１０および第２ビルドアップ配線構造１２０は、それぞれ３層のビルドアップ誘電層およびビルドアップ配線層を有する。しかしながら、その他の実施形態において、第１ビルドアップ配線構造１１０および第２ビルドアップ配線構造１２０は、実際の需要に応じて、それぞれ１層または１層以上のビルドアップ誘電層およびビルドアップ配線層を有してもよい。
また、第１ソルダレジスト層１５０および第２ソルダレジスト層１５２は、選択的に、それぞれビルドアップ誘電層１１２ｃおよび１２２ｃの上に配置され、且つ最外層のビルドアップ配線層（すなわち、ビルドアップ配線層１１４ｃおよびビルドアップ配線層１２４ｃ）を覆って、ビルドアップ配線層１１４ｃおよびビルドアップ配線層１２４ｃを保護する。また、基板１００の中に、さらに金属層１０８を配置して、基板１００の２つの側にある第１配線層１０２ａおよび第２配線層１０２ｂを互いに電気接続する。
また、別の実施形態において、図２を例にすると、リフトピン３０２を用いて、離型層２００とその上方にある既に切断された部分の第１ビルドアップ配線構造１１０を突き出すために、第２ビルドアップ配線構造１２０は、さらにリフトピン孔３００を有してもよい。リフトピン孔３００は、第２ビルドアップ配線構造１２０を貫通してキャビティ２２０に達するため、リフトピン３０２がリフトピン孔３００を通過して離型層２００を押し出すのに便利である。
以上のように、本発明は、ビルドアップ法を利用して、基板の２つの側に第１ビルドアップ配線構造および第２ビルドアップ配線構造を形成する前に、まず、基板の開口の中に離型層を形成するため、切断プロセスを行って第１ビルドアップ配線構造を切断した後、離型層によって、離型層の上方にある既に切断された部分の第１ビルドアップ配線構造を素早く除去することができる。
また、第１ビルドアップ配線構造および第２ビルドアップ配線構造を形成する前に、基板は予め開口を形成するため、第１ビルドアップ配線構造を切断した後、基板を再度切断してキャビティの深さを増やす必要がないため、切断時間を有効に短縮することができる。
また、第１ビルドアップ配線構造および第２ビルドアップ配線構造を形成する前に、基板は予め開口を形成するため、上述したビルドアップ配線層の配線面積を浪費しないように、第２ビルドアップ配線構造のいくつかの基板に隣接するビルドアップ配線層によってレーザー遮蔽領域を構成する必要がない。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１０ プリント配線板
１００ 基板
１００ａ 第１表面
１００ｂ 第２表面
１０２、１１４、１２４ 配線材料層
１０２ａ 第１配線層
１０２ｂ 第２配線層
１０４ 開口
１０６ 貫通孔
１０８ 金属層
１０９ 穿孔材料
１１０ 第１ビルドアップ配線構造
１１２ａ、１１２ｂ、１１２ｃ、１２２ａ、１２２ｂ、１２２ｃ ビルドアップ誘電層
１１４ａ、１１４ｂ、１１４ｃ、１２４ａ、１２４ｂ、１２４ｃ ビルドアップ配線層
１１６、１２６ ブラインドホール
１１８ａ、１１８ｂ、１１８ｃ、１２８ａ、１２８ｂ、１２８ｃ 導電孔路
１２０ 第２ビルドアップ配線構造
１５０ 第１ソルダレジスト層
１５２ 第２ソルダレジスト層
２００ 離型層
２２０ キャビティ
３００ リフトピン孔
３０２ リフトピン
１００ 基板
１００ａ 第１表面
１００ｂ 第２表面
１０２、１１４、１２４ 配線材料層
１０２ａ 第１配線層
１０２ｂ 第２配線層
１０４ 開口
１０６ 貫通孔
１０８ 金属層
１０９ 穿孔材料
１１０ 第１ビルドアップ配線構造
１１２ａ、１１２ｂ、１１２ｃ、１２２ａ、１２２ｂ、１２２ｃ ビルドアップ誘電層
１１４ａ、１１４ｂ、１１４ｃ、１２４ａ、１２４ｂ、１２４ｃ ビルドアップ配線層
１１６、１２６ ブラインドホール
１１８ａ、１１８ｂ、１１８ｃ、１２８ａ、１２８ｂ、１２８ｃ 導電孔路
１２０ 第２ビルドアップ配線構造
１５０ 第１ソルダレジスト層
１５２ 第２ソルダレジスト層
２００ 離型層
２２０ キャビティ
３００ リフトピン孔
３０２ リフトピン
Claims (9)
- 貫通する開口を有し、且つ第１表面および前記第１表面と向かい合う第２表面を有する基板と、前記第１表面に配置された第１配線層と、前記第２表面に配置された第２配線層とを提供するステップと、
前記開口の中に離型層を形成するステップと、
前記第１表面と前記離型層の上に第１ビルドアップ配線構造を形成するステップと、
前記第２表面と前記離型層の上に第２ビルドアップ配線構造を形成するステップと、
前記離型層の周囲に沿って、前記第１ビルドアップ配線構造を切断するステップと、
前記離型層と前記離型層の上にある既に切断された部分の前記第１ビルドアップ配線構造をリフトピンを用いて取り除いて、キャビティを形成するステップとを含み、
前記第２ビルドアップ配線構造が、リフトピン孔を有し、前記リフトピン孔が前記第２ビルドアップ配線構造を貫通して前記キャビティに達する、プリント配線板の製造方法。 - 前記離型層の材料が、ポリテトラフルオロエチレンまたは金属を含む請求項１記載のプリント配線板の製造方法。
- 前記離型層を形成するステップが、離型材料を前記開口に埋め込むことを含む請求項１記載のプリント配線板の製造方法。
- 前記離型層と前記離型層の上にある部分の前記第１ビルドアップ配線構造を取り除くステップが、リフトピンを用いて前記第２ビルドアップ配線構造を通過し、前記離型層と前記離型層の上にある部分の前記第１ビルドアップ配線構造を突き出すことを含む請求項１記載のプリント配線板の製造方法。
- 前記第１ビルドアップ配線構造を切断するステップが、レーザー切断を行うことを含む請求項１記載のプリント配線板の製造方法。
- 前記第１ビルドアップ配線構造の上に第１ソルダレジスト層を形成するステップと、
前記第２ビルドアップ配線構造の上に第２ソルダレジスト層を形成するステップとをさらに含む、請求項１記載のプリント配線板の製造方法。 - 貫通する開口を有し、且つ第１表面および前記第１表面と向かい合う第２表面を有する基板と、
前記第１表面に配置された第１配線層と、
前記第２表面に配置された第２配線層と、
前記第１表面の上に配置され、前記第１表面の一端に隣接する前記開口を露出する第１ビルドアップ配線構造と、
前記第２表面の上に配置され、前記第２表面の一端に隣接する前記開口を封鎖して、前記基板および前記第１ビルドアップ配線構造とともにキャビティを構成する第２ビルドアップ配線構造とを含み、
前記第２ビルドアップ配線構造が、リフトピン孔を有し、前記リフトピン孔が前記第２ビルドアップ配線構造を貫通して前記キャビティに達する、プリント配線板。 - 前記基板が、誘電体コアである請求項７記載のプリント配線板。
- 前記第１ビルドアップ配線構造の上に配置された第１ソルダレジスト層と、
前記第２ビルドアップ配線構造の上に配置された第２ソルダレジスト層とをさらに含む、請求項７記載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187482A JP5528261B2 (ja) | 2010-08-24 | 2010-08-24 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187482A JP5528261B2 (ja) | 2010-08-24 | 2010-08-24 | プリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012049196A JP2012049196A (ja) | 2012-03-08 |
| JP5528261B2 true JP5528261B2 (ja) | 2014-06-25 |
Family
ID=45903768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010187482A Active JP5528261B2 (ja) | 2010-08-24 | 2010-08-24 | プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5528261B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5554868B1 (ja) * | 2013-07-03 | 2014-07-23 | 太陽誘電株式会社 | キャビティ付き基板の製造方法 |
| CN105448792B (zh) * | 2014-05-29 | 2018-02-06 | 上海和辉光电有限公司 | 柔性显示器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4117390B2 (ja) * | 2003-05-07 | 2008-07-16 | 株式会社トッパンＮｅｃサーキットソリューションズ | キャビティ付き多層プリント配線板の製造方法 |
| JP4940124B2 (ja) * | 2007-12-27 | 2012-05-30 | 京セラＳｌｃテクノロジー株式会社 | 配線基板の製造方法 |
-
2010
- 2010-08-24 JP JP2010187482A patent/JP5528261B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012049196A (ja) | 2012-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10433413B2 (en) | Manufacturing method of circuit structure embedded with heat-dissipation block | |
| JP6158684B2 (ja) | プリント回路基板の製造方法 | |
| TWI478640B (zh) | 電路板及其製作方法 | |
| US10356901B2 (en) | Manufacturing method of circuit board structure | |
| KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| TWI544850B (zh) | 內埋散熱塊的線路結構的製作方法 | |
| JP2012227557A (ja) | プリント基板の製造方法 | |
| TWI388043B (zh) | 線路板及其製作方法 | |
| US20090205852A1 (en) | Circuit board and manufacturing method thereof | |
| JP5528261B2 (ja) | プリント配線板およびその製造方法 | |
| KR101516078B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| TWI499364B (zh) | 核心基材與線路板的製作方法 | |
| CN105592639A (zh) | 电路板及其制作方法 | |
| KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
| JP2007329318A (ja) | 基板 | |
| US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
| CN103545225B (zh) | 电子元件封装结构及其封装方法 | |
| CN108401385B (zh) | 一种侧壁非金属化的阶梯槽的制作方法 | |
| CN106604572A (zh) | 空腔印刷电路板的制作方法 | |
| TWI605741B (zh) | 線路板及其製作方法 | |
| TWI417018B (zh) | 線路板及其製造方法 | |
| CN108235558B (zh) | 线路板结构及其制作方法 | |
| JP2005203586A (ja) | 多層配線基板の製造方法 | |
| CN102378502B (zh) | 线路板及其制造方法 | |
| TWI479974B (zh) | 印刷電路板之製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5528261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |