JP2005203586A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2005203586A
JP2005203586A JP2004008796A JP2004008796A JP2005203586A JP 2005203586 A JP2005203586 A JP 2005203586A JP 2004008796 A JP2004008796 A JP 2004008796A JP 2004008796 A JP2004008796 A JP 2004008796A JP 2005203586 A JP2005203586 A JP 2005203586A
Authority
JP
Japan
Prior art keywords
resin
wiring board
via hole
multilayer wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004008796A
Other languages
English (en)
Inventor
Shigeji Muramatsu
茂次 村松
Katsumi Yamazaki
克巳 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004008796A priority Critical patent/JP2005203586A/ja
Priority to TW094100714A priority patent/TW200538005A/zh
Priority to US11/033,340 priority patent/US7438945B2/en
Priority to KR1020050002805A priority patent/KR20050075700A/ko
Publication of JP2005203586A publication Critical patent/JP2005203586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00Biological treatment of water, waste water, or sewage
    • C02F3/02Aerobic processes
    • C02F3/12Activated sludge processes
    • C02F3/1236Particular type of activated sludge installations
    • C02F3/1263Sequencing batch reactors [SBR]
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/28Treatment of water, waste water, or sewage by sorption
    • C02F1/283Treatment of water, waste water, or sewage by sorption using coal, charred products, or inorganic mixtures containing them
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00Biological treatment of water, waste water, or sewage
    • C02F3/02Aerobic processes
    • C02F3/12Activated sludge processes
    • C02F3/14Activated sludge processes using surface aeration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Microbiology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 本発明は、配線上に設けられた樹脂部材に対してプレス加工を行い、ビアを配設するためのビア用穴を形成後に、ビア用穴の底面部に残留する樹脂部材の除去を行う多層配線基板の製造方法に関し、樹脂部材の除去の際、ビア用穴のサイズが大きくなることを防止することを課題とする。
【解決手段】 配線33上のビア接続部に、樹脂36よりも硬化温度の高い高温硬化樹脂35を設け、樹脂36を形成し、金型を用いて樹脂36にプレス加工を行い、配線溝43とビア用穴41とを形成し、過マンガン酸塩溶液により未硬化の高温硬化樹脂35を溶解して、高温硬化樹脂35上に残留した樹脂42の除去を行う。
【選択図】 図11

Description

本発明は、多層配線基板の製造方法に係り、配線上に設けられた樹脂部材に対してプレス加工を行い、ビアを配設するためのビア用穴を形成する工程後に、ビア用穴の底面部に残留する樹脂部材の除去を行う多層配線基板の製造方法に関する。
最近の電子通信機器の高性能化や小型化の要求に伴い、プリント配線基板において、高密度化を目的とした配線が多層に形成された多層配線基板の開発が進んでいる。その中の1つとして、絶縁層である樹脂を積層し、一層ごとにビア形成と配線形成を行い、層間接続を行うことで多層配線基板を製造するビルドアップ基板がある。
このビアは、層間層を接続する目的で樹脂に形成されたビア用穴に導電金属を埋め込むことで形成されている。このビア用穴は、通常はレーザ光を用いたレーザ加工法が用いられるが、金型を用いたプレス加工法により形成される場合もある。金型を用いたプレス加工法の場合には、同一層にビア用穴と配線溝とを一度に形成することができ、かつレーザ加工装置のような高価な装置を必要としないため、製造コストを安くすることができることから、近年注目されている。
図1乃至図5を参照して、従来の金型を用いたプレス加工法による多層配線基板の製造方法について説明する。図1乃至図5は、従来技術の多層配線基板の製造工程を示した図である。
先ず、図1に示すように、基板11上に配線12と、樹脂13とを順次形成し、続いて、図2に示すように、ビア用穴を形成するための凸部16を有した金型15を樹脂13に対して押し当てて、プレス加工を行う。次に、図3に示すように、樹脂13が硬化した後に金型15を取り外して、ビア用穴18を形成する。この際、凸部16と配線12との間には、樹脂13が介在してしまい、ビア用穴18の底面部には樹脂層17が残留する。なお、図3に示した19Aは、ビア用穴18の側壁(以下、側壁19Aとする)を示している。
この樹脂層17が残留した状態では、ビア用穴18に導電金属を設けてビアを形成しても、樹脂層17が絶縁材として機能してしまい、ビアと配線12との間を電気的に接続することができない。そのため従来では、図4に示すように、金型15のプレス加工後に、配線12上に残留した樹脂層17の除去処理が行われていた。なお、図4において、Aは金型15によるプレス加工後のビア用穴18の外形の位置を示しており、19Bは樹脂層17を除去後のビア用穴20の側壁(以下、側壁19Bとする)を示している。
この樹脂層17の除去には、過マンガン酸塩溶液等が用いられ、この除去工程を行うことで、ビア用穴20により配線12が露出される。その後、図5に示すように、ビア用穴20に導電金属を設けることで配線12上にビア21が形成され、ビア21と配線12との間が電気的に接続可能となる。
また、レーザ加工法を用いてビア用穴を形成した場合にも、金型を用いた場合と比較すると少量であるが配線上に樹脂の残留物が残るため、過マンガン酸塩溶液等を用いて、樹脂の残留物の除去処理が行われていた(例えば、特許文献1参照。)。
特開平10−117058号公報
しかしながら、樹脂層17は、樹脂13と同一材料であるため、図4に示すように、樹脂層17の除去処理により、ビア用穴18を構成する樹脂13も溶解されて、ビア用穴18の側壁19Aの位置が横方向に広がり、側壁19Bの位置まで後退して、ビア用穴20のサイズが所望のサイズよりも大きくなってしまうという問題があった。また、レーザ加工法によりビア用穴を形成した場合も、過マンガン酸塩溶液等を用いて樹脂の残留物の除去処理を行うため、ビア用穴のサイズが所望のサイズよりも大きくなってしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、ビア用穴の底面部に残留する樹脂部材を低減し、残留する樹脂部材の除去工程において、ビア用穴のサイズが大きくなることを防止することのできる多層配線基板の製造方法を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項1記載の発明では、ビアにより層間接続される配線層のビア接続部の上面に残留樹脂除去部材を形成する工程と、前記配線層上に樹脂部材を形成する樹脂部材形成工程と、前記樹脂部材に対してプレス加工により、前記ビアを配設するためのビア用穴を形成するビア用穴形成工程と、前記残留樹脂除去部材を除去して、前記残留樹脂除去部材と共に該残留樹脂除去部材上に残留した前記樹脂部材を除去する除去工程とを有したことを特徴とする多層配線基板の製造方法により、解決できる。
上記発明によれば、ビアにより層間接続される配線層のビア接続部の上面に残留樹脂除去部材を設けて、ビア用穴を形成した際に残留樹脂除去部材上に残留する樹脂部材を残留樹脂除去部材と共に除去することにより、除去工程において、ビア用穴のサイズが大きくなることを防止できる。
請求項2記載の発明では、前記残留樹脂除去部材には、感光性レジスト膜を用いることを特徴とする請求項1に記載の多層配線基板の製造方法により、解決できる。
上記発明によれば、樹脂部材を溶解しない現像液を用いて感光性レジスト膜を溶解することで、感光性レジスト膜上に残留した樹脂部材を感光性レジスト膜と共に除去して、ビア用穴のサイズが大きくなることを防止できる。
請求項3記載の発明では、前記残留樹脂除去部材には、前記樹脂部材よりも熱硬化温度の高い熱硬化樹脂部材を用いることを特徴とする請求項1に記載の多層配線基板の製造方法により、解決できる。
上記発明によれば、樹脂部材よりも熱硬化温度の高い熱硬化樹脂部材を残留樹脂除去部材に用いることで、熱硬化樹脂部材が完全に固まる温度よりも低温で樹脂部材をプレス加工し、プレス加工後に未硬化の溶解性の高い熱硬化樹脂部材を溶解することにより、従来よりも短時間で残留した樹脂部材を除去することができる。
請求項4記載の発明では、前記残留樹脂除去部材には、前記樹脂部材と溶解性の異なる樹脂を用いることを特徴とする請求項1に記載の多層配線基板の製造方法により、解決できる。
上記発明によれば、残留樹脂除去部材を選択的に溶解して、樹脂部材が溶解されることを防止することができる。
請求項5記載の発明では、ビアにより層間接続される配線層のビア接続部の上面に導電性樹脂を形成する工程と、前記配線層上に樹脂部材を形成する樹脂部材形成工程と、前記樹脂部材に対してプレス加工により、前記ビアを配設するためのビア用穴を形成するビア用穴形成工程と、前記導電性樹脂上に残留した前記樹脂部材を除去する除去工程とを有したことを特徴とする多層配線基板の製造方法により、解決できる。
上記発明によれば、ビアにより層間接続される配線層のビア接続部の上面に曲面を有した導電性樹脂を設けて、プレス加工によりビア用穴を形成した際、導電性樹脂上に残留した樹脂部材の量を従来よりも少なくして、従来よりも短時間で残留した樹脂部材の除去を行うことができる。
本発明は、ビア用穴の底面部に残留する樹脂部材を低減し、残留する樹脂部材の除去工程において、ビア用穴のサイズが大きくなることを防止することのできる多層配線基板の製造方法を提供することができる。
次に、図面に基づいて本発明の実施例を説明する。
(第1実施例)
始めに、図6を参照して、本発明の第1実施例による多層配線基板30について説明する。図6は、本発明の第1実施例による多層配線基板の断面図である。
多層配線基板30はビルドアップ基板であり、大略すると基板31(コア基板)と、配線層である配線33,47と、ビア46と、樹脂36とにより構成されている。配線33は、基板31上に形成されている。配線33が設けられた基板31上には、樹脂36が形成されている。この樹脂36には、ビア46と配線47とが配設されている。
ビア46は、配線33のビア接続部の上面に設けられている。ビア接続部とは、配線33のビア46が接続される領域のことである。ビア46は、ビア用穴44(図12参照)に導電金属を埋め込むことで形成されている。ビア46は、配線33と配線47との間を電気的に接続するためのものである。なお、ここでのビア46とは、配線33と配線47とを電気的に接続する目的で樹脂36に設けられたビア用穴44に導電金属を埋め込み形成したものである。
配線47は、配線用溝43(図12参照)に導電金属を埋め込むことで形成される。配線47は、ビア46と接続されるビア接続領域を有しており、ビア接続領域にはビア46が接続されている。ビア用穴44と配線用溝43とに埋め込まれる導電金属には、例えばCu膜を用いることができる。
次に、図7乃至図13を参照して、第1実施例の多層配線基板30の製造方法について説明する。図7乃至図13は、第1実施例の多層配線基板の製造工程を示した図である。
始めに、図7に示すように、基板31上に配線33を形成する。図7中の33Aは、配線33のビア接続部(以下、ビア接続部33Aとする)を示している。続いて、図8に示すように、配線33のビア接続部33Aに熱硬化樹脂部材である高温硬化樹脂35を配設する。高温硬化樹脂35は、樹脂36よりも高い温度T1で硬化する熱硬化樹脂部材であり、樹脂36が硬化する温度T2(T2<T1)では未硬化の状態を保つことのできるものである。
この高温硬化樹脂35は、例えば印刷法やインクジェット法により設けることができる。また、配線33上に設けられた高温硬化樹脂35は、表面張力により上に凸な曲面を有した形状となる。図8中の35Aは、上に凸の曲面を有した高温硬化樹脂35の頂点(以下、頂点35Aとする)を示している。なお、高温硬化樹脂35が硬化する温度T1は、原材料の添加成分により調節することができる。
次に、図9に示すように、所定の温度T2に加熱された樹脂36に対して、配線溝形成用凸部39とビア用穴形成用凸部38とを有した金型37を押し当てて、プレス加工を行う。この際、高温硬化樹脂35は上に凸の曲面形状に構成されているため、ビア用穴形成用凸部38の面38Aは、始め、高温硬化樹脂35の上に凸の曲面の頂点35Bと接するように当接され、金型37が基板31に向かう方向にさらに押し込まれることにより、図10に示すように、高温硬化樹脂35が押しつぶされて、ビア用穴形成用凸部38の面38Aの全面と高温硬化樹脂35とが接触する。
そのため、金型37と高温硬化樹脂35とが接触する以前に、ビア用穴形成用凸部38の面38Aと高温硬化樹脂35との間に存在した樹脂36は、図10に示した矢印の方向に移動される。これにより、ビア用穴形成用凸部38の面38Aと高温硬化樹脂35との間に樹脂42が残留しにくくなり、従来技術(図2参照)と比較して残留する樹脂42の量を少なく(厚さを薄く)することができる。なお、高温硬化樹脂35は、樹脂36よりも高い温度T1で硬化する熱硬化樹脂部材であるため、樹脂36が硬化する温度T2においては未硬化の状態にある。
次に、図11に示すように、樹脂36が硬化した後、金型37を取り外す。これにより、配線47を配設するための配線用溝43と、ビア用穴41とが形成される。また、ビア用穴41と配線33との間には、未硬化の高温硬化樹脂35と、未硬化の高温硬化樹脂35上に残留した樹脂42とが存在するため、配線33は露出されていない。
続いて、図12に示すように、未硬化の高温硬化樹脂35を過マンガン酸塩溶液により除去する。この除去処理により、未硬化の高温硬化樹脂35上に残留した樹脂42は、未硬化の高温硬化樹脂35と共に除去され、ビア用穴44から配線33は露出した状態となる。この際、高温硬化樹脂35は、未硬化の状態であるため、過マンガン酸塩溶液により短時間で溶解でき、容易に除去することができる。次に、図13に示すように、ビア用穴44と配線用溝43とに、導電金属を埋め込んで、ビア46と配線47とを一度に形成する。
上記説明した製造方法を用いて多層配線基板30を製造することにより、未硬化の高温硬化樹脂35を過マンガン酸塩溶液により溶解することで、短時間で未硬化の高温硬化樹脂35を溶解して、未硬化の高温硬化樹脂35と共に残留する樹脂42の除去を行うことができる。これにより、過マンガン酸塩溶液による処理時間を従来よりも短縮して、過マンガン酸塩溶液によりビア用穴41と配線用溝43とを構成する領域の樹脂36の溶解を抑制して、ビア用穴44及び配線用溝43のサイズが大きくなることを防止できる。また、ビア用穴44と配線用溝43とに、導電金属を埋め込んで所望のサイズのビア46と配線47とを形成することができる。
なお、本実施例では、配線33のビア接続部33Aのみに高温硬化樹脂35を配設した場合を例に挙げて説明を行ったが、配線33のビア接続部33A以外の配線33上にも高温硬化樹脂35を設けて多層配線基板30の製造を行っても良い。
(第2実施例)
図14乃至図20を参照して、第2実施例の多層配線基板の製造方法について説明する。図14乃至図20は、第2実施例の多層配線基板の製造工程を示した図である。
図14に示すように、基板31上に配線33を形成する。図14において、33Aはビア接続部(以下、ビア接続部33Aとする)を示している。続いて、図15に示すように、配線33上のビア接続部に感光性レジスト膜50を形成する。
この感光性レジスト膜50は、印刷法、インクジェット法などの公知の手段により形成することができる。感光性レジスト膜がポジ型の場合は、光に当てても良いが、ネガ型の場合は、光に当てずに除去工程まで進める。この際に、液状の感光性レジストを使用することで、表面張力によりレジスト膜の表面を凸な形状にすることができる。なお、図15中の50Aは、感光性レジスト膜50の端部(以下、端部50Aとする)を示しており、50Bは感光性レジスト膜50の頂点(以下、頂点50Bとする)を示している。
次に、図16に示すような配線溝形成用凸部39とビア用穴形成用凸部38とを設けた金型37を用いて、図17に示すように、所定の温度T2に加熱された樹脂36に対して金型37を押し当ててプレス加工を行う。この際、感光性レジスト膜50は上に凸の曲面形状に構成されているため、ビア用穴形成用凸部38の面38Aは、始め、感光性レジスト膜50の上に凸の曲面の頂点50Bと接するように当接され、金型37が基板31に向かう方向にさらに押し込まれることにより、感光性レジスト膜50が押しつぶされて、ビア用穴形成用凸部38の面38Aの全面と感光性レジスト膜50とが接触する。
そのため、金型37と感光性レジスト膜50とが接触する以前に、ビア用穴形成用凸部38の面38Aと感光性レジスト膜50との間に存在した樹脂36は、図17に示した矢印の方向に移動される。これにより、ビア用穴形成用凸部38の面38Aと感光性レジスト膜50との間に樹脂42は残りにくくなり、従来技術(図2参照)と比較して残留する樹脂42の量を少なく(厚さを薄く)することができる。
次に、図18に示すように、樹脂36が硬化した後、金型37を取り外す。これにより、配線47を配設するための配線用溝43と、ビア用穴41とが形成される。また、ビア用穴41と配線33との間には、感光性レジスト膜50と、感光性レジスト膜50上に残留した樹脂42とが存在するため、配線33は露出されていない。
続いて、感光性レジスト膜50を現像液に浸漬させることにより、図19に示すように、感光性レジスト膜50上に残留した樹脂42は、感光性レジスト膜50と共に除去され、ビア用穴44から配線33は露出した状態となる。なお、現像液は、感光性レジスト膜50のみを溶解するものであり、ビア用穴41と配線用溝43とを形成する樹脂36は溶解されないため、残留した樹脂42の除去後において、ビア用穴44及び配線用溝43のサイズが大きくなることを防止することができる。次に、図20に示すように、ビア用穴44と配線用溝43とに、導電金属を埋め込んで、ビア46と配線47とを一度に形成する。
上記説明した製造方法を用いて多層配線基板40を製造することにより、感光性レジスト膜50上に残留する樹脂42の量を少なくして、現像液により残留した樹脂42を感光性レジスト膜50と共に除去することで、残留した樹脂42の除去工程において、ビア用穴41と配線用溝43とを形成する樹脂36が溶解されることがなくなる。これにより、ビア用穴44及び配線用溝43のサイズが大きくなることを防止でき、精度良くビア用穴44及び配線用溝43を形成することができる。
また、上記ビア用穴44と配線用溝43とに、導電金属を埋め込むことで所望のサイズのビア52及び配線47を形成することができる。
(第3実施例)
図21を参照して、本発明の第3実施例の多層配線基板60について説明する。図21は、第3実施例の多層配線基板の断面図である。なお、図21において、図6に示した多層配線基板30と同一構成部分には同一符号を付す。
本実施例に係る多層配線基板60は、配線33とビア52との間に導電性樹脂55が介在していることを特徴とする。多層配線基板60は、大略すると基板31と、配線33,47と、ビア52と、樹脂36と、導電性樹脂55とにより構成されている。
基板31上には、配線33が形成され、配線33上のビア接続部33A(図22参照)には、導電性樹脂55が形成されている。導電性樹脂55は、表面張力により上に凸の曲面形状に構成されている。導電性樹脂55は、ビア52と配線33との間を電気的に接続するためのものである。導電性樹脂55には、例えば銀ペーストを用いることができる。配線33と導電性樹脂55とが設けられた基板31上には、樹脂36が形成されている。樹脂36には、配線47とビア52とが設けられている。
ビア52は、導電性樹脂55と配線47との間を電気的に接続可能な状態で設けられている。ビア52は、樹脂36に設けられたビア用穴41(図27参照)に導電金属を埋め込むことで形成されている。配線47は、ビア52上に設けられている。配線47は、樹脂36に設けられた配線用溝43(図27参照)に導電金属を埋め込むことで形成されている。
次に、図22乃至図28を参照して、本発明の第3実施例の多層配線基板60の製造方法について説明する。図22乃至図28は、第3実施例の多層配線基板の製造工程を示した図である。
図22に示すように、基板31上に配線33を形成する。続いて、図23に示すように、配線33上のビア接続部33Aに導電性樹脂55を配設する。この際、導電性樹脂55は、表面張力により上に凸な曲面を有した形状となる。導電性樹脂55には、例えば銀ペーストを用いることができる。
次に、図24乃至図25に示すように、所定の温度T2に加熱された樹脂36に対して、配線溝形成用凸部39とビア用穴形成用凸部38とを設けた金型37を押し当てて、プレス加工を行う。この際、導電性樹脂55は、上に凸の曲面形状に構成されているため、ビア用穴形成用凸部38の面38Aは、始め、導電性樹脂55の上に凸の曲面の頂点55Bと接するように当接され、金型37が基板31の方向にさらに押し込まれることにより、導電性樹脂55が押しつぶされて、ビア用穴形成用凸部38の面38Aの全面と導電性樹脂55とが接触する。
そのため、金型37と導電性樹脂55とが接触する以前に、ビア用穴形成用凸部38の面38Aと導電性樹脂55との間に存在した樹脂36は、図25に示した矢印の方向に移動される。これにより、ビア用穴形成用凸部38の面38Aと導電性樹脂55との間に樹脂42は残留しにくくなり、従来技術(図2参照)と比較して残留する樹脂42の量を少なく(厚さを薄く)することができる。
次に、図26に示すように、樹脂36が硬化した後、金型37を取り外す。これにより、配線47を配設するための配線用溝43と、ビア52を配設するためのビア用穴41とが形成される。続いて、図27に示すように、残留した樹脂42を過マンガン酸塩溶液により溶解して除去する。その後、図28に示すように、ビア用穴41と配線用溝43とに、導電金属を埋め込んで、ビア52と配線47とを一度に形成する。
上記説明した製造方法を用いて多層配線基板60を製造することにより、導電性樹脂55上に残留する樹脂42の量を少なくして、過マンガン酸塩溶液による残留した樹脂42の除去処理を短時間で行うことができる。これにより、ビア用穴41及び配線用溝43を形成する樹脂36が過マンガン酸塩溶液により溶解される時間が従来よりも短くなり、ビア用穴41及び配線用溝43のサイズが大きくなることを防ぐことができる。また、上記ビア用穴41と配線用溝43とに導電金属を埋め込むことにより、所望のサイズのビア52及び配線47を形成することができる。
なお、本実施例では、配線33のビア接続部のみに導電性樹脂55を配設した場合を例に挙げて説明を行ったが、ビア接続部以外の配線33上にも導電性樹脂55を設けて多層配線基板60を構成しても良い。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、ビア用穴の底面部に残留する樹脂部材を低減し、残留する樹脂部材の除去工程において、ビア用穴のサイズが大きくなることを防止することのできる多層配線基板の製造方法に適用できる。
従来技術の多層配線基板の製造工程を示した図(その1)である。 従来技術の多層配線基板の製造工程を示した図(その2)である。 従来技術の多層配線基板の製造工程を示した図(その3)である。 従来技術の多層配線基板の製造工程を示した図(その4)である。 従来技術の多層配線基板の製造工程を示した図(その5)である。 本発明の第1実施例による多層配線基板を示した断面図である。 第1実施例の多層配線基板の製造工程を示した図(その1)である。 第1実施例の多層配線基板の製造工程を示した図(その2)である。 第1実施例の多層配線基板の製造工程を示した図(その3)である。 第1実施例の多層配線基板の製造工程を示した図(その4)である。 第1実施例の多層配線基板の製造工程を示した図(その5)である。 第1実施例の多層配線基板の製造工程を示した図(その6)である。 第1実施例の多層配線基板の製造工程を示した図(その7)である。 第2実施例の多層配線基板の製造工程を示した図(その1)である。 第2実施例の多層配線基板の製造工程を示した図(その2)である。 第2実施例の多層配線基板の製造工程を示した図(その3)である。 第2実施例の多層配線基板の製造工程を示した図(その4)である。 第2実施例の多層配線基板の製造工程を示した図(その5)である。 第2実施例の多層配線基板の製造工程を示した図(その6)である。 第2実施例の多層配線基板の製造工程を示した図(その7)である。 第3実施例の多層配線基板の断面図である。 第3実施例の多層配線基板の製造工程(その1)を示した図である。 第3実施例の多層配線基板の製造工程(その2)を示した図である。 第3実施例の多層配線基板の製造工程(その3)を示した図である。 第3実施例の多層配線基板の製造工程(その4)を示した図である。 第3実施例の多層配線基板の製造工程(その5)を示した図である。 第3実施例の多層配線基板の製造工程(その6)を示した図である。 第3実施例の多層配線基板の製造工程(その7)を示した図である。
符号の説明
11、31 基板
12、33、47 配線
13、36、42 樹脂
15、37 金型
16 凸部
17 樹脂層
18、20、41、44 ビア用穴
19A、19B 側壁
21、46、52 ビア
30、40、60 多層配線基板
33A ビア接続部
35 高温硬化樹脂
35B、50B、55B 頂点
38 ビア用穴形成用凸部
38A 面
39 配線溝形成用凸部
43 配線用溝
50 感光性レジスト膜
50A 端部
55 導電性樹脂
A 外形の位置
T1、T2 温度

Claims (5)

  1. ビアにより層間接続される配線層のビア接続部の上面に残留樹脂除去部材を形成する残留樹脂除去部材形成工程と、
    前記配線層上に樹脂部材を形成する樹脂部材形成工程と、
    前記樹脂部材に対してプレス加工により、前記ビアを配設するためのビア用穴を形成するビア用穴形成工程と、
    前記残留樹脂除去部材を除去して、前記残留樹脂除去部材と共に該残留樹脂除去部材上に残留した前記樹脂部材を除去する除去工程とを有したことを特徴とする多層配線基板の製造方法。
  2. 前記残留樹脂除去部材には、感光性レジスト膜を用いることを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記残留樹脂除去部材には、前記樹脂部材よりも熱硬化温度の高い熱硬化樹脂部材を用いることを特徴とする請求項1に記載の多層配線基板の製造方法。
  4. 前記残留樹脂除去部材には、前記樹脂部材と溶解性の異なる樹脂を用いることを特徴とする請求項1に記載の多層配線基板の製造方法。
  5. ビアにより層間接続される配線層のビア接続部の上面に導電性樹脂を形成する工程と、
    前記配線層上に樹脂部材を形成する樹脂部材形成工程と、
    前記樹脂部材に対してプレス加工により、前記ビアを配設するためのビア用穴を形成するビア用穴形成工程と、
    前記導電性樹脂上に残留した前記樹脂部材を除去する除去工程とを有したことを特徴とする多層配線基板の製造方法。
JP2004008796A 2004-01-16 2004-01-16 多層配線基板の製造方法 Pending JP2005203586A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004008796A JP2005203586A (ja) 2004-01-16 2004-01-16 多層配線基板の製造方法
TW094100714A TW200538005A (en) 2004-01-16 2005-01-11 Method of producing multilayer interconnection board
US11/033,340 US7438945B2 (en) 2004-01-16 2005-01-11 Method of producing multilayer interconnection board
KR1020050002805A KR20050075700A (ko) 2004-01-16 2005-01-12 다층 배선 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008796A JP2005203586A (ja) 2004-01-16 2004-01-16 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005203586A true JP2005203586A (ja) 2005-07-28

Family

ID=34747193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008796A Pending JP2005203586A (ja) 2004-01-16 2004-01-16 多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US7438945B2 (ja)
JP (1) JP2005203586A (ja)
KR (1) KR20050075700A (ja)
TW (1) TW200538005A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317857A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd 半導体装置及びその製造方法
WO2011081153A1 (ja) * 2009-12-28 2011-07-07 株式会社フジクラ 金型及びその製造方法
WO2011096539A1 (ja) * 2010-02-05 2011-08-11 株式会社フジクラ 配線板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
CN106548973A (zh) * 2015-09-17 2017-03-29 中芯长电半导体(江阴)有限公司 扇出型晶圆级封装方法
CN105161433A (zh) * 2015-09-28 2015-12-16 中芯长电半导体(江阴)有限公司 扇出型晶圆级封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10117058A (ja) 1996-10-14 1998-05-06 Airex:Kk プリント基板の加工方法
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6869557B1 (en) * 2002-03-29 2005-03-22 Seagate Technology Llc Multi-level stamper for improved thermal imprint lithography

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317857A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd 半導体装置及びその製造方法
WO2011081153A1 (ja) * 2009-12-28 2011-07-07 株式会社フジクラ 金型及びその製造方法
US8894892B2 (en) 2009-12-28 2014-11-25 Fujikura Ltd. Mold and manufacturing method therefor
WO2011096539A1 (ja) * 2010-02-05 2011-08-11 株式会社フジクラ 配線板及びその製造方法

Also Published As

Publication number Publication date
US7438945B2 (en) 2008-10-21
TW200538005A (en) 2005-11-16
KR20050075700A (ko) 2005-07-21
US20050158455A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
US10433413B2 (en) Manufacturing method of circuit structure embedded with heat-dissipation block
JP2006128686A (ja) リジッドフレキシブル基板の製造方法
US20140167275A1 (en) Embedded package and method of manufacturing the same
TWI492690B (zh) 電路板製作方法
US7438945B2 (en) Method of producing multilayer interconnection board
TWI544850B (zh) 內埋散熱塊的線路結構的製作方法
JP2007214230A (ja) プリント配線板
US9883599B2 (en) Manufacturing method for multi-layer circuit board having cavity
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2006245213A (ja) 配線基板の製造方法
JP2007194476A (ja) 多層配線基板の製造方法
JP2006080571A (ja) 配線基板の製造方法
TWI605741B (zh) 線路板及其製作方法
CN109699122B (zh) 电路板及其制造方法
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
JP5375537B2 (ja) プリント配線基板及びその製造方法
TW201019807A (en) Method for stripping a rigid board in the flex area of a rigid-flex printed circuit board (PCB)
JP2005277387A (ja) 多層フレキシブル回路基板およびその製造方法
KR100328854B1 (ko) 양면노출구조의 연성인쇄회로기판 제조방법
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
EP1494516A2 (en) Wiring board and manufacturing method thereof
TWI479974B (zh) 印刷電路板之製作方法
KR100797695B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
JP2007088232A (ja) プリント配線板の製造方法
US9035196B2 (en) Circuit board and method of manufacturing the same