JP2007214230A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2007214230A
JP2007214230A JP2006030582A JP2006030582A JP2007214230A JP 2007214230 A JP2007214230 A JP 2007214230A JP 2006030582 A JP2006030582 A JP 2006030582A JP 2006030582 A JP2006030582 A JP 2006030582A JP 2007214230 A JP2007214230 A JP 2007214230A
Authority
JP
Japan
Prior art keywords
wiring board
solder resist
printed wiring
chip component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006030582A
Other languages
English (en)
Inventor
Koichi Takahashi
浩一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2006030582A priority Critical patent/JP2007214230A/ja
Publication of JP2007214230A publication Critical patent/JP2007214230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内層の実装ランドにソルダーレジストを形成した場合においても、チップ部品の埋め込み用樹脂にボイドが発生しない部品内蔵プリント配線板の提供。
【解決手段】チップ部品を内蔵するプリント配線板であって、当該チップ部品の実装ランドに形成されるソルダーレジストが、当該実装ランドの周囲を覆うように形成され、且つ、隣り合う実装ランド間に当該ソルダーレジスト非形成部が設けられているプリント配線板。
【選択図】図1

Description

本発明は内層にチップ部品を内蔵するプリント配線板に関し、特に、チップ部品の埋め込み性の向上を図ったプリント配線板に関する。
図3及び図4に示されるように、従来、チップ部品4の実装ランド2に形成されるソルダーレジスト3は、当該実装ランド2の剥離強度を向上させる、あるいは隣り合う実装ランド2間ではんだブリッジが発生しないようにする等の目的で、当該実装ランド2の周囲を覆う(図4中の符号7は、実装ランド2とソルダーレジスト3の重なり部である)ように形成していた(例えば、特許文献1参照)。
ところで、近年、プリント配線板の外層に電子部品を高密度に実装するために、受動部品の一部、例えばチップコンデンサ等のチップ部品をプリント配線板の内層に内蔵する形態が一般的になってきており、この場合も、隣り合う実装ランド2間のはんだブリッジを防止するために、実装ランド2に対してソルダーレジスト3を形成しなければならないが、図3と同じ構成では、チップ部品4とソルダーレジスト3の間のスペースSが狭いために、チップ部品4を埋め込む樹脂が、スペースSの部分で流れにくくなり、結果、樹脂中にボイドが発生し、プリント配線板としての品質が低下してしまうという不具合があった。
特開平5−335734号公報
本発明は、上記不具合を解決するためになされたもので、内層の実装ランドに、ソルダーレジストを形成した場合においても、チップ部品の埋め込み用樹脂にボイドが発生するのを防止できる部品内蔵プリント配線板を提供することを課題とする。
本発明は、チップ部品を内蔵するプリント配線板であって、当該チップ部品の実装ランドに形成されるソルダーレジストが、当該実装ランドの周囲を覆うように形成され、且つ、隣り合う実装ランド間に当該ソルダーレジスト非形成部が設けられていることを特徴とするプリント配線板により上記課題を解決したものである。
本発明プリント配線板は、隣り合う実装ランド間にソルダーレジスト非形成部を設けているため、チップ部品と当該チップ部品の下部に位置するソルダーレジストの間のスペースを大きくすることができる結果、チップ部品を埋め込む際の樹脂の流動性が向上し、当該スペース部にボイドが発生するのを防止することができる。
本発明の実施の形態を、図1に示した概略断面工程図を用いて説明する。尚、当該工程図としては、便宜上、チップ部品の実装部のみを示したものを用い、また、チップ部品を埋め込んだ後の外層の配線パターン等も省略した。
まず、図1(a)に示したように、周知の回路形成手段(サブトラクティブ法やアディティブ法等)によって、絶縁基板1の表面に実装ランド2を形成し、次いで、当該実装ランド2の周囲を覆う(図中の符号7は、実装ランド2とソルダーレジスト3の重なり部である)とともに、隣り合う実装ランド2間のソルダーレジスト非形成部3aを除いてソルダーレジスト3を形成する(図1(b)及び図1(b)の平面図である図2を参照)。
ここで、当該ソルダーレジスト3としては、プリント配線板の全面に形成しても構わないが、チップ部品を埋め込む際の樹脂(層間絶縁層6として使用されるプリプレグ等)との密着性、及びプリント配線板の反り抑制(全面に形成するとソルダーレジストの硬化収縮によって、反りが大きくなってしまう)等を考慮して、実装ランド2の周囲と配線パターン8形成部にのみ形成するが好ましい(図6参照)。
次に、ソルダーレジスト3と後に積層される層間絶縁層6との密着性を上げるために、当該ソルダーレジスト3の表面を、例えば、バフ研磨やウェットブラスト処理等によって粗化し、次いで、ソルダーレジスト3から露出している実装ランド2の表面に、図示しないニッケル−金めっき膜を形成する(ここで、ソルダーレジスト3は、配線パターン形成部にのみ形成されているため、全面にソルダーレジスト3を形成した場合と比較して、配線パターンの側面に形成されるソルダーレジスト3にも粗化面が形成されるので、プリント配線板の表面に形成される粗化面積が大きくなり、結果、層間絶縁層6との接着強度が増し、耐熱性を向上することができる)。
次に、金めっき処理が施された実装ランド2にはんだペーストを印刷し、次いで、チップ部品4を配置した後、リフローはんだ処理を行うことによって、チップ部品4がはんだ5を介して実装された図1(c)の状態のプリント配線板を得る。
次に、図1(d)に示したように、チップ部品4の実装部に対応した刳り貫き部6aを有するプリプレグ等の層間絶縁層6を用意し、次いで、積層プレス加工を行うことによって、内層にチップ部品4が内蔵された図1(e)のプリント配線板Pを得る。
本発明の注目すべき点は、隣り合う実装ランド2間に、ソルダーレジスト非形成部3aを設けた点にある。
これにより、チップ部品4とその下に位置するソルダーレジスト3の間のスペースSが従来のものと比較して大きくなり、その結果、当該スペースS部における層間絶縁層6の樹脂流動性が向上するため、チップ部品4を埋め込んだ際にボイドが発生するのを防止することができる。
本発明を説明するに当たって、実装ランドにニッケル−金めっきを形成する例を用いて説明したが、当該ニッケル−金めっきの代わりにプリフラックスを形成することももちろん可能である。
また、チップ部品4を実装した後、フラックス(はんだペースト中のフラックスあるいはプリフラックス)を除去する必要があるが、本発明の構成であれば、当該チップ部品4の下部における洗浄液の流動性も向上できるため、チップ部品4下のフラックスを容易に除去することができる。
更に、隣接する実装ランドの間隙が狭ピッチ(例えば、20μm以下)の場合、図1及び図2に示したような連続したソルダーレジスト非形成部3aを形成するのは難しく、このような場合には、図5(a)、(b)に示したような楕円状や円状のソルダーレジスト非形成部3aを1個又は複数個形成することもでき、この他必要に応じて、図5(c)に示した円形の実装ランド2のように、角型の実装ランド以外の形状においても本発明を適用することができる。
本発明のプリント配線板の製造方法を示すための概略断面工程説明図。 図1(b)に示した基板の平面説明図。 従来のプリント配線板を示す概略断面説明図。 図3に示したプリント配線板におけるチップ部品を実装する前の状態の実装ランドの概略平面説明図。 実装ランド部のソルダーレジスト形状例を示す概略平面説明図。 配線パターン形成部にのみソルダーレジストを形成した例を示す概略平面説明図。
符号の説明
1:絶縁基板
2:実装ランド
3:ソルダーレジスト
3a:ソルダーレジスト非形成部
4:チップ部品
5:はんだ
6:層間絶縁層
6a:刳り貫き部
7:重なり部
8:配線パターン
P:プリント配線板
S:スペース

Claims (2)

  1. チップ部品を内蔵するプリント配線板であって、当該チップ部品の実装ランドに形成されるソルダーレジストが、当該実装ランドの周囲を覆うように形成され、且つ、隣り合う実装ランド間に当該ソルダーレジスト非形成部が設けられていることを特徴とするプリント配線板。
  2. 当該ソルダーレジストは、当該実装ランドの周囲とその他の配線パターン形成部にのみ形成されていることを特徴とする請求項1に記載のプリント配線板。
JP2006030582A 2006-02-08 2006-02-08 プリント配線板 Pending JP2007214230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030582A JP2007214230A (ja) 2006-02-08 2006-02-08 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030582A JP2007214230A (ja) 2006-02-08 2006-02-08 プリント配線板

Publications (1)

Publication Number Publication Date
JP2007214230A true JP2007214230A (ja) 2007-08-23

Family

ID=38492414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030582A Pending JP2007214230A (ja) 2006-02-08 2006-02-08 プリント配線板

Country Status (1)

Country Link
JP (1) JP2007214230A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP2009110992A (ja) * 2007-10-26 2009-05-21 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP2009123916A (ja) * 2007-11-15 2009-06-04 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
WO2011007519A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 モジュール部品とその製造方法
WO2011030542A2 (ja) * 2009-09-11 2011-03-17 株式会社村田製作所 電子部品モジュールおよびその製造方法
JP2011165695A (ja) * 2010-02-04 2011-08-25 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2012109507A (ja) * 2010-11-16 2012-06-07 Stats Chippac Ltd 半導体素子およびフリップチップ相互接続構造を形成する方法
JP2012124397A (ja) * 2010-12-10 2012-06-28 Cmk Corp 部品内蔵型多層プリント配線板
US8499998B2 (en) 2008-10-15 2013-08-06 Panasonic Corporation Component built-in circuit substrate and method of producing the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
US8418358B2 (en) 2007-10-25 2013-04-16 Panasonic Corporation Wiring board with built-in component and method for manufacturing wiring board with built-in component
JP2009110992A (ja) * 2007-10-26 2009-05-21 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP2009123916A (ja) * 2007-11-15 2009-06-04 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
US8499998B2 (en) 2008-10-15 2013-08-06 Panasonic Corporation Component built-in circuit substrate and method of producing the same
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JPWO2011007519A1 (ja) * 2009-07-16 2012-12-20 パナソニック株式会社 モジュール部品とその製造方法
WO2011007519A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 モジュール部品とその製造方法
WO2011030542A3 (ja) * 2009-09-11 2011-05-26 株式会社村田製作所 電子部品モジュールおよびその製造方法
JPWO2011030542A1 (ja) * 2009-09-11 2013-02-04 株式会社村田製作所 電子部品モジュールおよびその製造方法
WO2011030542A2 (ja) * 2009-09-11 2011-03-17 株式会社村田製作所 電子部品モジュールおよびその製造方法
JP2011165695A (ja) * 2010-02-04 2011-08-25 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2012109507A (ja) * 2010-11-16 2012-06-07 Stats Chippac Ltd 半導体素子およびフリップチップ相互接続構造を形成する方法
JP2012124397A (ja) * 2010-12-10 2012-06-28 Cmk Corp 部品内蔵型多層プリント配線板

Similar Documents

Publication Publication Date Title
JP2007214230A (ja) プリント配線板
TWI482542B (zh) 多層配線基板
KR101281410B1 (ko) 다층 배선기판
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
US20140353025A1 (en) Printed circuit board
JP2016058673A (ja) プリント配線板およびその製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
JP2012160559A (ja) 配線基板の製造方法
KR20120097327A (ko) 다층 배선기판
JP2005072184A (ja) メタルコアと多層基板の複合基板
KR101171100B1 (ko) 회로기판 제조방법
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JP2007019150A (ja) プリント配線板およびプリント回路板
JP5360404B2 (ja) 部品内蔵基板の製造方法
JP2016039251A (ja) Pop構造体およびその製造方法
JP2012160558A (ja) 配線基板の製造方法
JP2011044518A (ja) 樹脂多層基板
JP5269757B2 (ja) 多層配線基板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법