JP2010267948A - コアレス・パッケージ基板およびその製造方法 - Google Patents

コアレス・パッケージ基板およびその製造方法 Download PDF

Info

Publication number
JP2010267948A
JP2010267948A JP2009262811A JP2009262811A JP2010267948A JP 2010267948 A JP2010267948 A JP 2010267948A JP 2009262811 A JP2009262811 A JP 2009262811A JP 2009262811 A JP2009262811 A JP 2009262811A JP 2010267948 A JP2010267948 A JP 2010267948A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
conductive
conductive pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009262811A
Other languages
English (en)
Inventor
Jen-Hung Chiang
ヒュン チャン イェン
Chao-Meng Cheng
メン チェン チャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2010267948A publication Critical patent/JP2010267948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】コアレス・パッケージ基板およびその製造方法を提供する。
【解決手段】構築構造は第1外側部および反対側の第2外側部を有すると共に、該構築構造は、ひとつ以上の第2誘電層２６１および第2配線層２６２、および、複数の導電性ビア２６３を含む。上記第2誘電層２６１は、夫々、上記第1および第2外側部の方を向く第1および第2表面を有する。上記第2配線層２６２は上記第2表面上に配設される。上記導電性ビア２６３は、上記第2誘電層２６１内に配設される。上記第2外側部における上記最外側の第2配線層２６２は、複数の第2導電性パッドを有する。上記第1配線層２５は上記第1外側部における上記最外側の第2誘電層２６１の上記第1表面内に埋設され且つ該表面から露出され、且つ、該第1配線層２５は複数の第1導電性パッドを有する。上記導電性ビア２６３は、上記第1配線層２５および上記第2配線層２６２を電気接続する。
【選択図】図２−３

Description

本発明は、キャリヤ、コアレス・パッケージ基板、および、その製造方法に関し、より詳細には、コアレス・パッケージ基板を製造するために使用されるキャリヤ、および、その製造方法、ならびに、上記キャリヤを用いて製造されたコアレス・パッケージ基板、および、その製造方法に関する。
エレクトロニクス産業は急速に発展し続けていることから、半導体パッケージの技術も高集積化および小型化の方向に動いている。電子的デバイスにおける多機能性および高効率の如き要望を満足するために、多くの配線接続を自身上に有する能動的および受動的な構成要素に対するパッケージ基板は、単層基盤から多層基盤へと進歩してきた。従って、限られたパッケージ基板における配線レイアウトのためのスペースは、高密度集積回路の用途の需要を満足すべく拡大され得る。
半導体デバイスを製造する従来の処理に関し、チップ・ローダ(chip loader)の一般的な製造者は先ず、パッケージ基板もしくはリードフレームの如き半導体デバイスのために適切なチップ・ローダを作製する。次にチップ・ローダは半導体デバイスを完成するために、半導体チップ取付け、ワイヤボンディング、型成形、半田ボールの植設などにより処理される。詳細には、チップはその後面を介してパッケージ基板の頂面に対して接着されてから、該基板に対してワイヤボンディングにより電気接続される。代替的にチップは、その作用表面を介してフリップチップ技術によりパッケージ基板の頂面に対して電気接続されてから、半導体チップとパッケージ基板との間における下方充填が実施されることにより、各電気接続部が保護されると共に、それらの間の機械的接続が強化される。最後に、上記基板の背面上に半田ボールを配設することにより、他の電子的デバイスに対する電気接続が達成される。
上述のチップ・ローダは、コア層を有し得るか、または、コアレス・パッケージ基板とされ得る。図１Ａ乃至図１Ｇを参照すると、フローチャートは従来のコアレス・パッケージ基板の製造を示している。先ず、図１Ａおよび図１Ｂに示されたように、キャリヤ10が配備されると共に、該キャリヤ10上には第1誘電層11が積層される。次に、第1誘電層11上に第1配線層15が形成されると共に、該配線層は複数の導電性ランド部15aを有する。図１Ｃおよび図１Ｄに示されるように、第1誘電層11および第1配線層15上には構築構造16が形成されると共に、該構築構造は、第2誘電層161と、該第2誘電層161上に配設された第2配線層162と、第2誘電層161内に配設された複数の導電性ビア163とを含む。上記構築構造は、必要であれば多数の層を有し得る。
引き続き、図１Ｅに示されるように、第1誘電層11の下側のキャリヤ10は除去される。キャリヤ10の除去により露呈されている誘電層11の露出表面上、および、構築構造16の最外側の誘電層161および第2配線層162上には、半田マスク17および17'が夫々形成される。半田マスク17'には開口174'が形成される。誘電層11には導電性ランド部15aに接続される導電性ビア18aが形成されると共に、開口174'には、導電性ビア18aを介して導電性ランド部15aに接続された導電性パッド18bが形成される。次に、半田マスク17には開口174が形成され、第1導電性パッド162aが露出される。最後に図１Ｇに示されるように、第2導電性パッド18b上および第1導電性パッド162a上には表面仕上げ層19が形成されることで、コアレス・パッケージ基板が得られる。図１Ａ乃至図１Ｇに示されるように、従来の方法は生産性を高めるためには好適でない、と言うのも、上記コアレス・パッケージ基板はキャリヤ10の一側面上にのみ製造され得るからである。更に、一般的には、第1誘電層11の下側のキャリヤ10は、上記コアレス・パッケージ基板から除去することが困難である。
更に、パッケージ基板の傾向は微細ピッチに向けられていることから、各パッドを露出する半田マスクの開口の寸法も減少するように、パッドのサイズは減少される。チップ結合側における半田マスク17'の開口174'の寸法が50μm以下まで減少されたとき、露光および現像としての現在のフォトリソグラフィは良好な性能を呈し得ない。更に、第2導電性パッド18b上にステンシル印刷により半田隆起部が形成されるとき、開口174'の減少寸法は一般的に、半田隆起部の下側に形成された空隙に帰着する。同時に、表面仕上げ層19と半田との間の結合強度は、減少した結合面積の故に脆弱化する。これに加え、上述のコアレス・パッケージ基板はコア層による支持が無ければ十分な剛性を示し得ず、故に容易に反りを招き、不十分な信頼性に帰着する。
従って、反りの可能性を減少し、材料消費量を低減し、コストを削減し、かつ、信頼性も高めるコアレス・パッケージ基板およびその製造方法を提供することが望ましい。
上述内容に鑑みて本発明は、コアレス・パッケージ基板を製造するために使用されるキャリヤを提供する。このキャリヤは：コア層と；該コア層上に配設された第1誘電層と；該第1誘電層上に配設された剥離膜であって、上記第1誘電層が該剥離膜により覆われないフレーム形状領域を有するように該剥離膜の面積は上記第1誘電層の面積よりも小さいという剥離膜と；上記剥離膜上および上記第1誘電層上に配設されると共に、重なり合いにより上記フレーム形状領域に対して接続された金属層と；を含む。
上述のコアレス・パッケージ基板を製造するために使用される上記キャリヤに関し、本発明は該キャリヤを製造する方法を提供する。この方法は：コア層を配備する段階と；該コア層の表面上に第1誘電層、剥離膜および金属層を順次に形成する段階であって、上記誘電層が上記剥離膜により覆われないフレーム形状領域を有するように該剥離膜の面積は上記第1誘電層の面積よりも小さいという段階と；を含む。
上述のキャリヤおよびその製造方法において、上記コア層は銅外装積層体(CCL)とされ得る。
これに加え、上述のキャリヤを適用する場合、本発明はコアレス・パッケージ基板を製造する方法も提供する。この方法は：コア層と、該コア層上に配設された第1誘電層と、上記第1誘電層上に配設された剥離膜と、該剥離膜上および上記第1誘電層上に配設された金属層とを備えるキャリヤを配備する段階であって、上記第1誘電層は上記剥離膜により覆われないフレーム形状領域を有し且つ上記金属層は重なり合いにより上記フレーム形状領域に対して接続されるように、上記剥離膜の面積は上記第1誘電層の面積よりも小さいという段階と；上記キャリヤの上記金属層上に第1配線層を形成する段階であって、上記第1配線層は複数の第1導電性パッドを有するという段階と；上記第1配線層上および上記金属層上に構築構造を形成する段階であって、該構築構造は、少なくともひとつの第2誘電層と、該第2誘電層上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記導電性ビアは上記第1配線層および上記第2配線層を電気接続し、且つ、上記最外側の第2配線層は複数の第2導電性パッドを有するという段階と；上記剥離膜の境界に沿い上記構築構造、上記金属層、上記剥離膜および上記第1誘電層を切断し、且つ、上記第1導電性パッドが上記第2誘電層内に埋設され且つ該第2誘電層から露出されるように上記構築構造から上記キャリヤを除去する段階と；を含む。
上述の方法は、上記第1および第2導電性パッド上に表面仕上げ層を形成する段階を更に含み得る。上記表面仕上げ層は、スズ、銀、ニッケル、金、クロム／チタン、ニッケル／金、ニッケル／パラジウム、ニッケル／パラジウム／金、有機系半田付け性保護被膜(OSP)、無電解ニッケル／浸漬金(ENIG)、無電解ニッケル／無電解パラジウム／浸漬金(ENEPIG)、および、無電解パラジウム／浸漬金(EPIG)から選択された材料で作成され得る。
上述のキャリヤを適用する別の場合、本発明はコアレス・パッケージ基板を製造する方法を提供する。この方法は：コア層と、該コア層上に配設された第1誘電層と、上記第1誘電層上に配設された剥離膜と、該剥離膜上および上記第1誘電層上に配設された金属層とを備えるキャリヤを配備する段階であって、上記第1誘電層は上記剥離膜により覆われないフレーム形状領域を有し且つ上記金属層は重なり合いにより上記フレーム形状領域に対して接続されるように、上記剥離膜の面積は上記第1誘電層の面積よりも小さいという段階と；上記キャリヤの上記金属層上に第1配線層を形成する段階であって、上記第1配線層は複数の第1導電性パッドを有するという段階と；上記第1配線層上および上記金属層上に構築構造を形成する段階であって、該構築構造は、少なくともひとつの第2誘電層と、該第2誘電層上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記導電性ビアは上記第1配線層および上記第2配線層を電気接続し、且つ、上記最外側の第2配線層は複数の第2導電性パッドを有するという段階と；絶縁保護層を形成する段階であって、該絶縁保護層は上記最外側の第2配線層の上記第2導電性パッドを露出させる複数の開口を有するという段階と；上記剥離膜の境界に沿い上記絶縁保護層、上記構築構造、上記金属層、上記剥離膜および上記第1誘電層を切断し、且つ、上記第1導電性パッドが上記第2誘電層内に埋設され且つ該第2誘電層から露出されるように上記構築構造から上記キャリヤを除去する段階と；を含む。
上述の方法は、上記開口から露出された上記第2導電性パッド上、および、上記第1導電性パッド上に表面仕上げ層を形成する段階を更に含み得る。上記表面仕上げ層は、本明細書において先に言及された各材料の内のひとつの材料から作成され得る。
上記内側切断段階の前に、上述の方法は、上記開口から露出された上記第2導電性パッド上に複数のメッキされた金属隆起部を形成する段階と、次に、上記メッキされた金属隆起部上および上記第1導電性パッド上に表面仕上げ層を形成する段階と、を更に含み得る。上記表面仕上げ層は、本明細書において先に言及された各材料の内のひとつの材料から作成され得る。
上述のキャリヤを適用する更に別の場合、本発明はコアレス・パッケージ基板を提供する。このコアレス・パッケージ基板は：第1外側部と反対側の第2外側部とを有する構築構造であって、該構築構造は、上記第1外側部の方を向く第1表面と上記第2外側部の方を向く第2表面とを有する少なくともひとつの第2誘電層と、該第2誘電層の上記第2表面上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記第2外側部における上記最外側の第2配線層は複数の第2導電性パッドを有するという構築構造と；上記構築構造の上記第1外側部における上記最外側の第2誘電層の上記第1表面内に埋設され且つ該表面から露出された第1配線層であって、複数の第1導電性パッドを有するという第1配線層と；を含み、上記構築構造の上記導電性ビアは上記第1配線層および上記第2配線層を電気接続する。
上述のコアレス・パッケージ基板は、上記第1導電性パッド上に配設され且つ上記第2導電性パッド上に配設されて該第2導電性パッドを覆う表面仕上げ層を更に含み得る。
上述のコアレス・パッケージ基板は：上記第2外側部における上記最外側の第2配線層上および上記第2誘電層の上記第2表面上に配置された絶縁保護層であって、上記第2導電性パッドを露出させる複数の開口を有するという絶縁保護層と；上記開口から露出された上記第2導電性パッド上、および、上記第1導電性パッド上に配設された表面仕上げ層と；を更に含み得る。代替的に上記コアレス・パッケージ基板は：上記開口から露出された上記第2導電性パッド上に配設された複数のメッキされた金属隆起部と；上記第1導電性パッド上に配設されると共に、上記メッキされた金属隆起部上に配設されて該隆起部を覆う表面仕上げ層と；を更に含み得る。
これに加え、上記第1導電性パッドが埋設され且つ露出される上記第2誘電層は、10〜30ppm／℃の範囲の熱膨張率(CTE)および8Gpaを超えるヤング率を有し得る。従って、コアレス・パッケージ基板の剛性が高まると、パッケージ基板の反りが出てくる可能性が低くなる。もし上記第1導電性パッドが隆起パッドならば、上記第2導電性パッドはボール・パッドである。他方、もし上記第1導電性パッドがボール・パッドならば、上記第2導電性パッドは隆起パッドである。
従って、本発明においては上述のキャリヤが設計される。該キャリヤにおいて上記剥離膜は、該キャリヤが上記コアレス・パッケージ基板の製造に適用されたときに単純な切断の段階により該キャリヤが上記コアレス・パッケージ基板から容易に除去され得るように配設される。従って、製造の所要時間および処理の複雑さは低減され得る。同様に、上記キャリヤにおける上記第1誘電層と上記金属層との間に上記剥離膜が配設されるという上記構造は、上記構築構造の製造の間に上記金属層が剥離することを阻止し得る。
更に、上記配線層のレイアウトに基づき、半田マスクは形成されなくても良く、代わりに、本発明の上記キャリヤを用いたコアレス・パッケージ基板の製造の間における保護のために上記隆起パッドおよびボール・パッドの露出表面上にのみ上記表面仕上げ層は形成される。従って、上記パッケージ基板においては、２つの材料間のCTEの差に依る反りが緩和され得る。一方、上記半田マスクの開口の不十分な進展、引き続く半田付けにおける空隙の発生、半田とパッドとの間の不十分な付着などが回避され得る。これに加え、上記パッケージ基板は依然として、微細な配線、小寸のピッチ、利用可能である大きな配線レイアウト面積、良好な電気性能などを維持し得る。
但し、従来技術および本発明の双方において、エッチング処理を排除することは困難である。従来技術においては、エッチング段階の酸性溶液による、コア基板と誘電層との間の界面に沿う内側配線の腐食を阻止することが特に困難である。他方、本発明において、エッチング段階の酸性溶液は上記キャリヤに対して影響するのみであって、該キャリヤが上記構築構造の上記誘電層と組み合わされた後では、上記コアレス・パッケージ基板に浸透して上記第1配線層を腐食させることはあり得ない。更に、コア層を有する従来のパッケージ基板と比較して、本発明は、コア層の両側の配線層を接続するメッキされた貫通孔の形成の排除の故に、上記コアレス・パッケージ基板における配線レイアウトに対するスペースの無駄を減少し得ると共に、信号変換の経路も短縮され得る。従って、抵抗、クロストーク、信号ノイズおよび信号減衰の低減が達成され得る。
結論として本発明は、パッケージ基板の信頼性および収率を促進すべく上述の利点を達成し得るキャリヤ、コアレス・パッケージ基板、および、その製造方法を提供する。
本発明の他の目的、利点および新規な特徴は、添付図面と併せた以下の詳細な説明から更に明らかとなろう。
図１Ａ乃至図１Ｇは、コア層を備える従来のパッケージ基板を製造する方法の断面図によるフローチャートである。 図１Ａ乃至図１Ｇは、コア層を備える従来のパッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ａは、本発明の実施例１におけるキャリヤの断面図である。図２Ａ乃至図２Ｈは、本発明の実施例２におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ａ’は、図２Ａのキャリヤにおける第1誘電層21および剥離膜22の平面図である。図２Ａ乃至図２Ｈは、本発明の実施例２におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ａ乃至図２Ｈは、本発明の実施例２におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ａ乃至図２Ｈは、本発明の実施例２におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ａ乃至図２Ｈは、本発明の実施例２におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ｅ’乃至図２Ｈ’は、本発明の実施例３におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図２Ｅ’乃至図２Ｈ’は、本発明の実施例３におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ａ乃至図３Ｈは、本発明の実施例４におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ａ乃至図３Ｈは、本発明の実施例４におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ａ乃至図３Ｈは、本発明の実施例４におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ａ乃至図３Ｈは、本発明の実施例４におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ｅ’乃至図３Ｈ’は、本発明の実施例５におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ｅ’乃至図３Ｈ’は、本発明の実施例５におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ｅ”乃至図３Ｈ”は、本発明の実施例６におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。 図３Ｅ”乃至図３Ｈ”は、本発明の実施例６におけるコアレス・パッケージ基板を製造する方法の断面図によるフローチャートである。
特定実施例は本発明の実施方法を示すことから、当業者であれば、そこに開示された内容を通して本発明の他の利点および効果を容易に理解し得よう。本発明はまた、他の変更実施例によっても実施または適用され得る。本明細書における一切の詳細に対する他の多くの可能的な改変および変更は、本発明の精神から逸脱せずに為され得る。
図２Ａおよび図２Ａ’に関し、図２Ａは本発明においてコアレス・パッケージ基板を製造するために使用されるキャリヤの断面図であり、且つ、図２Ａ’は図２Ａのキャリヤにおける第1誘電層21および剥離膜22の平面図である。
図２Ａに示されるように、コア層20が配備される。たとえばコア層20は銅外装積層体とされ得るが、これに限られない。次にコア層20の表面上には、第1誘電層21、剥離膜22および金属層23が順次に形成される。図２Ａ’に示されるように、剥離膜22は第1誘電層21よりも小さな面積を有することが理解され得る。これに加えて第1誘電層21は、剥離膜22により覆われないフレーム形状領域21aを有する。従って、重なり合いにより金属層23と接続された第1誘電層21の部分が、フレーム形状領域21aである。
従って、全面式コアレス・パッケージ基板を製造するために使用されるキャリヤ2は：コア層20と；該コア層20上に配設された第1誘電層21と；該第1誘電層21上に配設された剥離膜22であって、該剥離膜22により覆われないフレーム形状領域21aを第1誘電層21が有するように該剥離膜22の面積は第1誘電層21の面積よりも小さいという剥離膜22と；剥離膜22上および第1誘電層21上に配設されると共に、重なり合いによりフレーム形状領域21aと接続された金属層23とを備えて成る。
結論として、本発明の上記キャリヤ内に配設される上記剥離膜は、該キャリヤがコアレス・パッケージ基板の製造において適用されたときに該キャリヤの除去に対して好適である。従って、製造プロセスの利便性が高められ得る。製造プロセスが本発明の上記キャリヤの両側上で実施されるとしても、従来のキャリヤの場合に遭遇する除去の困難性の問題は生じない。
図２Ａ乃至図２Ｇを参照すると、本発明のコアレス・パッケージ基板を製造する方法の断面図によるフローチャートが示される。本実施例においては、上記コアレス・パッケージ基板に埋設されて該基板から露出される隆起パッドが形成される。
先ず図２Ａに示されるように、キャリヤ2が配備される。このキャリヤ2は、コアレス・パッケージ基板を製造するために使用された実施例１のキャリヤである。
引き続き、図２Ｂに示されるように、キャリヤ2のコア層20上および金属層23上にはレジスト層24が積層される。該レジスト層24は主として、金属層23上に、且つ、該金属層23の境界を越えて積層される。レジスト層24は露光および現像によりパターン形成されることで、金属層23の一部を露呈する開放領域244を形成する。次に開放領域244には、たとえば電気メッキにより第1配線層25が形成される。図２Ｃに示されるように、レジスト層24は除去される。此処で、第1配線層25は複数の第1導電性パッド25aを有する。本実施例において第1導電性パッド25aは、半導体チップの電気接続のための隆起パッドの役割を果たす。
図２Ｄに示されるように、第1配線層25上および金属層23上には構築構造26が形成される。該構築構造26は、少なくともひとつの第2誘電層261と、該第2誘電層261上に配設された少なくともひとつの第2配線層262と、上記第2誘電層261内に配設された複数の導電性ビア263とを含む。構築構造26において導電性ビア263は、第1配線層25および第2配線層262を電気接続するか、あるいは、図２Ｅに示されるように更なる配線レイアウトが必要とされるならば構築構造26は増大数の層を有し得ることから第2配線層262同士を電気接続する。図２Ｅにおいては、図２Ｄの段階が反復されて第2および第3の層が形成される。構築構造26において、最外側の第2配線層262は複数の第2導電性パッド262aを有する。本実施例において第2導電性パッド262aは、プリント回路基盤の電気接続のためのボール・パッドの役割を果たす。これに加え、第1導電性パッド25aが埋設され且つ露出される第2誘電層261は、10〜30ppm／℃の範囲の熱膨張率(CTE)および8Gpaを超えるヤング率を有する。たとえば、ガラス繊維を含有する“味の素社の構築膜(Ajinomoto Build-up Film)”が第2誘電層261の材料であり得る。斯かる種類の材料は、全面式コアレス・パッケージ基板の剛性を高めることにより、該コアレス・パッケージ基板が上記キャリヤから除去された後で、または、断片へと切断された後でさえも反りを回避すべく、該基板に対して有用である。
次に、(剥離膜22の境界に対応し、または、その内側に対応する)図２Ｅに示された全面の外側の近傍における破線に沿い、構築構造26、金属層23、剥離膜22、および、第1誘電層21が全て切断されることで、図２Ｆに示された構造が形成される。引き続き、図２Ｇに示されるように、構築構造26からキャリヤ2が除去される。換言すると、コア層20、第1誘電層21および剥離膜22が、構築構造26から順番に除去される。次に金属層23が研磨もしくはエッチングにより除去され、全面式コアレス・パッケージ基板が与えられる。該コアレス・パッケージ基板において、各第1導電性パッド25aは第2誘電層261内に埋設され且つ該層から露出される。最後に、図２Ｈに示されるように、第1導電性パッド25a上および第2導電性パッド262a上に表面仕上げ層29が形成される。表面仕上げ層29の材料は、スズ、銀、ニッケル、金、クロム／チタン、ニッケル／金、ニッケル／パラジウム、ニッケル／パラジウム／金、OSP、ENIG、ENEPIG、および、EPIGから選択された材料とされ得る。
更に、上記全面式キャリヤ上には多くのコアレス・パッケージ基板ユニットが配設されることから、切断処理の後では、これらの多くのコアレス・パッケージ基板ユニットが獲得され得る。
従って、本発明の上記コアレス・パッケージ基板が達成されると共に、該基板は：
第1外側部26aおよび反対側の第2外側部26bを有する構築構造26であって、該構造は、第1外側部26aの方を向く第1表面261aと第2外側部26bの方を向く第2表面261bとを有する少なくともひとつの第2誘電層261と、該第2誘電層261の第2表面261b上に配設された少なくともひとつの第2配線層262と、第2誘電層261内に配設された複数の導電性ビア263とを含み、第2外側部26bにおける最外側の第2配線層262は複数の第2導電性パッド262aを有するという構築構造26と；
構築構造26の第1外側部26aにおける最外側の第2誘電層261の第1表面261a内に埋設されて該表面から露出されると共に複数の第1導電性パッド25aを有する第1配線層25であって、構築構造26の導電性ビア263は、第1配線層25および第2配線層262を電気接続するか、あるいは、構築構造26は増大数の層を有し得ることから第2配線層262同士を電気接続する、という第1配線層25と；
第1導電性パッド25a上に配設されると共に、第2導電性パッド262a上に配設されて該第2導電性パッドを覆う表面仕上げ層29と；を含む。
もしパッケージ基板の表面がレイアウトにおいてパッドのみを必要とするが配線は必要としないとしても、本発明の上記コアレス・パッケージ基板は適切に適用され得る。従って上記表面仕上げ層はパッド上にのみ形成されることで、周囲環境による破損から該パッドは保護され得る。保護のために半田マスクの如き他の保護層が付加的に形成される必要はないことから、異なる材料間のCTE差による反りの可能性が減少され得ると共に、チップを取付ける側における半田マスクの開口の不十分な進展、および、半田隆起部の不完全な接合の如き欠点が克服され得る。
本実施例の手法は、以下の各段階を除き、実施例２の手法と類似している。
図２Ｅ’に示されるように、構築構造26の最外側の第2誘電層261は、複数の第2導電性パッド262aだけでなく、配線262bも有する。構築構造26上には絶縁保護層27が形成され、該層はたとえば、グリーンラッカー、または、現在の技術において一般的に使用される他の任意の誘電物質から成る半田マスクとされ得る。絶縁保護層27の材料に従い、露光および現像、または、レーザアブレーションの如き方法が実施されることで、絶縁保護層27には複数の開口274が形成され得る。従って開口274は、最外側の第2配線層262の第2導電性パッド262aを露呈する。
次に、(剥離膜22の境界に対応し、または、その内側に対応する)図２Ｅ’に示された全面の外側の近傍における破線に沿い、絶縁保護層27、構築構造26、金属層23、剥離膜22、および、第1誘電層21が全て切断されることで、図２Ｆに示された構造が形成される。引き続き、図２Ｇに示されるように、構築構造26からキャリヤ2が除去されてコアレス・パッケージ基板が与えられる。最後に、図２Ｈに示されるように、第1導電性パッド25a上、および、開口274により露呈された第2導電性パッド262a上には、表面仕上げ層29が形成される。
従って、本発明のコアレス・パッケージ基板が与えられる。本実施例のコアレス・パッケージ基板は、構成に関して実施例２のそれと類似している。但し本実施例のコアレス・パッケージ基板において、構築構造26の最外側の第2配線層262は第2導電性パッド262aおよび配線262bを同時に有している。従って、構築構造26の表面と、最外側の第2配線層262の配線262bとを覆う絶縁保護層27を形成する必要がある。更に絶縁保護層27に配設された開口274により露呈された第2導電性パッド262aは、表面仕上げ層29により保護される。
図３Ａ乃至図３Ｇを参照すると、フローチャートは本発明のコアレス・パッケージ基板を製造する方法を断面図で示している。本実施例においては、コアレス・パッケージ基板に埋設されて該基板から露出されるボール・パッドが形成される。
先ず、図３Ａに示されるように、キャリヤ2が配備される。このキャリヤ2は、全面式コアレス・パッケージ基板を製造するために使用された実施例１のキャリヤである。
引き続き、実施例２の各段階に従い、図３Ｂおよび図３Ｃを参照すると、開放領域344を有すると共に露光および現像によりパターン形成されたレジスト層34を使用することにより、複数の第1導電性パッド35aを有する第1配線層35が形成される。本実施例において第1導電性パッド35aは、プリント回路基盤の電気接続のためのボール・パッドの役割を果たす。次に図３Ｄおよび図３Ｅを参照すると、第1配線層35上および金属層23上には構築構造36が形成される。該構築構造36は、第2誘電層361と、該第2誘電層361上に配設された第2配線層362と、上記第2誘電層361内に配設された複数の導電性ビア363とを含む。最外側の第2配線層362は、複数の第2導電性パッド362aを有する。本実施例において第2導電性パッド362aは、半導体チップの電気接続のための隆起パッドの役割を果たす。その後、図３Ｅ乃至図３Ｇを参照すると、切断段階およびキャリヤ2を除去する段階が実施され、コアレス・パッケージ基板が与えられる。上記コアレス・パッケージ基板において第1導電性パッド35aは、第2誘電層361内に埋設されて該層から露出される。最後に、図３Ｈに示されるように、第1導電性パッド35a上および第2導電性パッド362a上には表面仕上げ層39が形成される。
従って、本発明の上記コアレス・パッケージ基板が完成されると共に、該基板は：
第1外側部36aおよび反対側の第2外側部36bを有する構築構造36であって、該構造は、第1外側部36aの方を向く第1表面361aと第2外側部36bの方を向く第2表面361bとを有する少なくともひとつの第2誘電層361と、第2誘電層361の第2表面361b上に配設された少なくともひとつの第2配線層362と、第2誘電層361内に配設された複数の導電性ビア363とを含み、第2外側部36bにおける最外側の第2配線層362は複数の第2導電性パッド362aを有するという構築構造36と；
構築構造36の第1外側部36aにおける最外側の第2誘電層361の第1表面361a内に埋設されて該表面から露出されると共に、複数の第1導電性パッド35aを有する第1配線層35であって、構築構造36の導電性ビア363は、第1配線層35および第2配線層362を電気接続するか、あるいは、構築構造36は増大数の層を有し得ることから第2配線層362同士を電気接続するという第1配線層35と；
第1導電性パッド35aに配設されると共に、第2導電性パッド362a上に配設されて該第2導電性パッドを覆う表面仕上げ層39と；を含む。
本発明の上記コアレス・パッケージ基板の製造の間においてエッチング段階が必要とされても、上記構築構造の第2誘電層361およびキャリヤ2は、エッチング段階において基板構造内へと酸性溶液が浸透することを回避する。
本実施例の手法は、以下の各段階を除き、実施例４の手法と類似している。
図３Ｅ’に示されるように、構築構造36の最外側の第2誘電層361は、複数の第2導電性パッド362aだけでなく配線362bも有している。構築構造36上には絶縁保護層37が形成され、且つ、該絶縁保護層37には複数の開口374が形成される。従って開口374は、最外側の第2配線層362の第2導電性パッド362aを露呈する。
次に、(剥離膜22の境界に対応し、または、その内側に対応する)上記全面の外側の近傍における破線に沿い、絶縁保護層37、構築構造36、金属層23、剥離膜22および第1誘電層21が全て切断されることで、図３Ｆ’に示された構造が形成される。引き続き、図３Ｇ’に示されるように、構築構造36からキャリヤ2が除去されることで、コアレス・パッケージ基板が与えられる。最後に、図３Ｈ’に示されるように、第1導電性パッド35a上、および、開口374により露呈された第2導電性パッド362a上には表面仕上げ層39が形成される。
従って、本発明のコアレス・パッケージ基板が獲得される。本実施例のコアレス・パッケージ基板は、構成に関して実施例４のそれと類似している。但し本実施例のコアレス・パッケージ基板において、構築構造36の最外側の第2配線層362は第2導電性パッド362aおよび配線362bを同時に有している。従って、構築構造36の表面と、最外側の第2配線層362の配線362bとを覆う絶縁保護層37を形成する必要がある。更に、絶縁保護層37に配設された開口374により露呈された第2導電性パッド362aは、表面仕上げ層39により保護される。
本実施例の手法は、以下の各段階を除き実施例５の手法と類似している。
図３Ｅ”に示されるように、開口374を有する絶縁層37が形成された後、該開口374により露呈された第2導電性パッド362a上には、電気メッキによりメッキされた金属隆起部38が形成される。該メッキされた金属隆起部は、配線を構成する従来の任意の材料で作成され得る。
次に図３Ｆ”および図３Ｇ”に示されるように、切断の段階が実施される。最後に、図３Ｈ”に示されるように、第1導電性パッド35aおよびメッキされた金属隆起部38上に表面仕上げ層39が形成されることで、コアレス・パッケージ基板が与えられる。此処で、メッキされた金属隆起部38は半導体チップに対して電気接続されるべく機能する。
本発明は好適実施例に関して説明されたが、本明細書において以下に権利請求される本発明の有効範囲から逸脱せずに、他の多くの可能的な改変および変更が為され得ることは理解される。
2 キャリヤ
10 キャリヤ
11 第1誘電層
15 第1配線層
15a 導電性ランド部
16 構築構造
17、17' 半田マスク
18a 導電性ビア
18b 導電性パッド
18b 第2導電性パッド
19 表面仕上げ層
20 コア層
21 第1誘電層
21a フレーム形状領域
22 剥離膜
23 金属層
24 レジスト層
25 第1配線層
25a 第1導電性パッド
26 構築構造
26a 第1外側部
26b 第2外側部
27 絶縁保護層
29 表面仕上げ層
34 レジスト層
35 第1配線層
35a 第1導電性パッド
36 構築構造
36a 第1外側部
36b 第2外側部
37 絶縁保護層
38 メッキされた金属隆起部
39 表面仕上げ層
161 第2誘電層／最外側の誘電層
162 第2配線層
162a 第1導電性パッド
163 導電性ビア
174、174' 開口
244 開放領域
261 最外側の第2誘電層
261a 第1表面
261b 第2表面
262 最外側の第2配線層
262a 第2導電性パッド
262b 配線
263 導電性ビア
274 開口
344 開放領域
361 最外側の第2誘電層
361a 第1表面
361b 第2表面
362 最外側の第2配線層
362a 第2導電性パッド
362b 配線
363 導電性ビア
374 開口

Claims (24)

  1. コア層と、該コア層上に配設された第1誘電層と、上記第1誘電層上に配設された剥離膜と、該剥離膜上および上記第1誘電層上に配設された金属層とを備えるキャリヤを配備する段階であって、上記第1誘電層は上記剥離膜により覆われないフレーム形状領域を有し且つ上記金属層は重なり合いにより上記フレーム形状領域に対して接続されるように、上記剥離膜の面積は上記第1誘電層の面積よりも小さいという段階と、
    上記キャリヤの上記金属層上に第1配線層を形成する段階であって、上記第1配線層は複数の第1導電性パッドを有するという段階と、
    上記第1配線層上および上記金属層上に構築構造を形成する段階であって、該構築構造は、少なくともひとつの第2誘電層と、該第2誘電層上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記導電性ビアは上記第1配線層および上記第2配線層を電気接続し、且つ、上記最外側の第2配線層は複数の第2導電性パッドを有するという段階と、
    上記剥離膜の境界に沿い上記構築構造、上記金属層、上記剥離膜および上記第1誘電層を切断し、且つ、上記第1導電性パッドが上記第2誘電層内に埋設され且つ該第2誘電層から露出されるように上記構築構造から上記キャリヤを除去する段階とを備えて成る、
    コアレス・パッケージ基板を製造する方法。
  2. 前記第1および第2導電性パッド上に表面仕上げ層を形成する段階を更に備えて成る、請求項１記載の方法。
  3. 前記表面仕上げ層は、スズ、銀、ニッケル、金、クロム／チタン、ニッケル／金、ニッケル／パラジウム、ニッケル／パラジウム／金、有機系半田付け性保護被膜(OSP)、無電解ニッケル／浸漬金(ENIG)、無電解ニッケル／無電解パラジウム／浸漬金(ENEPIG)、および、無電解パラジウム／浸漬金(EPIG)から選択された材料で作成される、請求項２記載の方法。
  4. 前記第1導電性パッドが埋設され且つ露出される前記第2誘電層は、10〜30ppm／℃の範囲の熱膨張率(CTE)および8Gpaを超えるヤング率を有する、請求項１記載の方法。
  5. 前記コア層は銅外装積層体である、請求項１記載の方法。
  6. 前記第1導電性パッドは隆起パッドであり且つ前記第2導電性パッドはボール・パッドである、請求項１記載の方法。
  7. 前記第1導電性パッドはボール・パッドであり且つ前記第2導電性パッドは隆起パッドである、請求項１記載の方法。
  8. コア層と、該コア層上に配設された第1誘電層と、上記第1誘電層上に配設された剥離膜と、該剥離膜上および上記第1誘電層上に配設された金属層とを備えるキャリヤを配備する段階であって、上記第1誘電層は上記剥離膜により覆われないフレーム形状領域を有し且つ上記金属層は重なり合いにより上記フレーム形状領域に対して接続されるように、上記剥離膜の面積は上記第1誘電層の面積よりも小さいという段階と、
    上記キャリヤの上記金属層上に第1配線層を形成する段階であって、上記第1配線層は複数の第1導電性パッドを有するという段階と、
    上記第1配線層上および上記金属層上に構築構造を形成する段階であって、該構築構造は、少なくともひとつの第2誘電層と、該第2誘電層上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記導電性ビアは上記第1配線層および上記第2配線層を電気接続し、且つ、上記最外側の第2配線層は複数の第2導電性パッドを有するという段階と、
    絶縁保護層を形成する段階であって、該絶縁保護層は上記最外側の第2配線層の上記第2導電性パッドを露出させる複数の開口を有するという段階と、
    上記剥離膜の境界に沿い上記絶縁保護層、上記構築構造、上記金属層、上記剥離膜および上記第1誘電層を切断し、且つ、上記第1導電性パッドが上記第2誘電層内に埋設され且つ該第2誘電層から露出されるように上記構築構造から上記キャリヤを除去する段階とを備えて成る、
    コアレス・パッケージ基板を製造する方法。
  9. 前記開口から露出された前記第2導電性パッド上、および、前記第1導電性パッド上に表面仕上げ層を形成する段階を更に備えて成る、請求項８記載の方法。
  10. 切断の前に、前記開口から露出された前記第2導電性パッド上に複数のメッキされた金属隆起部を形成する段階を更に備えて成る、請求項８記載の方法。
  11. 前記メッキされた金属隆起部上および前記第1導電性パッド上に表面仕上げ層を形成する段階を更に備えて成る、請求項１０記載の方法。
  12. 前記第1導電性パッドが埋設され且つ露出される前記第2誘電層は、10〜30ppm／℃の範囲の熱膨張率(CTE)および8Gpaを超えるヤング率を有する、請求項８記載の方法。
  13. 前記コア層は銅外装積層体である、請求項８記載の方法。
  14. 前記第1導電性パッドは隆起パッドであり且つ前記第2導電性パッドはボール・パッドである、請求項８記載の方法。
  15. 前記第1導電性パッドはボール・パッドであり且つ前記第2導電性パッドは隆起パッドである、請求項８記載の方法。
  16. 第1外側部と反対側の第2外側部とを有する構築構造であって、該構築構造は、上記第1外側部の方を向く第1表面と上記第2外側部の方を向く第2表面とを有する少なくともひとつの第2誘電層と、該第2誘電層の上記第2表面上に配設された少なくともひとつの第2配線層と、上記第2誘電層内に配設された複数の導電性ビアとを備え、上記第2外側部における上記最外側の第2配線層は複数の第2導電性パッドを有するという構築構造と、
    上記構築構造の上記第1外側部における上記最外側の第2誘電層の上記第1表面内に埋設され且つ該表面から露出された第1配線層であって、複数の第1導電性パッドを有するという第1配線層と、を備え、
    上記構築構造の上記導電性ビアは上記第1配線層および上記第2配線層を電気接続する、
    コアレス・パッケージ基板。
  17. 前記第1導電性パッド上に配設され且つ前記第2導電性パッド上に配設されて該第2導電性パッドを覆う表面仕上げ層を更に備えて成る、請求項１６記載のコアレス・パッケージ基板。
  18. 前記第2外側部における前記最外側の第2配線層上および前記第2誘電層の前記第2表面上に配設された絶縁保護層であって、前記第2導電性パッドを露出させる複数の開口を有するという絶縁保護層を更に備えて成る、請求項１６記載のコアレス・パッケージ基板。
  19. 前記開口から露出された前記第2導電性パッド上、および、前記第1導電性パッド上に配設された表面仕上げ層を更に備えて成る、請求項１８記載のコアレス・パッケージ基板。
  20. 前記開口から露出された前記第2導電性パッド上に配設された複数のメッキされた金属隆起部を更に備えて成る、請求項１８記載のコアレス・パッケージ基板。
  21. 前記第1導電性パッド上に配設され且つ前記メッキされた金属隆起部上に配設されて該隆起部を覆う表面仕上げ層を更に備えて成る、請求項２０記載のコアレス・パッケージ基板。
  22. 前記第1導電性パッドが埋設され且つ露出される前記第2誘電層は、10〜30ppm／℃の範囲の熱膨張率(CTE)および8Gpaを超えるヤング率を有する、請求項１６記載のコアレス・パッケージ基板。
  23. 前記第1導電性パッドは隆起パッドであり且つ前記第2導電性パッドはボール・パッドである、請求項１６記載のコアレス・パッケージ基板。
  24. 前記第1導電性パッドはボール・パッドであり且つ前記第2導電性パッドは隆起パッドである、請求項１６記載のコアレス・パッケージ基板。
JP2009262811A 2009-05-12 2009-11-18 コアレス・パッケージ基板およびその製造方法 Pending JP2010267948A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098115694A TW201041469A (en) 2009-05-12 2009-05-12 Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010267948A true JP2010267948A (ja) 2010-11-25

Family

ID=43067602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262811A Pending JP2010267948A (ja) 2009-05-12 2009-11-18 コアレス・パッケージ基板およびその製造方法

Country Status (3)

Country Link
US (1) US8181342B2 (ja)
JP (1) JP2010267948A (ja)
TW (1) TW201041469A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053608A (ja) * 2012-09-10 2014-03-20 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP2014063881A (ja) * 2012-09-21 2014-04-10 Toppan Printing Co Ltd コアレス配線基板及びその製造方法
KR101754843B1 (ko) * 2013-10-16 2017-07-06 인텔 코포레이션 집적 회로 패키지 기판
WO2018194367A1 (ko) * 2017-04-18 2018-10-25 (주)잉크테크 인쇄회로기판 제조방법
JP2018533848A (ja) * 2015-11-06 2018-11-15 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． キャリア超薄型基板

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TWI386132B (zh) * 2010-02-02 2013-02-11 Zhen Ding Technology Co Ltd 電路板製作方法
TWI487080B (zh) * 2010-12-23 2015-06-01 欣興電子股份有限公司 無核心層之封裝基板及其製法
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
TWI500128B (zh) * 2011-12-06 2015-09-11 Unimicron Technology Corp 具有支撐體的封裝基板及其製法
TWI425887B (zh) * 2011-12-02 2014-02-01 Unimicron Technology Corp 具有支撐體的封裝基板及其製法
TWI473215B (zh) * 2011-12-08 2015-02-11 Unimicron Technology Corp 封裝基板之製法
KR101255958B1 (ko) * 2011-12-28 2013-04-23 삼성전기주식회사 회로기판의 제조방법
TWI494033B (zh) * 2012-04-03 2015-07-21 矽品精密工業股份有限公司 無核心封裝結構之製法及無核心封裝基板之製法
TWI533424B (zh) * 2012-04-26 2016-05-11 旭德科技股份有限公司 封裝載板
TWI471989B (zh) * 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR20130141927A (ko) * 2012-06-18 2013-12-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101420499B1 (ko) * 2012-07-26 2014-07-16 삼성전기주식회사 적층형 코어리스 인쇄회로기판 및 그 제조 방법
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101884430B1 (ko) * 2012-10-15 2018-08-01 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
TWI662670B (zh) 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
KR102132299B1 (ko) * 2014-09-19 2020-07-09 인텔 코포레이션 내장형 브릿지 상호접속부를 가진 반도체 패키지
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
DE102014118464A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte mit einem asymmetrischen Schichtenaufbau
TWI571994B (zh) 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
CN106507582A (zh) * 2015-09-07 2017-03-15 深南电路股份有限公司 一种打线手指埋入树脂的封装基板及其加工方法
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
JP2019192891A (ja) * 2018-04-25 2019-10-31 鷹克實業有限公司 ２液性ソルダーレジストインキを用いて回路基板上にソルダーレジスト層を形成する方法
WO2020168518A1 (zh) * 2019-02-21 2020-08-27 华为技术有限公司 封装结构及其制备方法
TWI700788B (zh) * 2019-05-02 2020-08-01 恆勁科技股份有限公司 覆晶封裝基板及其製法
US11545455B2 (en) * 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN118102575A (zh) * 2019-12-31 2024-05-28 奥特斯(中国)有限公司 部件承载件
CN114554700B (zh) * 2020-11-25 2024-03-22 礼鼎半导体科技秦皇岛有限公司 线路板的制备方法
CN116895636B (zh) * 2023-09-11 2024-01-12 芯爱科技(南京)有限公司 封装基板及其制法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2004087701A (ja) * 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
TWI263704B (en) * 2003-03-18 2006-10-11 Ngk Spark Plug Co Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2004087701A (ja) * 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053608A (ja) * 2012-09-10 2014-03-20 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP2014063881A (ja) * 2012-09-21 2014-04-10 Toppan Printing Co Ltd コアレス配線基板及びその製造方法
KR101754843B1 (ko) * 2013-10-16 2017-07-06 인텔 코포레이션 집적 회로 패키지 기판
JP2018533848A (ja) * 2015-11-06 2018-11-15 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． キャリア超薄型基板
WO2018194367A1 (ko) * 2017-04-18 2018-10-25 (주)잉크테크 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
US8181342B2 (en) 2012-05-22
TW201041469A (en) 2010-11-16
US20100288549A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
JP3914239B2 (ja) 配線基板および配線基板の製造方法
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP5355380B2 (ja) 多層配線基板
KR101281410B1 (ko) 다층 배선기판
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008300507A (ja) 配線基板とその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP3577421B2 (ja) 半導体装置用パッケージ
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
KR100797682B1 (ko) 인쇄회로기판의 제조방법
JP2015185773A (ja) 配線基板及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
TWI393229B (zh) 封裝基板的製作方法及其結構
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029