TWI700788B - 覆晶封裝基板及其製法 - Google Patents

覆晶封裝基板及其製法 Download PDF

Info

Publication number
TWI700788B
TWI700788B TW108115217A TW108115217A TWI700788B TW I700788 B TWI700788 B TW I700788B TW 108115217 A TW108115217 A TW 108115217A TW 108115217 A TW108115217 A TW 108115217A TW I700788 B TWI700788 B TW I700788B
Authority
TW
Taiwan
Prior art keywords
conductive
circuit
dielectric material
material layer
conductive circuit
Prior art date
Application number
TW108115217A
Other languages
English (en)
Other versions
TW202042350A (zh
Inventor
陳文彰
許詩濱
胡竹青
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW108115217A priority Critical patent/TWI700788B/zh
Priority to CN202010335466.2A priority patent/CN111883508B/zh
Application granted granted Critical
Publication of TWI700788B publication Critical patent/TWI700788B/zh
Publication of TW202042350A publication Critical patent/TW202042350A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明一實施例提供一種覆晶封裝基板，其包括：一第一導電線路及 一第一導電通道，設於一第一介電材料層內，其中該第一導電通道呈柱狀設於該第一導電線路上，且該第一導電通道的頂面及底面皆未被該第一介電材料層覆蓋，且一保護層設於該第一導電線路的底面；一第二介電材料層，設於該第一介電材料層上；一第二導電線路、一第二導電通道及一導電墊片，設於該第二介電材料層內，其中該第二導電線路設於該第一導電通道的頂面上，該第二導電通道呈柱狀設於該第二導電線路上，該導電墊片設於該第二導電通道上，且該導電墊片的頂面未被該第二介電材料層覆蓋；以及一鎳鈀金層，電鍍形成設於該導電墊片的頂面上。本發明復提供一種製作上述覆晶封裝基板的製法。

Description

覆晶封裝基板及其製法
本發明係關於一種覆晶封裝基板及其製法，特別是一種適用於高速運算積體電路的覆晶封裝基板及其製法。
新一代電子產品不僅追求輕薄短小的高密度，更有朝向高速運算發展的趨勢；因此，積體電路(Integrated Circuit，簡稱IC)技術及其後端的晶片封裝技術亦隨之進展，以滿足高速運算積體電路對於散熱能力和線路阻抗的要求。
由於層間材料匹配性不佳(mis-match)，習知的覆晶封裝基板常會發生嚴重的板彎翹(Warpage)。為防治或改善板彎翹問題，習知技術或使用承載板(Carrier)、或使封裝基板結構變厚、或如第1圖之具有多層導線12的封裝基板10，其中該多層導線12的上下表面被施以化學沉積金屬層的表面處理，且該封裝基板10的最外層則以防焊層14(Solder mask，或俗稱的「綠漆」)加以覆蓋保護；然而，上述方式皆會造成封裝基板額外的製作成本以及散熱效果差等品質問題。此外，亦有習知技術採用有玻璃纖維(glass fiber)及聚丙烯(polypropylene，簡稱PP)的發泡聚丙烯(Expanded polypropylene，簡稱EPP)結構，並使用雙面對稱的防焊層來防止板彎翹產生，但其中的聚丙烯(PP)將導致封裝基板製程必須採用昂貴的雷射鑽孔加工，而雷射鑽孔加工又易帶來微粒雜質造成封裝基板成品良 率降低，且防焊層會有易吸水、增加成本、降低可靠度、封裝後易產生剝離現象等缺點。因此，有必要發展新的封裝基板技術，以對治及改善上述的問題。
本發明一實施例提供一種覆晶封裝基板，其包括：一第一導電線路及一第一導電通道，設於一第一介電材料層內，其中該第一導電通道呈柱狀設於該第一導電線路上，且該第一導電通道的頂面及底面皆未被該第一介電材料層覆蓋，且一保護層設於該第一導電線路的底面；一第二介電材料層，設於該第一介電材料層上；一第二導電線路、一第二導電通道及一導電墊片，設於該第二介電材料層內，其中該第二導電線路設於該第一導電通道的頂面上，該第二導電通道呈柱狀設於該第二導電線路上，該導電墊片設於該第二導電通道上，且該導電墊片的頂面未被該第二介電材料層覆蓋；以及一鎳鈀金層，電鍍形成設於該導電墊片的頂面上。
在一實施例中，該保護層的組成不包含硫化物，且該保護層係該第一導電線路的該底面被施以抗氧化(Anti-Tarnish)處理所形成。
在一實施例中，該保護層的厚度不大於60nm。
在一實施例中，該鎳鈀金層的厚度不大於20nm。
在一實施例中，該第一導電線路底面的保護層被去除，部分該第一導電線路的底面覆晶接置一電路晶片，且一第三介電材料層包覆該電路晶片及其他該第一導電線路的底面。
本發明另一實施例提供一種製作覆晶封裝基板的方法，其包括：提供一承載板；形成一第一導電線路、一第一導電通道及一第一介電材料層於該承載板上，其中該第一導電線路形成於該承載板上，該第一導電通道呈柱狀形成於該第一導電線路上，且該第一介電材料層包覆該第一導電線路及該第一導電通道，再部分移除該第一介電材料層，藉以露出該第一導電通道的頂面； 形成一第二導電線路、一第二導電通道、一導電墊片及一第二介電材料層於該第一介電材料層上，其中該第二導電線路形成於該第一導電通道的頂面上，該第二導電通道呈柱狀形成於該第二導電線路上，該導電墊片形成於該第二導電通道上，且該第二介電材料層包覆該第二導電線路、該第二導電通道及該導電墊片，再部分移除該第二介電材料層，藉以露出該導電墊片的頂面；藉由電鍍技術，形成一鎳鈀金層於該導電墊片的頂面上；以及移除該承載板，並藉由抗氧化(Anti-Tarnish)處理，形成一保護層於該第一導電線路的底面。
在一實施例中，該保護層的組成不包含硫化物，且該保護層係該第一導電線路的該底面被施以抗氧化處理所形成。
在一實施例中，該保護層的厚度不大於60nm。
在一實施例中，該鎳鈀金層的厚度不大於20nm。
在一實施例中，該製法進一步包括：高溫烘烤去除該保護層，覆晶接置一電路晶片於該第一介電材料層下，使得該電路晶片的接腳直接連接該第一導電線路裸露的底面，並形成一第三介電材料層於該第一介電層下以包覆該電路晶片。
在一實施例中，該製法進一步包括：形成一錫球於該導電墊片頂面的鎳鈀金層上。
10:封裝基板
12:多層導線
14:防焊層
100:覆晶封裝基板
110:承載板
115:保護膠膜
120:第一介電材料層
122:第一導電線路
124:第一導電通道
130:第二介電材料層
132:第二導電線路
134:第二導電通道
136:導電墊片
140:鎳鈀金層
150:保護層
160:電路晶片
162:接腳
200:半導體覆晶封裝件
第1圖為習知技術的封裝基板之剖面結構圖。
第2圖為根據本發明第一實施例的覆晶封裝基板之剖面結構圖。
第3圖為根據本發明第二實施例的半導體覆晶封裝件之剖面結構圖。
第4~7圖分別對應第一實施例覆晶封裝基板的各個製程步驟之結構剖面圖。
為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
第2圖為根據本發明第一實施例的覆晶封裝基板100之剖面結構圖，該覆晶封裝基板100包含一第一介電材料層120、一第二介電材料層130、一鎳鈀金層140以及一保護層150。其中，該第一介電材料層120包含設於其內的一第一導電線路122及一第一導電通道124，該第一導電通道124設於該第一導電線路122上，且該第一導電通道124的頂面及該第一導電線路120的底面皆未被該第一介電材料層120所覆蓋；該第二介電材料層130設於該第一介電材料層120上，並包含設於其內的一第二導電線路132、一第二導電通道134及一導電墊片136，其中該第二導電線路132設於該第一導電通道124上，並且二者直接電性連接，該第二導電通道134設於該第二導電線路132上，該導電墊片136設於該第二導電 通道134上，且該導電墊片136的頂面未被該第二介電材料層130所覆蓋；該鎳鈀金層140以電鍍形成設於該導電墊片136的頂面上，且未被該第二介電材料層130所覆蓋；該保護層150設於該第一導電線路122的底面下，且未被該第一介電材料層120所覆蓋。
第3圖為根據本發明第二實施例的半導體覆晶封裝件200之剖面結構圖。該半導體覆晶封裝件200係以上述第一實施例覆晶封裝基板100為基礎，先利用高溫烘烤該覆晶封裝基板100，藉以去除該第一導電線路122底面的該保護層150，再以覆晶方式接置一電路晶片160於該第一導電線路122的底面上，使得該電路晶片160的接腳162直接連接該第一導電線路122，再藉由第三介電材料層170而將該電路晶片160及該覆晶封裝基板100整個封裝成該半導體覆晶封裝件200，如第3圖所示。上述「直接連接」將有利於該電路晶片160藉由該覆晶封裝基板100來進行散熱，並減小該電路晶片160向外連接的線路阻抗。
上揭實施例的覆晶封裝基板100及半導體覆晶封裝件200，主要係應用於高速運算積體電路的封裝，因此它必須能滿足高速運算積體電路對於散熱能力和線路阻抗的要求。為提高該覆晶封裝基板100的散熱能力及減小其線路阻抗，首先，該第一導電通道124與該第二導電通道134可以是金屬柱狀物，例如，銅柱，且其橫截面形狀可以是圓形或其他任何形狀，並在合理範圍內盡可能增大其橫截面面積。
第二，該第一導電線路122與該第二導電線路132可在合理範圍內盡可能增大其厚度，例如，不小於30μm，這可藉由高電流電鍍技術來達成，以避免一般電鍍技術所需電鍍時間過長導致均勻性差的缺點。
第三，該保護層150係為該第一導電線路122的底面藉由抗氧化(Anti-Tarnish)處理(例如，浸泡藥水)所形成厚度不大於60nm的薄層，且其組成不包含硫化物。該保護層150的厚度很薄，在後續電路晶片160設置於該第一導電 線路122上之前，該覆晶封裝基板100會先經過高溫烘烤，使得該保護層150被清除，該電路晶片160的接腳162將直接連接到該第一導電線路122，如第3圖所示，而此「直接連接」將有利於該電路晶片160藉由該覆晶封裝基板100來進行散熱，並減小該電路晶片160向外連接的線路阻抗。此外，藉由該可被烘烤去除的保護層150取代習知技術所使用的防焊層14(Solder mask，或俗稱的「綠漆」，如第1圖所示)，如此之結構特徵使然，將使第一介電材料層120與第三介電材料層170間沒有防焊層14的阻隔，因此能快速的傳導散熱，進而有效改善傳統防焊層14所導致的板彎翹(Warpage)及散熱效果差等問題。
此外，藉由該承載板110、該第一導電線路122、該第一導電通道124、該第二導電線路132、該第二導電通道134及該導電墊片136所組成的導電通路，使能藉由成本低廉的電鍍製程來電鍍形成厚度不大於20nm的鎳鈀金層140於該導電墊片136的頂面上，且亦能藉電鍍製程來確實控制鎳鈀金層140的表面粗糙度，以達到保護該導電墊片136頂面的功能及強化後續與錫球的結合介面，因此不須使用可靠度較差且成本較高的無電電鍍製程(Non-Plating Line，簡稱NPL)來形成鎳鈀金層140，所以除了能大幅提升鎳鈀金層140的品質外，又可大幅降低製造成本。
以下將說明本發明第一實施例之覆晶封裝基板100的製作方法及程序。以下請參照第4圖~第7圖及第2、3圖，其分別對應上述第一實施例覆晶封裝基板100及第二實施例半導體覆晶封裝件200的各個製程步驟之結構剖面圖。
首先，如第4圖所示，提供一承載板110，其為金屬基板或是表面鍍有金屬層的介電材質基板，用以承載或支持該覆晶封裝基板100的後續製程，例如，製作該覆晶封裝基板100的導電線路。上述基板的金屬成分包含鐵(Fe)、銅(Cu)、鎳(Ni)、錫(Sn)、鋁(Al)、鎳/金(Ni/Au)及其組合或合金，但本發明不以此為限。接著，可藉由增層製程(Build-up Process)，例如半加成法(Semi-additive)， 以電鍍技術來製作第一導電線路122及第一導電通道124於該承載板110上；其中，該第一導電通道124為金屬柱狀物(例如，銅柱)且其橫截面形狀可以是圓形或其他任何形狀，該第一導電線路122可藉由高電流電鍍技術來製作，使其厚度不小於30μm。接著再藉由鑄模技術，使該第一介電材料層120包覆該承載板110、該第一導電線路122及該第一導電通道124，再以研磨技術移除部分的該第一介電材料層120，藉以露出該第一導電通道124的頂面。
接著，如第5圖所示，再藉由增層製程(Build-up Process)，例如半加成法(Semi-additive)，以電鍍技術來製作第二導電線路132、第二導電通道134及導電墊片136於該第一介電材料層120上；其中，該第二導電通道134為金屬柱狀物(例如，銅柱)且其橫截面形狀可以是圓形或其他任何形狀，該第二導電線路132、導電墊片136可藉由高電流電鍍技術來製作，使其厚度不小於30μm，且該第二導電線路132連接該第一導通道124的頂面。再藉由鑄模技術，使該第二介電材料層130包覆該第一介電材料層120、該第二導電線路132、該第二導電通道134及該導電墊片136，再以研磨技術移除部分的該第二介電材料層130，藉以露出該導電墊片136的頂面。
接著，如第6圖所示，黏貼一保護膠膜115於該承載板110的底面，接著再對整個封裝基板半成品進行金屬蝕刻處理，使得該導電墊片136被部分移除，其頂面將較該第二介電材料層130的頂面向下凹陷。
接著，如第7圖所示，由該承載板110、該第一導電線路122、該第一導電通道124、該第二導電線路132、該第二導電通道134及該導電墊片136所組成的導電通路，因而得以藉由成本低廉的電鍍製程於該導電墊片136的頂面上形成電鍍金屬層，並有效控制電鍍金屬層的表面粗糙度，亦即可將合適的電源施加於該承載板110，進而對該導電墊片136的頂面進行貴金屬薄層的電鍍。在 本實施例中，上述的貴金屬為鎳鈀金(Ni-Pb-Au)；因此，一厚度不大於20nm的鎳鈀金層140形成於該導電墊片136的頂面上。
接著，一併移除該保護膠膜115與該承載板110，再對該第一導電線路122的底面進行抗氧化(Anti-Tarnish)處理，例如，浸泡藥水，而於其上形成一厚度不大於60nm的保護層150，如第2圖所示。該保護層150的厚度很薄，在後續電路晶片160設置於該第一導電線路122上之前，該覆晶封裝基板100會先經過高溫烘烤，使得該保護層150被清除，進而得令該電路晶片160的接腳162可直接連接該第一導電線路122，接著再藉由鑄模技術，使第三介電材料層170將該電路晶片160及該覆晶封裝基板100整個封裝成該半導體覆晶封裝件200(即第三介電材料層170與第一介電材料層120之間沒有任何的阻隔物以利於傳導散熱)，如第3圖所示。上述「直接連接」將有利於該電路晶片160藉由該覆晶封裝基板100來進行散熱，並減小該電路晶片160向外連接的線路阻抗。此外，於該導電墊片136頂面上的該鎳鈀金層140上可進一步形成錫球，使該覆晶封裝基板100成為一更完整的封裝產品。
再者，以上所述的第一介電材料層120、第二介電材料層130及第三介電材料層170，可相同/不相同為含有填充劑(例如，二氧化矽或氧化鋁)而不包含玻纖之有機介電材(具體地，該有機介電材之種類更包含鑄模化合物、環氧模壓樹脂(EMC)或底層塗料)或不包含玻纖之無機介電材(如絕緣氧化物)等所組成。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
100:覆晶封裝基板
120:第一介電材料層
122:第一導電線路
124:第一導電通道
130:第二介電材料層
132:第二導電線路
134:第二導電通道
136:導電墊片
140:鎳鈀金層
150:保護層

Claims (11)

  1. 一種覆晶封裝基板，其包括：一第一導電線路及一第一導電通道，設於一第一介電材料層內，其中該第一導電通道呈柱狀設於該第一導電線路上，該第一導電通道的頂面及該第一導電線路的底面皆未被該第一介電材料層覆蓋，且一保護層設於該第一導電線路的底面；一第二介電材料層，設於該第一介電材料層上；一第二導電線路、一第二導電通道及一導電墊片，設於該第二介電材料層內，其中該第二導電線路設於該第一導電通道的頂面上並且彼此電性連接，該第二導電通道呈柱狀設於該第二導電線路上，該導電墊片設於該第二導電通道上，且該導電墊片的頂面未被該第二介電材料層覆蓋；以及一鎳鈀金層，電鍍形成設於該導電墊片的頂面上；其中，該第一導電線路、該第一導電通道、該第二導電線路、該第二導電通道及該導電墊片可組成電鍍用導電通路來電鍍形成該鎳鈀金層。
  2. 如申請專利範圍第1項所述之覆晶封裝基板，其中，該保護層的組成不包含硫化物，且該保護層係該第一導電線路的該底面被施以抗氧化(Anti-Tarnish)處理所形成。
  3. 如申請專利範圍第2項所述之覆晶封裝基板，其中，該保護層的厚度不大於60nm。
  4. 如申請專利範圍第1項所述之覆晶封裝基板，其中，該鎳鈀金層的厚度不大於20nm。
  5. 如申請專利範圍第1項所述之覆晶封裝基板，其中，該第一導電線路底面的保護層被去除，部分該第一導電線路的底面覆晶接置一電路晶片，且一第三介電材料層包覆該電路晶片及其他該第一導電線路的底面。
  6. 一種製作覆晶封裝基板的方法，其包括：(A)提供一承載板；(B)形成一第一導電線路、一第一導電通道及一第一介電材料層於該承載板上，其中該第一導電線路形成於該承載板上，該第一導電通道呈柱狀形成於該第一導電線路上，且該第一介電材料層包覆該第一導電線路及該第一導電通道，再部分移除該第一介電材料層，藉以露出該第一導電通道的頂面；(C)形成一第二導電線路、一第二導電通道、一導電墊片及一第二介電材料層於該第一介電材料層上，其中該第二導電線路形成於該第一導電通道的頂面上，且彼此直接電性連接，該第二導電通道呈柱狀形成於該第二導電線路上，該導電墊片形成於該第二導電通道上，且該第二介電材料層包覆該第二導電線路、該第二導電通道及該導電墊片，再部分移除該第二介電材料層，藉以露出該導電墊片的頂面；(D)藉由電鍍技術，形成一鎳鈀金層於該導電墊片的頂面上；以及(E)移除該承載板，並藉由抗氧化(Anti-Tarnish)處理，形成一保護層於該第一導電線路的底面。
  7. 如申請專利範圍第6項所述之方法，其中，該保護層的組成不包含硫化物。
  8. 如申請專利範圍第7項所述之方法，其中，該保護層的厚度不大於60nm。
  9. 如申請專利範圍第6項所述之方法，其中，該鎳鈀金層的厚度不大於20nm。
  10. 如申請專利範圍第6項所述之方法，進一步包括：(F1)烘烤去除該第一導電線路底面的該保護層；(F2)覆晶接置一電路晶片於部分該第一導電線路的底面；以及(F3)形成一第三介電材料層以包覆該電路晶片及其他該第一導電線路的底面。
  11. 如申請專利範圍第6項所述之方法，進一步包括：(G)形成一錫球於該導電墊片頂面的鎳鈀金層上。
TW108115217A 2019-05-02 2019-05-02 覆晶封裝基板及其製法 TWI700788B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108115217A TWI700788B (zh) 2019-05-02 2019-05-02 覆晶封裝基板及其製法
CN202010335466.2A CN111883508B (zh) 2019-05-02 2020-04-24 覆晶封装基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115217A TWI700788B (zh) 2019-05-02 2019-05-02 覆晶封裝基板及其製法

Publications (2)

Publication Number Publication Date
TWI700788B true TWI700788B (zh) 2020-08-01
TW202042350A TW202042350A (zh) 2020-11-16

Family

ID=73003419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115217A TWI700788B (zh) 2019-05-02 2019-05-02 覆晶封裝基板及其製法

Country Status (2)

Country Link
CN (1) CN111883508B (zh)
TW (1) TWI700788B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201125096A (en) * 2010-01-13 2011-07-16 Via Tech Inc Chip package structure and package substrate
TW201140780A (en) * 2010-05-04 2011-11-16 Nan Ya Printed Circuit Board Packaging substrate structures and fabrication methods thereof
TW201622506A (zh) * 2014-12-03 2016-06-16 恆勁科技股份有限公司 中介基板及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI324819B (en) * 2007-03-09 2010-05-11 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
CN105720031A (zh) * 2014-12-03 2016-06-29 恒劲科技股份有限公司 中介基板及其制法
CN109427725B (zh) * 2017-09-05 2021-04-27 恒劲科技股份有限公司 中介基板及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201125096A (en) * 2010-01-13 2011-07-16 Via Tech Inc Chip package structure and package substrate
TW201140780A (en) * 2010-05-04 2011-11-16 Nan Ya Printed Circuit Board Packaging substrate structures and fabrication methods thereof
TW201622506A (zh) * 2014-12-03 2016-06-16 恆勁科技股份有限公司 中介基板及其製法

Also Published As

Publication number Publication date
CN111883508A (zh) 2020-11-03
TW202042350A (zh) 2020-11-16
CN111883508B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
US10854565B2 (en) Chip package structure with bump
TW201813017A (zh) 晶片封裝結構
CN210223952U (zh) 面板组件、晶圆封装体以及芯片封装体
TWI623049B (zh) 封裝基板及其製作方法
TWI463925B (zh) 封裝基板及其製法
TW201304622A (zh) 無核心層之封裝基板及其製法
TW201304641A (zh) 封裝基板及其製法
JP5611315B2 (ja) パッケージキャリア
TW201834159A (zh) 電子封裝件及其製法
TWI389276B (zh) 封裝基板結構及其製法
TW201738974A (zh) 半導體裝置之中介層製造方法
TWI615936B (zh) 基板結構及其製法
TWI700788B (zh) 覆晶封裝基板及其製法
TWI789151B (zh) 電子封裝件及其製法
US20220278069A1 (en) Structure and formation method of chip package with protective lid
TWI473221B (zh) 封裝基板及其製法
CN210467824U (zh) 半导体封装结构
TWI631684B (zh) 中介基板及其製法
TWI596725B (zh) 封裝基板、封裝結構及其製作方法
TW201347124A (zh) 半導體封裝件及其製法
TWI401755B (zh) 四邊扁平無接腳封裝方法
TWI658520B (zh) 以大板面製程製作晶粒凸塊結構之方法
TWI418278B (zh) 具外部電性連接結構之封裝基板及其製法
TW201601224A (zh) 封裝基板結構及其製法
TWI445105B (zh) 在封裝基板上形成金屬凸塊之方法