TWI418278B - 具外部電性連接結構之封裝基板及其製法 - Google Patents

具外部電性連接結構之封裝基板及其製法 Download PDF

Info

Publication number
TWI418278B
TWI418278B TW99143421A TW99143421A TWI418278B TW I418278 B TWI418278 B TW I418278B TW 99143421 A TW99143421 A TW 99143421A TW 99143421 A TW99143421 A TW 99143421A TW I418278 B TWI418278 B TW I418278B
Authority
TW
Taiwan
Prior art keywords
insulating protective
protective layer
bump
package substrate
electrical contact
Prior art date
Application number
TW99143421A
Other languages
English (en)
Other versions
TW201225772A (en
Inventor
Wenhung Hu
Chao Meng Cheng
Yu Hsiang Huang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW99143421A priority Critical patent/TWI418278B/zh
Publication of TW201225772A publication Critical patent/TW201225772A/zh
Application granted granted Critical
Publication of TWI418278B publication Critical patent/TWI418278B/zh

Links

Description

具外部電性連接結構之封裝基板及其製法
　　本發明係有關一種封裝基板及其製法，尤指一種具外部電性連接結構之封裝基板及其製法。
　　隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(integration)以及微型化(miniaturization)的封裝要求，提供多數主被動元件及線路連接之封裝基板亦逐漸由單層板演變成多層板，以使在有限的空間下，藉由層間連接技術(interlayer connection)擴大電路板上可利用的佈線面積而配合高電子密度之積體電路(integrated circuit)需求。
　　習知之半導體封裝件係先在封裝基板表面形成例如銲錫凸塊的外部電性連接結構，再將半導體晶片覆晶(flip chip)接合於該銲錫凸塊，最後，於該封裝基板之背面植以錫球以對其他電子裝置進行電性連接。
　　在覆晶封裝基板的製作方法中，一般係採用鋼板印刷法，請參閱第1A至1J圖，係習知之具外部電性連接結構之封裝基板及其製法之剖視圖。
　　如第1A圖所示，提供一基板本體10，係具有至少一表面10a，於該表面10a上具有複數電性接觸墊101。
　　如第1B圖所示，於該基板本體10之表面10a與電性接觸墊101上形成絕緣保護層11，且該絕緣保護層11具有複數絕緣保護層開孔110，令各該電性接觸墊101之部份對應外露於各該絕緣保護層開孔110。
　　如第1C圖所示，於該絕緣保護層11及電性接觸墊101上形成導電層12。
　　如第1D圖所示，於該導電層12上形成具有複數阻層開孔130之阻層13，以令各該絕緣保護層開孔110及電性接觸墊101對應外露於各該阻層開孔130中。
　　如第1E圖所示，於各該阻層開孔130中之導電層12上電鍍形成銅凸塊14。
　　如第1F圖所示，移除該阻層13及其所覆蓋的導電層12。
　　如第1G圖所示，於該銅凸塊14表面形成表面處理層15。
　　如第1H圖所示，於該絕緣保護層11上設置鋼板16，該鋼板16具有複數鋼板開孔160，各該鋼板開孔160對應各該銅凸塊14，並於該表面處理層15表面印刷銲錫凸塊17。
　　如第1I圖所示，移除該鋼板16。
　　如第1J圖所示，進行迴焊製程。
　　惟，在現代電子產品逐漸微型化之趨勢下，封裝基板上的銲錫凸塊之間的間距及銲錫凸塊的體積也愈來愈小，習知鋼板印刷法在迴焊該銲錫凸塊時容易使熔融之相鄰該銲錫凸塊產生如第1J圖之橋接現象，進而導致不良品的產生；此外，在將該鋼板移除時，也常會影響到原有銲錫凸塊的高度，而造成整體之該銲錫凸塊的高度不均勻。
　　因此，如何避免習知技術中之具外部電性連接結構之封裝基板容易在迴焊時造成橋接，而使得整體良率下降等問題，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種良率較高的具外部電性連接結構之封裝基板及其製法。
　　為達上述及其他目的，本發明揭露一種具外部電性連接結構之封裝基板，係包括：基板本體，係具有至少一表面，於該表面上具有複數電性接觸墊；絕緣保護層，係設於該表面與電性接觸墊上，且該絕緣保護層具有複數絕緣保護層開孔，令各該電性接觸墊之部份對應外露於各該絕緣保護層開孔；銅凸塊，係設於該電性接觸墊與絕緣保護層開孔周緣之絕緣保護層上；以及銲錫凸塊，係覆蓋於該銅凸塊頂面。
　　前述之封裝基板中，該銲錫凸塊復可覆蓋於該銅凸塊側表面，且該銲錫凸塊覆蓋側表面之厚度小於5微米，又復可包括導電層，係設於該電性接觸墊與銅凸塊之間，其中，該導電層可為化學鍍銅。
　　依上述之具外部電性連接結構之封裝基板，復可包括表面處理層，係設於該銲錫凸塊與銅凸塊之間，且該表面處理層之材料係可選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。
　　本發明復提供一種具外部電性連接結構之封裝基板之製法，係包括：提供一基板本體，係具有至少一表面，於該表面上具有複數電性接觸墊；於該基板本體之表面與電性接觸墊上形成絕緣保護層，且該絕緣保護層具有複數絕緣保護層開孔，令各該電性接觸墊之部份對應外露於各該絕緣保護層開孔；於該絕緣保護層上形成具有複數阻層開孔之阻層，以令各該絕緣保護層開孔及電性接觸墊對應外露於各該阻層開孔中；於該阻層開孔中之電性接觸墊與絕緣保護層上形成銅凸塊；於該銅凸塊上以印刷形成銲錫凸塊；進行迴焊製程，使該銲錫凸塊覆蓋於該銅凸塊頂面；以及移除該阻層。
　　依上所述之封裝基板之製法，於形成該銲錫凸塊之前，復可包括於該銅凸塊上形成表面處理層，並於該表面處理層形成該銲錫凸塊，且該表面處理層之材料係可選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。
　　前述之具外部電性連接結構之封裝基板之製法中，於該迴焊製程後，該銲錫凸塊復可覆蓋於該銅凸塊側表面，且該銲錫凸塊覆蓋側表面之厚度可小於5微米。
　　由上可知，由於本發明之具外部電性連接結構之封裝基板係於迴焊時有阻層限制該銲錫凸塊的流動，因此迴焊後之該銲錫凸塊不會彼此橋接，而增進整體封裝基板的良率；再者，因為該阻層係可直接以化學溶液移除，所以可有效改善整體該銲錫凸塊的高度均勻性。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　請參閱第2A至2I圖，係本發明之具外部電性連接結構之封裝基板及其製法的剖視圖，其中，第2I’圖係第2I圖之另一實施態樣。
　　如第2A圖所示，提供一基板本體20，係具有至少一表面20a，於該表面20a上具有複數電性接觸墊201。
　　如第2B圖所示，於該基板本體20之表面20a與電性接觸墊201上形成絕緣保護層21，且該絕緣保護層21具有複數絕緣保護層開孔210，令各該電性接觸墊201之部份對應外露於各該絕緣保護層開孔210。
　　如第2C圖所示，於該絕緣保護層21及電性接觸墊201上形成導電層22。
　　如第2D圖所示，於該導電層22上形成具有複數阻層開孔230之阻層23，以令各該絕緣保護層開孔210及電性接觸墊201對應外露於各該阻層開孔230中。
　　如第2E圖所示，於各該阻層開孔230中之導電層22上電鍍形成銅凸塊24。
　　如第2F圖所示，於該銅凸塊24上形成表面處理層25，該表面處理層25之材料係可選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金（ENIG）、化鎳鈀浸金（ENEPIG）及化學鍍錫（Immersion Tin）所組成之群組中之其中一者。
　　如第2G圖所示，於該表面處理層25印刷形成該銲錫凸塊26。
　　如第2H圖所示，進行迴焊製程，使該銲錫凸塊26覆蓋於該銅凸塊24頂面。
　　如第2I與2I’圖所示，移除該阻層23及其所覆蓋的導電層22；其中，第2I’圖係顯示該阻層23的尺寸在迴焊時有較大的收縮的情況，此時該阻層開孔230變得較大，而露出該銅凸塊24側表面，使得迴焊後之該銲錫凸塊26復包覆於該銅凸塊24側表面，且該銲錫凸塊26包覆側表面之厚度小於5微米（μm）。
　　本發明復提供一種具外部電性連接結構之封裝基板，係包括：基板本體20，係具有至少一表面20a，於該表面20a上具有複數電性接觸墊201；絕緣保護層21，係設於該表面20a與電性接觸墊201上，且該絕緣保護層21具有複數絕緣保護層開孔210，令各該電性接觸墊201之部份對應外露於各該絕緣保護層開孔210；銅凸塊24，係設於該電性接觸墊201與絕緣保護層開孔210周緣之絕緣保護層21上；以及銲錫凸塊26，係覆蓋於該銅凸塊24頂面。
　　所述之具外部電性連接結構之封裝基板中，該銲錫凸塊26復可包覆於該銅凸塊24側表面，且該銲錫凸塊26包覆側表面之厚度可小於5微米（μm）。
　　於上述之具外部電性連接結構之封裝基板中，復可包括導電層22，係設於該電性接觸墊201與銅凸塊24之間，其中，該導電層22可為化學鍍銅。
　　於本發明之具外部電性連接結構之封裝基板中，復可包括表面處理層25，係設於該銲錫凸塊26與銅凸塊24之間，該表面處理層25之材料係可選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金（ENIG）、化鎳鈀浸金（ENEPIG）及化學鍍錫（Immersion Tin）所組成之群組中之其中一者。
　　綜上所述，相較於習知技術，由於本發明之具外部電性連接結構之封裝基板係於迴焊時有阻層限制該銲錫凸塊的流動，因此迴焊後之該銲錫凸塊不會彼此橋接，而增進整體封裝基板的良率；再者，因為該阻層係可直接以化學溶液移除，所以可有效改善整體該銲錫凸塊的高度均勻性。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20‧‧‧基板本體
10a,20a‧‧‧表面
101,201‧‧‧電性接觸墊
11,21‧‧‧絕緣保護層
110,210‧‧‧絕緣保護層開孔
12,22‧‧‧導電層
13,23‧‧‧阻層
130,230‧‧‧阻層開孔
14,24‧‧‧銅凸塊
15,25‧‧‧表面處理層
16‧‧‧鋼板
160‧‧‧鋼板開孔
17,26‧‧‧銲錫凸塊
　　第1A至1J圖係習知之具外部電性連接結構之封裝基板及其製法之剖視圖；以及
　　第2A至2I圖係本發明之具外部電性連接結構之封裝基板及其製法的剖視圖，其中，第2I’圖係第2I圖之另一實施態樣。
20‧‧‧基板本體
20a‧‧‧表面
201‧‧‧電性接觸墊
21‧‧‧絕緣保護層
210‧‧‧絕緣保護層開孔
22‧‧‧導電層
24‧‧‧銅凸塊
26‧‧‧銲錫凸塊

Claims (8)

  1. 一種具外部電性連接結構之封裝基板，係包括：基板本體，係具有至少一表面，於該表面上具有複數電性接觸墊；絕緣保護層，係設於該表面與電性接觸墊上，且該絕緣保護層具有複數絕緣保護層開孔，令各該電性接觸墊之部份對應外露於各該絕緣保護層開孔；銅凸塊，係設於該電性接觸墊與絕緣保護層開孔周緣之絕緣保護層上；以及銲錫凸塊，係覆蓋於該銅凸塊頂面，該銲錫凸塊復包覆於該銅凸塊側表面，且該銲錫凸塊包覆側表面之厚度小於5微米。
  2. 如申請專利範圍第1項之具外部電性連接結構之封裝基板，復包括導電層，係設於該電性接觸墊與銅凸塊之間，其中，該導電層係為化學鍍銅。
  3. 如申請專利範圍第1項之具外部電性連接結構之封裝基板，復包括表面處理層，係設於該銲錫凸塊與銅凸塊之間。
  4. 如申請專利範圍第3項之具外部電性連接結構之封裝基板，其中，該表面處理層之材料係選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。
  5. 一種具外部電性連接結構之封裝基板之製法，係包括：提供一基板本體，係具有至少一表面，於該表面上具有複數電性接觸墊；於該基板本體之表面與電性接觸墊上形成絕緣保護層，且該絕緣保護層具有複數絕緣保護層開孔，令各該電 性接觸墊之部份對應外露於各該絕緣保護層開孔；於該絕緣保護層上形成具有複數阻層開孔之阻層，以令各該絕緣保護層開孔及電性接觸墊對應外露於各該阻層開孔中；於該阻層開孔中之電性接觸墊與絕緣保護層上形成銅凸塊；於該銅凸塊上以印刷形成銲錫凸塊；進行迴焊製程，使該銲錫凸塊覆蓋於該銅凸塊頂面；以及移除該阻層。
  6. 如申請專利範圍第5項之具外部電性連接結構之封裝基板之製法，於形成該銲錫凸塊之前，復包括於該銅凸塊上形成表面處理層，並於該表面處理層形成該銲錫凸塊。
  7. 如申請專利範圍第6項之具外部電性連接結構之封裝基板之製法，其中，該表面處理層之材料係選自電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。
  8. 如申請專利範圍第5項之具外部電性連接結構之封裝基板之製法，其中，於該迴焊製程後，該銲錫凸塊復包覆該銅凸塊側表面，且該銲錫凸塊包覆側表面之厚度小於5微米。
TW99143421A 2010-12-13 2010-12-13 具外部電性連接結構之封裝基板及其製法 TWI418278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99143421A TWI418278B (zh) 2010-12-13 2010-12-13 具外部電性連接結構之封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99143421A TWI418278B (zh) 2010-12-13 2010-12-13 具外部電性連接結構之封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201225772A TW201225772A (en) 2012-06-16
TWI418278B true TWI418278B (zh) 2013-12-01

Family

ID=46726298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99143421A TWI418278B (zh) 2010-12-13 2010-12-13 具外部電性連接結構之封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI418278B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525650A (en) * 2004-01-30 2005-08-01 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
TW200938022A (en) * 2008-02-27 2009-09-01 Phoenix Prec Technology Corp Circuit board having conductive bumps and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525650A (en) * 2004-01-30 2005-08-01 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
TW200938022A (en) * 2008-02-27 2009-09-01 Phoenix Prec Technology Corp Circuit board having conductive bumps and fabrication method thereof

Also Published As

Publication number Publication date
TW201225772A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
TWI487450B (zh) 佈線基板及其製造方法
TWI495051B (zh) 無核心層之封裝基板及其製法
TWI393233B (zh) 無核心層封裝基板及其製法
TWI496259B (zh) 封裝裝置及其製造方法
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
TWI460834B (zh) 嵌埋穿孔晶片之封裝結構及其製法
TWI420634B (zh) 封裝結構及其製法
TWI473551B (zh) 封裝基板及其製法
TWI463925B (zh) 封裝基板及其製法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI542263B (zh) 中介基板及其製法
US20130249083A1 (en) Packaging substrate
TWI545997B (zh) 中介基板及其製法
TWI389276B (zh) 封裝基板結構及其製法
TWI417970B (zh) 封裝結構及其製法
TWI444123B (zh) 線路板製作方法及線路板
TWI419278B (zh) 封裝基板及其製法
JP2010232616A (ja) 半導体装置及び配線基板
TWI501366B (zh) 封裝基板及其製法
TWI419277B (zh) 線路基板及其製作方法與封裝結構及其製作方法
TWI418278B (zh) 具外部電性連接結構之封裝基板及其製法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees