TWI463925B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI463925B
TWI463925B TW100124361A TW100124361A TWI463925B TW I463925 B TWI463925 B TW I463925B TW 100124361 A TW100124361 A TW 100124361A TW 100124361 A TW100124361 A TW 100124361A TW I463925 B TWI463925 B TW I463925B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
circuit
circuit layer
package substrate
Prior art date
Application number
TW100124361A
Other languages
English (en)
Other versions
TW201304623A (zh
Inventor
Tzyy Jang Tseng
Chung W Ho
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100124361A priority Critical patent/TWI463925B/zh
Priority to CN201110215465.5A priority patent/CN102867806B/zh
Priority to US13/542,914 priority patent/US8912642B2/en
Publication of TW201304623A publication Critical patent/TW201304623A/zh
Priority to US14/539,312 priority patent/US10076039B2/en
Application granted granted Critical
Publication of TWI463925B publication Critical patent/TWI463925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝基板及其製法
　　本發明係有關一種封裝基板及其製法，尤指一種無核心層之封裝基板及其製法。
　　隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前半導體封裝結構已開發出不同的封裝型態，例如：打線式或覆晶式，係於一封裝基板上設置半導體晶片，且該半導體晶片藉由導線或焊錫凸塊電性連接至該封裝基板上。為了滿足半導體封裝件高整合度（integration）及微型化（miniaturization）的封裝需求，以供更多主、被動元件及線路載接，封裝基板亦逐漸由雙層電路板演變成多層電路板（multi-layer board），俾於有限的空間下運用層間連接技術（interlayer connection）以擴大封裝基板上可供利用的線路佈局面積，並能配合高線路密度之積體電路（integrated circuit）的使用需求，且降低封裝基板的厚度，而能達到封裝結構輕薄短小及提高電性功能之目的。
　　習知技術中，封裝基板係由一具有內層線路之核心板及對稱形成於其兩側之線路增層結構所構成。因使用核心板將導致整體結構厚度增加，故難以滿足電子產品功能不斷提昇而體積卻不斷縮小的需求。
　　因此，遂發展出無核心層（coreless）之封裝基板，以縮短導線長度及降低整體結構厚度以符合高頻化、微小化的趨勢。如第1圖所示之無核心層之封裝基板1，其製法係包括：於一承載板（未圖示）上形成第一介電層120a，且於該第一介電層120a上形成第一線路層11；於該第一介電層120a與第一線路層11上形成線路增層結構12，該線路增層結構12具有第二、第三與第四介電層120b,120c,120d，且於該第二至第四介電層120b,120c,120d上形成有第二線路層121，各該第二線路層121藉由導電盲孔122相互電性連接；移除該承載板，以外露該第一介電層120a；於該第一介電層120a、及第四介電層120d與第二線路層121上分別形成如綠漆之防焊層14a,14b；於該防焊層14a與第一介電層120a中形成開孔140a，以外露該第一線路層11之部分表面，並於該防焊層14b上形成開孔140b，以外露該第二線路層121之部分表面；於該開孔140a,140b中形成金屬凸塊13a,13b，以分別結合焊球15a,15b，令上側焊球15b用以接置晶片（未圖示），而下側焊球15a用以接置電路板（未圖示），換句話說，上述製程是從封裝基板1的下側（即接觸該承載板之表面）開始製作，而後逐漸增層至用以接置晶片的金屬凸塊13b與防焊層14b為止，也就是從植球側開始製作到置晶側。
　　其中，每製作一層介電層時即需進行一次固化（curing）製程，使原本半固化的介電材的結構得以固化，且介電層經固化的次數越多，介電層之內部分子向中間集中聚縮的程度越完全，又每一次的固化製程都會影響整體結構中所有的介電層，故於習知封裝基板1中，該第一介電層120a係經過四次固化製程，而該第二、第三與第四介電層120b,120c,120d則分別經過三次、二次與一次固化製程。
　　承上述，因該第一至第四介電層120a,120b,120c,120d所經過之固化次數不同，會造成各介電層尚存的聚縮能力亦不相同，由於該第一介電層120a經過最多次固化製程，所以幾乎不再有聚縮能力，即該第一介電層120a中幾乎沒有聚縮力存在，依此類推，該第二、第三與第四介電層120b,120c,120d中的聚縮力將依序漸增，而由於各介電層的聚縮力都會對封裝基板產生一種由四周往中心拉扯的力量，故習知封裝基板1呈現該第四介電層120d之側下凹且該第一介電層120a之側凸出的翹曲現象，即置晶側朝上的整體封裝基板1呈「微笑」狀是此類製程所顯現的一個特性，而此基板彎翹之現象會造成封裝基板的製作及其後續封裝製程的困擾，進而影響良率。
　　惟，該第一介電層120a及第四介電層120d上分別形成有該防焊層14a,14b，且因下側防焊層14a之開孔140a大於該上側防焊層14b之開孔140b，故下側防焊層14a的實際覆蓋面積小於該上側防焊層14b的實際覆蓋面積，即該上側防焊層14b具有較下側防焊層14a多的材料，又該防焊層14a,14b同樣會有分子聚縮的能力，所以該上側防焊層14b對於封裝基板的拉扯力量大於下側防焊層14a的拉扯力量，這將造成該封裝基板1之翹曲程度更加嚴重（如第1圖中所示之虛線）。
　　此外，習知技術中的防焊層及其所覆蓋的外層線路層並非共平面，這也影響到整體封裝的良率與密度。
　　因此，如何克服上述習知技術中之翹曲過多的問題，實已成目前亟欲解決的課題。
　　鑑於上述習知技術之封裝基板翹曲過多的缺失，本發明揭露一種封裝基板，係包括：第一介電層，係具有相對之第一表面與第二表面；複數第一金屬凸塊，係嵌埋於該第一介電層之第一表面，各該第一金屬凸塊並具有相對之第一端與第二端，且該第一金屬凸塊之第二端外露於該第一表面，以供半導體晶片接置於該第一金屬凸塊上；第一線路層，係嵌埋和外露於該第一介電層之第二表面，該第一金屬凸塊之第一端嵌入至該第一線路層中，且該第一線路層與第一介電層之間、及該第一線路層與第一金屬凸塊之間設有導電層；以及增層結構，係設於該第一線路層與第一介電層上，該增層結構的最外層具有複數電性接觸墊，以供外部電子裝置接置於該電性接觸墊上。
　　本發明復揭露一種封裝基板之製法，係包括：提供一具有相對兩表面之承載板，且各該表面上形成有複數具有相對之第一端與第二端的第一金屬凸塊，且該第二端係接置於該承載板之表面上，以供半導體晶片接置於該第一金屬凸塊上；於該承載板的表面與第一金屬凸塊上覆蓋第一介電層，且該第一介電層具有複數第一開槽，以外露該第一金屬凸塊之第一端的頂表面與側表面；於該第一介電層與第一金屬凸塊之第一端上形成導電層；於該導電層上形成金屬層；移除該金屬層與導電層高於該第一介電層頂表面的部分，而於該第一開槽中構成第一線路層；於該第一線路層與第一介電層上形成增層結構，而構成一上下成對的整版面封裝基板，該增層結構的最外層具有複數電性接觸墊，以供外部電子裝置接置於該電性接觸墊上；以及移除該承載板而分離該上下成對的整版面封裝基板，以成為兩個整版面封裝基板。
　　由上可知，本發明的封裝基板係由用以接置晶片的一側製作到用以連接外部電子元件的一側，這樣會造成最終置晶側朝上的整體封裝基板呈「反微笑」的形狀；但是又由於第一介電層（最上層介電層）被移除的面積小於最下層介電層，所以又會產生使封裝基板呈「微笑」形狀的應力，最終此微笑與反微笑的應力將相互抵銷，使得整體封裝基板較為平整。
　　此外，本發明所製作的封裝基板在置晶側係電性接觸墊與介電層齊平於表面，所以能增加電性接觸墊的密度，而有利於高密度封裝製程。
　　而且，本發明係以介電層來取代習知如綠漆之防焊層，使得封裝基板中的各層的材質均勻且單純化，而有助於整體封裝基板更為穩定與平整，並提升良率。
　　再者，本發明之金屬凸塊製程不需使用傳統之雷射開孔方式，雖然雷射可以透過調整來提高整體速度，但是畢竟雷射一次只能形成一個開孔，因此本發明之同時形成複數金屬凸塊的方式能有效減少製程時間，並降低成本。又，本發明係將金屬凸塊嵌入至線路層中，故能提升其結合之可靠度。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
　　請參閱第2A至2G圖，係本發明之封裝基板暨其應用例及其製法之剖視圖，其中，第2E’與2E”圖係第2E圖的其他實施態樣。
　　如第2A圖所示，提供一具有相對兩表面50a之承載板50，且各該表面50a上形成有複數具有相對之第一端52a與第二端52b的第一金屬凸塊52，且該第二端52b係接置於該承載板50之表面50a上，以供半導體晶片59接置於該第一金屬凸塊52上（請參照第2G圖），以本實施例來說，該承載板50復可包括支持層501與設於該支持層501兩表面上的中介層502，以令該第一金屬凸塊52形成於該中介層502上，其中，形成該第一金屬凸塊52之材料可為銅、鎳、錫、金、銀或銅錫合金，且以加成法、半加成法（SAP）、減成法、電鍍、無電鍍沉積（electroless plating deposit）、化學沉積或印刷之方式形成該第一金屬凸塊52。然而，有關形成金屬凸塊之方式與材料種類繁多，並不限於上述。
　　如第2B圖所示，於該承載板50的表面50a與第一金屬凸塊52上覆蓋第一介電層53。
　　如第2C圖所示，於該第一介電層53中形成複數第一開槽530，以外露該第一金屬凸塊52之第一端52a的頂表面與側表面。
　　如第2D圖所示，於該第一介電層53與第一金屬凸塊52之第一端52a上形成導電層54，於該導電層54上形成金屬層（未圖示），接著，移除該金屬層與導電層54高於該第一介電層53頂表面的部分，而於該第一開槽530中構成第一線路層551。
　　要補充說明的是，該第一線路層551除了以前述之電鍍方式來形成之外，亦可使用下述方式來形成：首先，於如第2B圖之結構上形成遮罩層（未圖示），再以雷射來圖案化該遮罩層並形成如第2C圖之該第一開槽530，接著，全面性地形成活化層（未圖示），形成該活化層的方法有多種，而在本實施例中，該活化層可以是經由浸鍍而形成，詳細而言，其可浸泡於含有複數金屬顆粒的化學溶液中，而該等金屬顆粒可以附著在該遮罩層、該第一開槽530表面、及外露之該第一端52a的頂表面與側表面，進而形成該活化層，其中，該金屬顆粒例如是鈀顆粒、鉑顆粒、金顆粒或銀顆粒，且該鈀顆粒可以來自於氯化物錫鈀膠體或硫酸鈀螯合物（chelator），接著，移除該遮罩層及其上的該活化層，最後，藉由化學鍍（即無電電鍍（electroless plating））方式以於該第一開槽530中的該活化層上形成如第2D圖之該第一線路層551。又本發明中之嵌埋線路均可應用前述之線路形成方式，故將不再於下文中重複說明。
　　如第2E圖所示，先於該第一線路層551上形成第二金屬凸塊561，並於該第一線路層551、第二金屬凸塊561與第一介電層53上形成第二介電層562，再於該第二介電層562中形成外露該第二金屬凸塊561之第三端561a的頂表面與側表面的複數第二開槽562a，且於該第二開槽562a中形成該第二線路層563，可視需要重複進行前述線路增層步驟，以於該第一線路層551與第一介電層53上形成增層結構56，該增層結構56係包括至少一該第二介電層562、嵌埋和外露於該第二介電層562表面之該第二線路層563、及該等形成於該第二介電層562中並電性連接該第一線路層551與第二線路層563或電性連接該等第二線路層563之該第二金屬凸塊561，該第二金屬凸塊561具有相對之第三端561a與第四端561b，該第二金屬凸塊561之第三端561a嵌入至該第二線路層563中，且最外層之該第二線路層563具有複數電性接觸墊563a，以供外部電子裝置接置於該電性接觸墊563a上，如此則構成一上下成對的整版面封裝基板，然後，移除該承載板50而分離該上下成對的整版面封裝基板，以成為兩個整版面封裝基板5’。
　　或者，可如第2E’圖所示，係第2E圖的另一實施態樣，該增層結構57係包括至少一第二介電層571、嵌埋和外露於該第二介電層571表面之第二線路層573、及複數形成於該第二介電層571中並電性連接該第一線路層551與第二線路層573或電性連接該等第二線路層573之導電盲孔572，且最外層之該第二線路層573具有複數電性接觸墊573a，此外，該增層結構57之製程係先形成該第二介電層571，再於該第二介電層571中形成盲孔571a與第二開槽571b，並於該盲孔571a與第二開槽571b中分別形成該導電盲孔572與第二線路層573。至於其他特徵則大致相同於第2E圖，故在此不加以贅述。
　　或者，可如第2E”圖所示，係第2E’圖的另一實施態樣，該增層結構58係包括至少一第二介電層581、形成於該第二介電層581上之第二線路層583、及複數形成於該第二介電層581中並電性連接該第一線路層551與第二線路層583或電性連接該等第二線路層583之導電盲孔582，且最外層之該第二線路層583具有複數電性接觸墊583a，該增層結構58之製程係先形成該第二介電層581，再於該第二介電層581中形成盲孔581a，並於該盲孔581a中與該第二介電層581上分別形成該導電盲孔582與第二線路層583。至於其他特徵則大致相同於第2E’圖，故在此不加以贅述，且後續製程僅以第2E圖做為例示。
　　要注意的是，雖然在該增層結構56,57,58中並未圖示出導電層，但是應理解本實施例的該第二線路層563,573,583可藉由該導電層的電鍍程序而形成（即類似第2B至2D圖的步驟）。
　　如第2F圖所示，進行切單（singulation）製程，以得到複數個封裝基板5”。
　　如第2G圖所示，於該第一金屬凸塊52上封裝接置半導體晶片59，並於該電性接觸墊563a上形成焊球60。
　　要注意的是，本實施例係先切割成該等封裝基板5”後，再接置該半導體晶片59；但是當然也可先接置該半導體晶片59，最後再進行切割。
　　本發明復提供一種封裝基板，係包括：第一介電層53，係具有相對之第一表面53a與第二表面53b；複數第一金屬凸塊52，係嵌埋於該第一介電層53之第一表面53a，各該第一金屬凸塊52並具有相對之第一端52a與第二端52b，且該第一金屬凸塊52之第二端52b外露於該第一表面53a，以供半導體晶片59接置於該第一金屬凸塊52上；第一線路層551，係嵌埋和外露於該第一介電層53之第二表面53b，該第一金屬凸塊52之第一端52a嵌入至該第一線路層551中，且該第一線路層551與第一介電層53之間、及該第一線路層551與第一金屬凸塊52之間設有導電層54；以及增層結構56,57,58，係設於該第一線路層551與第一介電層53上，該增層結構56,57,58的最外層具有複數電性接觸墊563a,573a,583a，以供外部電子裝置接置於該電性接觸墊563a,573a,583a上。
　　於上所述之封裝基板中，該增層結構56係包括至少一第二介電層562、嵌埋和外露於該第二介電層562表面之第二線路層563、及複數設於該第二介電層562中並電性連接該第一線路層551與第二線路層563或電性連接該等第二線路層563之第二金屬凸塊561，該第二金屬凸塊561具有相對之第一端561a與第二端561b，該第二金屬凸塊561之第一端561a嵌入至該第二線路層563中，且最外層之該第二線路層563具有該等電性接觸墊563a。
　　又於前述之封裝基板中，該增層結構57係包括至少一第二介電層571、嵌埋和外露於該第二介電層571表面之第二線路層573、及複數設於該第二介電層571中並電性連接該第一線路層551與第二線路層573或電性連接該等第二線路層573之第二導電盲孔572，且最外層之該第二線路層573具有該等第二電性接觸墊573a。
　　於本發明之封裝基板中，該增層結構58係包括至少一第二介電層581、設於該第二介電層581上之第二線路層583、及複數設於該第二介電層581中並電性連接該第一線路層551與第二線路層583或電性連接該等第二線路層583之導電盲孔582，且最外層之該第二線路層583具有該等第二電性接觸墊583a。
　　要補充說明的是，本說明書中所述之外部電子裝置可為電路板或其他封裝結構。
　　綜上所述，本發明的封裝基板係由用以接置晶片的一側製作到用以連接外部電子元件的一側，這樣會造成最終置晶側朝上的整體封裝基板呈「反微笑」的形狀；但是又由於第一介電層（最上層介電層）被移除的面積小於最下層介電層，所以又會產生使封裝基板呈「微笑」形狀的應力，最終此微笑與反微笑的應力將相互抵銷，使得整體封裝基板較為平整。
　　此外，本發明所製作的封裝基板在置晶側係電性接觸墊與介電層齊平於表面，所以能增加電性接觸墊的密度，而有利於高密度封裝製程。
　　而且，本發明係以介電層來取代習知如綠漆之防焊層，使得封裝基板中的各層的材質均勻且單純化，而有助於整體封裝基板更為穩定與平整，並提升良率。
　　再者，本發明之金屬凸塊製程不需使用傳統之雷射開孔方式，雖然雷射可以透過調整來提高整體速度，但是畢竟雷射一次只能形成一個開孔，因此本發明之同時形成複數金屬凸塊的方式能有效減少製程時間，並降低成本。又，藉由將金屬凸塊嵌入至線路層中，可使得該線路層與該金屬凸塊之間的接觸面積增加，所以兩者之間的結合性較佳，進而能提升整體可靠度。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1,5”．．．封裝基板
10．．．核心板
100．．．內層線路
11,551．．．第一線路層
12．．．線路增層結構
120a,53．．．第一介電層
120b,562,571,581．．．第二介電層
120c．．．第三介電層
120d．．．第四介電層
121,563,573,583．．．第二線路層
563a,573a,583a．．．電性接觸墊
122,572,582．．．導電盲孔
13a,13b．．．金屬凸塊
14a,14b．．．防焊層
140a,140b．．．開孔
15a,15b,60．．．焊球
5’．．．整版面封裝基板
50．．．承載板
50a．．．表面
501．．．支持層
502．．．中介層
52．．．第一金屬凸塊
52a．．．第一端
52b．．．第二端
53a．．．第一表面
53b．．．第二表面
530．．．第一開槽
54．．．導電層
56,57,58．．．增層結構
561．．．第二金屬凸塊
561a．．．第三端
561b．．．第四端
562a,571b．．．第二開槽
571a,581a．．．盲孔
59．．．半導體晶片
　　第1圖係為習知無核心層之封裝基板的剖視示意圖；以及
　　第2A至2G圖係本發明之封裝基板暨其應用例及其製法之剖視圖，其中，第2E’與2E”圖係第2E圖的其他實施態樣。
52．．．第一金屬凸塊
52a．．．第一端
52b．．．第二端
53．．．第一介電層
53a．．．第一表面
53b．．．第二表面
530．．．第一開槽
54．．．導電層
551．．．第一線路層
56．．．增層結構
561．．．第二金屬凸塊
561a．．．第三端
561b．．．第四端
562．．．第二介電層
562a．．．第二開槽
563．．．第二線路層
563a．．．電性接觸墊
5”．．．封裝基板

Claims (10)

  1. 一種封裝基板，係包括：第一介電層，係具有相對之第一表面與第二表面；複數第一金屬凸塊，係嵌埋於該第一介電層之第一表面，各該第一金屬凸塊並具有相對之第一端與第二端，且該第一金屬凸塊之第二端外露於該第一表面，以供半導體晶片接置於該第一金屬凸塊上；第一線路層，係嵌埋和外露於該第一介電層之第二表面，該第一金屬凸塊之第一端嵌入至該第一線路層中，且該第一線路層與第一介電層之間、及該第一線路層與第一金屬凸塊之間設有導電層；以及增層結構，係設於該第一線路層與第一介電層上，該增層結構的最外層具有複數電性接觸墊，以供外部電子裝置接置於該電性接觸墊上。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該增層結構係包括至少一第二介電層、嵌埋和外露於該第二介電層表面之第二線路層、及複數設於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路層之第二金屬凸塊，該第二金屬凸塊具有相對之第三端與第四端，該第二金屬凸塊之第三端嵌入至該第二線路層中，且最外層之該第二線路層具有該等電性接觸墊。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該增層結構係包括至少一第二介電層、嵌埋和外露於該第二介電層表面之第二線路層、及複數設於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路 層之導電盲孔，且最外層之該第二線路層具有該等電性接觸墊。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該增層結構係包括至少一第二介電層、設於該第二介電層上之第二線路層、及複數設於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路層之導電盲孔，且最外層之該第二線路層具有該等電性接觸墊。
  5. 一種封裝基板之製法，係包括：提供一具有相對兩表面之承載板，且各該表面上形成有複數具有相對之第一端與第二端的第一金屬凸塊，且該第二端係接置於該承載板之表面上；於該承載板的表面與第一金屬凸塊上覆蓋第一介電層，且該第一介電層具有複數第一開槽，以外露該第一金屬凸塊之第一端的頂表面與側表面；於該第一介電層與第一金屬凸塊之第一端上形成導電層；於該導電層上形成金屬層；移除該金屬層與導電層高於該第一介電層頂表面的部分，而於該第一開槽中構成第一線路層，且該第一金屬凸塊之第一端嵌入至該第一線路層中；於該第一線路層與第一介電層上形成增層結構，而構成一上下成對的整版面封裝基板，該增層結構的最外層具有複數電性接觸墊，以供外部電子裝置接置於該電性接觸墊上；以及移除該承載板而分離該上下成對的整版面封裝基板，以成為兩個整版面封裝基板，以供半導體晶片接置於 該第一金屬凸塊之第二端上。
  6. 如申請專利範圍第5項所述之封裝基板之製法，復包括進行切單製程，以得到複數個封裝基板。
  7. 如申請專利範圍第5項所述之封裝基板之製法，其中，該承載板復包括支持層與設於該支持層兩表面上的中介層，以令該第一金屬凸塊與第一介電層形成於該中介層上。
  8. 如申請專利範圍第5項所述之封裝基板之製法，其中，該增層結構係包括至少一第二介電層、嵌埋和外露於該第二介電層表面之第二線路層、及複數形成於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路層之第二金屬凸塊，該第二金屬凸塊具有相對之第三端與第四端，該第二金屬凸塊之第三端嵌入至該第二線路層中，且最外層之該第二線路層具有該等電性接觸墊，其中，該增層結構之製程係先形成該第二金屬凸塊，並形成該第二介電層，再於該第二介電層中形成外露該第二金屬凸塊之第三端的頂表面與側表面的複數第二開槽，且於該第二開槽中形成該第二線路層。
  9. 如申請專利範圍第5項所述之封裝基板之製法，其中，該增層結構係包括至少一第二介電層、嵌埋和外露於該第二介電層表面之第二線路層、及複數形成於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路層之導電盲孔，且最外層之該第二線路層具有該等電性接觸墊，其中，該增層結構之製程係先形成該第二介電層，再於該第二介電層中形成盲孔與第二開槽，並於該盲孔與第二開槽中分別形成該導電盲孔與第二線路層。
  10. 如申請專利範圍第5項所述之封裝基板之製法，其中，該增層結構係包括至少一第二介電層、形成於該第二介電層上之第二線路層、及複數形成於該第二介電層中並電性連接該第一線路層與第二線路層或電性連接該等第二線路層之導電盲孔，且最外層之該第二線路層具有該等電性接觸墊，其中，該增層結構之製程係先形成該第二介電層，再於該第二介電層中形成盲孔，並於該盲孔中與該第二介電層上分別形成該導電盲孔與第二線路層。
TW100124361A 2011-07-08 2011-07-08 封裝基板及其製法 TWI463925B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100124361A TWI463925B (zh) 2011-07-08 2011-07-08 封裝基板及其製法
CN201110215465.5A CN102867806B (zh) 2011-07-08 2011-07-25 封装基板及其制造方法
US13/542,914 US8912642B2 (en) 2011-07-08 2012-07-06 Packaging substrate and fabrication method thereof
US14/539,312 US10076039B2 (en) 2011-07-08 2014-11-12 Method of fabricating packaging substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100124361A TWI463925B (zh) 2011-07-08 2011-07-08 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201304623A TW201304623A (zh) 2013-01-16
TWI463925B true TWI463925B (zh) 2014-12-01

Family

ID=47438160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124361A TWI463925B (zh) 2011-07-08 2011-07-08 封裝基板及其製法

Country Status (3)

Country Link
US (2) US8912642B2 (zh)
CN (1) CN102867806B (zh)
TW (1) TWI463925B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254197B (zh) * 2013-06-27 2017-10-27 碁鼎科技秦皇岛有限公司 电路板及其制作方法
CN105097558A (zh) * 2014-04-21 2015-11-25 富葵精密组件(深圳)有限公司 芯片封装结构、制作方法及芯片封装基板
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI573230B (zh) * 2015-06-26 2017-03-01 矽品精密工業股份有限公司 封裝件及其封裝基板
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
US10074602B2 (en) * 2016-11-11 2018-09-11 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
CN111586995B (zh) * 2020-06-16 2021-06-25 上海泽丰半导体科技有限公司 一种多层有机基板及制作方法
TW202326957A (zh) * 2021-12-30 2023-07-01 漢民測試系統股份有限公司 測試基板及其製造方法及探針卡
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201002166A (en) * 2008-06-18 2010-01-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JPH11121932A (ja) * 1997-10-17 1999-04-30 Ibiden Co Ltd 多層配線板及び多層プリント配線板
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
CN2560099Y (zh) * 2002-06-05 2003-07-09 威盛电子股份有限公司 高密度集成电路构装结构
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN100403504C (zh) * 2006-07-25 2008-07-16 威盛电子股份有限公司 封装基板工艺和芯片封装体
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
CN101197344B (zh) * 2007-12-27 2011-03-30 日月光半导体制造股份有限公司 封装基板及其制作方法
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201002166A (en) * 2008-06-18 2010-01-01 Phoenix Prec Technology Corp Printed circuit board and fabrication method thereof
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Also Published As

Publication number Publication date
CN102867806A (zh) 2013-01-09
CN102867806B (zh) 2016-04-27
TW201304623A (zh) 2013-01-16
US20130009306A1 (en) 2013-01-10
US20150068033A1 (en) 2015-03-12
US8912642B2 (en) 2014-12-16
US10076039B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
TWI463925B (zh) 封裝基板及其製法
TWI473551B (zh) 封裝基板及其製法
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
US8859912B2 (en) Coreless package substrate and fabrication method thereof
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI544599B (zh) 封裝結構之製法
US20100288541A1 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
US20130249083A1 (en) Packaging substrate
TWI723414B (zh) 電子封裝件及其製法
TWI624011B (zh) 封裝結構及其製法
TWI789151B (zh) 電子封裝件及其製法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
TWI612627B (zh) 電子封裝件及其製法
JP2010021468A (ja) 回路基板及び回路基板の製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
TWI805216B (zh) 電子封裝件及其基板結構
US20220199520A1 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI818719B (zh) 承載結構
TW201347124A (zh) 半導體封裝件及其製法
TWI831749B (zh) 封裝件基板及其製造方法
TW202422841A (zh) 電子封裝件及其製法
TWI418278B (zh) 具外部電性連接結構之封裝基板及其製法
TWI465159B (zh) 具階梯式開口之封裝基板
CN117766505A (zh) 封装基板及其制法