CN2560099Y - 高密度集成电路构装结构 - Google Patents

高密度集成电路构装结构 Download PDF

Info

Publication number
CN2560099Y
CN2560099Y CN 02237037 CN02237037U CN2560099Y CN 2560099 Y CN2560099 Y CN 2560099Y CN 02237037 CN02237037 CN 02237037 CN 02237037 U CN02237037 U CN 02237037U CN 2560099 Y CN2560099 Y CN 2560099Y
Authority
CN
China
Prior art keywords
dielectric layer
substrate
metal level
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02237037
Other languages
English (en)
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 02237037 priority Critical patent/CN2560099Y/zh
Application granted granted Critical
Publication of CN2560099Y publication Critical patent/CN2560099Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种构装集成电路(PackagingIntegrated Circuit)的结构，特别是由一介电层定义外层的高密度集成电路构装结构，本实用新型在构装集成电路中外层的焊接垫上增长具有焊接沾附性的金属，作为第一焊接垫表面上的材质，并在外层电路的金属层表面形成一介电层，且在金属层侧壁形成一不具焊接沾附性的绝缘层，以避免构装集成电路发生短路，在本实用新型中，焊接凸块可直接与盲孔上的焊接垫相互连接，以将芯片固定在基板上。

Description

高密度集成电路构装结构
技术领域
本实用新型涉及一种高密度构装集成电路的结构，特别是一种由介电层定义外层的高密度集成电路构装结构，以增加构装集成电路内的电路积集度与构装集成电路的可靠度，并增加构装集成电路的制程的运作效率。
背景技术
集成电路一般需要架构于构装材料的内，例如传统的四边扁平构装(Quad Flat Package，QFP)。平坦的构装结构包含一引脚架，在引脚架上有许多接触于集成电路芯片(Chip)的引线。芯片被构装在一有机械支撑及与电路绝缘的坚固塑料内，而引线主要是焊接在印刷电路板上。
在过去，集成电路厂商所发展出来的集成电路构装技术，已企图满足微小化的要求。对于微小化的集成电路改良方法，是使其能够在硅底材上结合包含电路、芯片等数以百万计的晶体管电路组件。这些改良的方法导致在有限的空间中构装电路组件的方法更受到重视。
集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料模具构装起来，且有多样化的针脚露出和互相连接的设计。例如：提供一相当平坦构装的M型双列直插式构装体(M Dual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(Small Outline J-leaded；SOJ)，其为采用模型的构装。
依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(Single Chip Package；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(Surface MountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(Direct Chip Attach；DCA)构装，以降低构装集成电路体积的大小，并增加构装集成电路内部电路的积集度。芯片直接黏结的技术为直接将集成电路的芯片(Integrated Circuit Chip)固定至基板(Substrate)上，再进行电路的连结。
参照图1所示，此为传统使用防焊膜将芯片固定于基板上的示意图。首先提供一基板10及一芯片40，其中此基板10上包含已布局好的多个电路导线25、多个第一焊接垫(Solder Pad)20、防焊膜(SolderMask)30、与预焊平台18(可依需要省略)，而此芯片上则包含多个第二焊接垫45与多个焊接凸块(Solder Bump)15。多个焊接凸块15由多个第二焊接垫45连接于芯片40上。接下来芯片40即可由多个焊接凸块15连接于基板10上的的多个第一焊接垫20或预焊平台18上，以将芯片40固定于基板10上，其中任一焊接凸块15的位置均对应于任一第一焊接垫20。
在传统的构装集成电路结构中，使用防焊膜30的目的是为避免基板10上的联机电路导线25受到外来环境的侵害，并防止后续制程中，因焊接凸块15的溢流而造成电路之间的短路。因此在传统包含防焊膜的构装集成电路结构中，防焊膜30必须覆盖在分布于基板上的电路25上，以保护分布在基板10上的电路25。为了提供较佳的保护功能，防焊膜30更须覆盖部分分布于基板10上的任一第一焊接垫20上，以避免焊接凸块15在后续的制程中因溢流而造成短路的缺陷。由于防焊膜必须覆盖在部分分布于基板10上的任一第一焊接垫20上，因此在传统使用防焊膜的构装集成电路结构中，第一焊接垫20的周边需要预留额外的边界以便有足够的对位误差容许宽度来承载焊接凸块，也因此在基板上的第一焊接垫20与第一焊接垫20之间所能容许导线的数目将会变少。此现象将造成使用防焊膜的构装集成电路结构的体积无法缩小，而使此技术无法适用于集成电路体积越来越小的需求。
使用防焊膜的构装集成电路，由于防焊膜必须覆盖在部分的任一第一焊接垫上，因此也会在焊接凸块连接至第一焊接垫上时，发生焊接凸块定位不准的问题而影响构装集成电路的品质。而且当基板有多层电路时，防焊膜将无法彻底充填至所需充填的位置，而导致电路容易发生短路的缺陷。当使用的构装形式为没有全部覆盖灌胶模混合物(Molding Compound)的覆晶接合(Flip Chip；FC)时，所代替的覆晶填充(Underfill)与覆盖于电路上的防焊膜因结合力较弱将容易剥落而导致较差的构装可靠性及与基板上的电路容易发生短路的缺陷。
实用新型内容
本实用新型的主要目的在于克服现有技术的不足与缺陷，提供一种由介电层定义外层的高密度集成电路构装结构，利用具焊接沾附性(Solder Wettability)的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路。
本实用新型的第二个目的为利用具焊接沾附性的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以提高构装集成电路在基板上的电路积集度。
本实用新型的第三个目的为利用具焊接沾附性的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以增加构装集成电路的可靠度。
本实用新型的第四个目的为利用具焊接沾附性的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以提高构装集成电路的良率(yield)。
本实用新型的第五个目的为利用具焊接沾附性的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以提高构装集成电路的生产效率。
本实用新型的再一个目的为利用具焊接沾附性的金属，作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以降低构装集成电路的生产成本。
根据以上所述的目的，本实用新型提供了一项由介电层定义外层的高密度集成电路构装结构，利用具焊接沾附性的金属作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层层且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路。首先提供一基板，其中此基板的表面包含一第一介电层及多个第一介层盲孔，且此基板内部包含第二介电层、多个第二介层盲孔与第一金属层。接下来在此第一介电层、多个第一介层盲孔的底部与多个第一介层盲孔的侧壁上形成一第二金属层。此第二金属层可随制程的需求而决定是否填满多个第一介层盲孔，且此第二金属层的材质通常为铜(Copper)。接下来在第二金属层上形成一第三介电层，并在第三介电层上决定后续制程中所欲形成的第一焊接垫的位置。接下来利用激光或是电浆蚀刻的方式移除部分的第三介电层以在基板的表面露出第二金属层，其中此移除第三介电层的制程中不需使用光阻层。接下来在露出的第二金属层上增长第一焊接垫上表面金属层，其中此第一焊接垫表面为一具有焊接沾附性的金属，以电镀、无电镀、物理沉积或是化学沉积的方式所形成的镍/金层、锡/铅层、镍层、或是锡层。接下来在第三介电层上设计表面上所形成的电路，并移除部分的第三介电层与蚀刻部分的第二金属层，以在基板表面上形成多个焊接界面与电路结构，其中任一焊接界面包含第一焊接垫与第二金属层，且任一电路结构包含第三介电层与第二金属层。当第一介层盲孔由第一焊接垫所填满时，第一焊接垫可与其下方在第一介层盲孔的底部及侧壁上所形成的第二金属层组合成为焊接界面。在后续制程中，焊接凸块可依需求而直接连结至部分多个第一介层盲孔上方所形成的焊接界面。在移除部分第三介电层的的程序中采用激光的方式进行移除，并对基板表面进行一电浆清洗的程序，因此在此制程中可不需要使用光阻层。最后在第二金属层的侧表面上形成一不具焊接沾附性的绝缘层，即可完成未包含防焊膜的构装集成电路中的基板的制作程序。由多个第二焊接垫或预焊平台(Presoldering)连接到多个焊接凸块的芯片，可直接由多个焊接凸块，经回焊(SolderReflow)加热连接至多个第一焊接垫或预焊平台上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶模混合物或植入覆晶填充(Underfill)方式，以保护基板上所形成的电路与芯片，即可完成由介电层定义外层的高密度构装集成电路的制程。
利用本实用新型的制程与结构可提高构装集成电路在基板上的电路积集度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高构装集成电路的良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本。
附图说明
图1为传统使用防焊膜将芯片固定于基板上的示意图；
图2为基板的示意图；
图3为基板的另一示意图；
图4A为在基板的表面上形成一第二金属层的示意图；
图4B为在部分第二金属层上形成第三介电层的示意图；
图4C为在部分的第二金属层上形成第一焊接垫的示意图；
图4D为在部分第一介电层上形成电路结构与焊接界面的示意图；
图4E为在第二金属层的侧表面上形成一绝缘层的示意图；
图4F为芯片连接至基板上的示意图；
图4G为在芯片及基板上形成一构装灌胶模混合物，并在基板底部连结多个第二焊接凸块的示意图；
图5A为在基板的表面上形成一第二金属层的示意图；
图5B为在部分第二金属层上形成第三介电层的示意图；
图5C为在部分的第二金属层上形成第一焊接垫的示意图；
图5D为在部分第一介电层上形成电路结构与焊接界面的示意图；
图5E为在第二金属层的侧表面上形成一绝缘层的示意图；
图5F为芯片连接至基板上的示意图；及
图5G为在芯片及基板上形成一构装模具，并在基板底部连结多个第二焊接凸块的示意图。图中主要符号说明
10  基板
15  焊接凸块      18  预焊平台
20  第一焊接垫
25  电路
30  防焊膜
45  第二焊接垫
100 基板
110 第一介层盲孔  115 第二介层导通孔
120 第一介电层  125 第二介电层
130 第一金属层
200 第二金属层
202 绝缘层  210 第三介电层
220 第一焊接垫  250 电路结构
260 焊接界面
300 芯片
310 第二焊接垫  320 第一焊接凸块
400 构装灌胶模混合物  500 第三焊接垫
510 第二焊接凸块
具体实施方式
下面结合附图和实施例详细说明本实用新型的具体实施方式。
本实用新型提供了一种由介电层定义外层的高密度集成电路构装结构，利用具焊接沾附性(Solder Wettability)的金属作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层，并在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路。
参照图2所示，此为本实用新型的基板的示意图。本实用新型首先提供一基板100，此基板100的表面包含一第一介电层120，且此第一介电层120内部包含多个第一介层盲孔110。此基板100内部包含一第二介电层125与多个第一金属层130，其中第一介电层120覆盖第二介电层125与部分的第一金属层130。此多个第一金属层130形成于部分的第二介电层125上，并位于第一介电层与第二介电层之间。任一第一介层盲孔110的底部均露出第一金属层130，以使基板100连接至其它的电路组件。
参照图3所示，此为本实用新型的基板的另一示意图。此基板100的表面包含一第一介电层120，且此第一介电层120内部包含多个第一介层盲孔110。此基板100内部包含多个第二介电层125、多个第二介层导通孔115与多个第一金属层130，其中第一介电层120覆盖第二介电层125与部分的第一金属层130。此多个第一金属层130形成于部分的第二介电层125上，并位于第一介电层与第二介电层之间。任一第一介层盲孔110的底部均露出第一金属层130，以使基板100连接至其它的电路组件。本实用新型所利用的基板100均为在其表面上包含一第一介电层120与多个第一介层盲孔110，但并不限制基板100内部的结构。
以下叙述仅为本实用新型的一实施例，但并不限制本实用新型的范围。参照图4A所示，此为在基板的表面上形成一第二金属层的示意图。当决定基板的种类后，随即在基板的表面上形成一第二金属层200。此第二金属层200形成于第一介电层120上并形成于任一第一介层盲孔110的侧壁及底部用来作为基板表面的电路层。此第二金属层200所使用的材质会随着制程与产品需求的不同而改变。通常此第二金属层200所采用的材质为铜。
参照图4B所示，此为在部分第二金属层上形成第三介电层的示意图。当在基板的表面上形成一第二金属层200之后，随即在此第二金属层上形成一第三介电层210。接下来在第三介电层210上定义第一焊接垫的位置并移除部分的第三介电层210以露出部分的第二金属层200。任一第一介层盲孔110内的第三介电层210也会在此移除过程中被移除而在底部及侧壁上露出第二金属层200。部分所露出的第二金属层200的位置，即为在后续制程中所欲形成的第一焊接垫的位置。本实用新型在移除部分的第三介电层210的制程中，采用激光(Laser)的方式或是电浆蚀刻(Plasma Etching)以移除部分的第三介电层210。因此在此移除的部分的第三介电层210程序中，可不需要使用光阻层来保护基板表面的组件。
参照图4C所示，此为在部分的第二金属层上形成第一焊接垫的示意图。当移除部分的第三介电层210并露出部分的第二金属层200之后，随即在露出的第二金属层200上形成一第一焊接垫220。此第一焊接垫220用以连接后续制程中的第一焊接凸块，以使芯片能固定于基板之上。此第一焊接垫220为一具有焊接沾附性的金属，通常采用镍/金层、锡/铅层、镍层、或是锡层作为其材质。第一焊接垫220的厚度可随产品及制程需求的不同而改变。通常若第一焊接垫220为用来连接后续制程中的焊接凸块以使芯片能固定于基板100上，则此第一焊接垫220通常以电镀、无电镀、或物理/化学沉积的方法所形成的金属层。为了配合产品及制程的需求，通常可在第一焊接垫220上形成一预焊平台(未显示于图中)，以增加芯片与基板结合后的稳定度。
参照图4D所示，此为在部分第一介电层上形成电路结构与焊接界面的示意图。当在部分的第二金属层200上形成第一焊接垫220之后，随即在第二金属层200上的第三介电层210上设计所欲在基板100表面形成的电路。接下来利用激光或电浆的方式移除部分的第三介电层210，并使用电浆清洗(Plasma cleaning)的方式清洗基板的表面。接下来移除部分的第二金属层200以在第一介电层120上形成多个电路结构250与多个焊接界面260，其中任一电路结构250包含第三介电层210与第二金属层200而任一焊接界面260包含第一焊接垫220与第二金属层200。在第一介层盲孔110内部所形成的第一焊接垫金属层可与其下方在第一介层盲孔的底部及侧壁上所形成的第二金属层组合成为焊接界面。在后续制程中，焊接凸块可依需求而直接连结至部分多个第一介层盲孔110上方所形成的焊接界面。由于在移除部分的第三介电层210的过程中采用激光的方式，并使用电浆的方式清洗基板的表面，因此在移除部分的第三介电层210的过程中不需要使用光阻层。在移除部分的第二金属层200的过程中，由于任一电路结构与任一焊接界面上分别有第一焊接垫220与第三介电层210作为屏蔽，因此在任一电路结构250与任一焊接界面260的底部的第二金属层200不会被移除。在第一介电层120上所分布的电路结构250的位置，即为所欲布植在基板表面的电路。而在第一介电层120上所分布的焊接界面260的位置，即为在后续制程中与焊接凸块或是其它导线的位置。
参照图4E所示，此为在第二金属层的侧表面上形成一绝缘层的示意图。当在部分第一介电层120上形成多个电路结构250与多个焊接界面260后，随即在第二金属层200的侧表面上形成一绝缘层202。此绝缘层202的材质可为一不具焊接沾附性的金属氧化物，其主要的目的为防止在后续制程中，因为第一焊接凸块的溢流而导致不具防焊膜的构装集成电路发生短路。通常将基板100进行一氧化处理，以在第二金属层200的侧表面上形成一金属氧化物层作为绝缘层202。因为第二金属层200的顶部皆有第三介电层210或是第一焊接垫220保护，因此在形成绝缘层202的程序中，绝缘层202将不会形成于第二金属层200的顶部表面而会形成于第二金属层200的侧表面。绝缘层202的厚度随着制程与产品需求的不同而改变。
当成品完成之后，可视需求，必要时在基板的表面上覆盖一层离形膜(Release Film)，以防止基板在运送至后续制程的过程中遭受外部环境所污染。当基板被运送至下一道制程时，离形膜可轻易地被剥离基板的表面。在经过一道简易的清洗步骤后，基板随即可进行下一阶段的制程步骤。
参照图4F所示，此为芯片连接至基板上的示意图。当在第二金属层的侧表面形成一绝缘层后，随即可将芯片300与基板100相互连结。芯片300由多个第二焊接垫310或是预焊平台(未显示于图中)与多个第一焊接凸块320相互连结且任一第二焊接垫310均对应于任一第一焊接凸块320。芯片上更包含一保护层，以防止芯片在回焊加热黏结的过程中受到损毁。多个第一焊接凸块320可由加热的方式连接至基板100上的多个第一焊接垫220或是预焊平台上，以将芯片300固定于基板100上。任一第一焊接凸块320均可轻易对应于任一第一焊接垫220。由于本实用新型在移除部分的第三介电层的过程中并未使用光阻层，而是直接以激光或是电浆蚀刻的方式移除部分的第三介电层，而且在第一焊接凸块320连接至第一焊接垫220的过程中，不会因使用防焊膜需要预留额外的边界以便有足够对位误差容许宽度而产生定位的问题，因此本实用新型可增加集成电路密度及制程运作效率。并降低生产构装集成电路所需要的成本。将芯片固定在基板上仅为利用本实用新型的一种实施例，但并不限制本实用新型的范围。本实用新型还可利用在焊接界面上的第一焊接垫借助一导线而连接至其它的电路组件。
参照图4G所示，此为在芯片及基板上形成一构装模具，并在基板底部连结多个第二焊接凸块的示意图。当芯片300固定于基板100上后，随即可将芯片300及基板与芯片的接合处采用构装灌胶模混合物(Package Molding Compound)400构装方式或是覆晶填充物(Underfill)构装方式固定，并在基板底部连结多个第二焊接凸块510以保护芯片300与基板100上的电路在运作的过程中不会受到外界环境的影响而降低其运作的效能，并完成未包含防焊膜的构装集成电路的制程。在基板底部可由多个第三焊接垫500与多个第二个焊接凸块510相连接，以使不具防焊膜的构装集成电路可再连接其它组件。与基板100底部相连结的多个第二焊接凸块510仅为本实用新型的一实施例而不限制本实用新型的权利范围。利用本实用新型所制作的不具防焊膜的构装集成电路，仍可采用其它构装形式连接至其它组件上。
以下叙述为本实用新型的另一实施例，但并不限制本实用新型的范围。参照图5A所示，此为在基板的表面上形成一第二金属层的示意图。当决定基板的种类后，随即在基板的表面上形成一第二金属层200。此第二金属层200形成于第一介电层120上并填满多个第一介层盲孔110用来作为基板表面的电路层。此第二金属层200所使用的材质会随着制程与产品需求的不同而改变。通常此第二金属层200所采用的材质为铜。
参照图5B所示，此为在部分第二金属层上形成第三介电层的示意图。当在基板的表面上形成一第二金属层200并填满多个第一介层盲孔110之后，随即在此第二金属层上形成一第三介电层210。接下来在第三介电层210上定义第一焊接垫的位置并移除部分的第三介电层210以露出部分的第二金属层。所露出的第二金属层200的位置，即为在后续制程中所欲形成的第一焊接垫的位置。本实用新型在移除部分的第三介电层210的制程中，采用激光(Laser)的方式或是电浆蚀刻(Plasma Etching)以移除部分的第三介电层210。因此在此移除的部分的第三介电层210程序中，可不需要使用光阻层来保护基板表面的组件。
参照图5C所示，此为在部分的第二金属层上形成第一焊接垫的示意图。当移除部分的第三介电层210并露出部分的第二金属层200之后，随即在露出的第二金属层200上形成一第一焊接垫220。此第一焊接垫220用以连接后续制程中的第一焊接凸块，以使芯片能固定于基板100之上。此第一焊接垫220为一具有焊接沾附性的金属，通常采用镍/金层、锡/铅层、镍层、或是锡层作为其材质。第一焊接垫220的厚度可随产品及制程需求的不同而改变。通常若第一焊接垫220为用来连接后续制程中的焊接凸块以使芯片能固定于基板100上，则此第一焊接垫220通常以电镀、无电镀、或物理/化学沉积的方法所形成的金属层。为了配合产品及制程的需求，通常可在第一焊接垫220上形成一预焊平台(未显示于图中)，以增加芯片与基板结合后的稳定度。
参照图5D所示，此为在部分第一介电层上形成电路结构与焊接界面的示意图。当在部分的第二金属层200上形成第一焊接垫220之后，随即在第二金属层200上的第三介电层210上设计所欲在基板100表面形成的电路。接下来利用激光的方式移除部分的第三介电层210，并使用电浆清洗(Plasma cleaning)的方式清洗基板的表面。接下来移除部分的第二金属层200以在第一介电层120上形成多个电路结构250与多个焊接界面260，其中任一电路结构250包含第三介电层210与第二金属层200而任一焊接界面260包含第一焊接垫220与第二金属层200。部分多个第一介层盲孔110内所填充的第二金属层200也可与其上方的第一焊接垫组合成为焊接界面。在后续制程中，焊接凸块可依需求而直接连结至部分多个第一介层盲孔110上方所形成的焊接界面。由于在移除部分的第三介电层210的过程中采用激光的方式，并使用电浆的方式清洗基板的表面，因此在移除部分的第三介电层210的过程中不需要使用光阻层。在移除部分的第二金属层200的过程中，由于任一电路结构与任一焊接界面上分别有第一焊接垫220与第三介电层210保护，因此在任一电路结构250与任一焊接界面260的底部的第二金属层200不会被移除。在第一介电层120上所分布的电路结构250的位置，即为所欲布植在基板表面的电路。而在第一介电层120上所分布的焊接界面260的位置，即为在后续制程中与焊接凸块或是其它导线的位置。
参照图5E所示，此为在第二金属层的侧表面上形成一绝缘层的示意图。当在部分第一介电层120上形成多个电路结构250与多个焊接界面260后，随即在第二金属层200的侧表面上形成一绝缘层202。此绝缘层112的材质可为一不具焊接沾附性的金属氧化物，其主要的目的为防止在后续制程中，因为第一焊接凸块的溢流而导致不具防焊膜的构装集成电路发生短路。通常将基板100进行一氧化处理，以在第二金属层200的侧表面上形成一金属氧化物层作为绝缘层202。因为第二金属层200的顶部皆有第三介电层210或是第一焊接垫220保护，因此在形成绝缘层202的程序中，绝缘层202将不会形成于第二金属层200的顶部表面而会形成于第二金属层200的侧表面。绝缘层202的厚度随着制程与产品需求的不同而改变。
当成品完成之后，可视需求，必要时在基板的表面上覆盖一层离形膜(Release Film)，以防止基板在运送至后续制程的过程中遭受外部环境所污染。当基板被运送至下一道制程时，离形膜可轻易地被剥离基板的表面。在经过一道简易的清洗步骤后，基板随即可进行下一阶段的制程步骤。
参照图5F所示，此为芯片连接至基板上的示意图。当在第二金属层的侧表面形成一绝缘层后，随即可将芯片300与基板100相互连结。芯片300由多个第二焊接垫310或是预焊平台(未显示于图中)与多个第一焊接凸块320相互连结且任一第二焊接垫310均对应于任一第一焊接凸块320。芯片上更包含一保护层，以防止芯片在回焊加热黏结的过程中受到损毁。多个第一焊接凸块320可借助回焊加热的方式连接至基板100上的多个第一焊接垫220或是预焊平台以将芯片300固定于基板100上。任一第一焊接凸块320均可轻易对应于任一第一焊接垫220。由于本实用新型在移除部分的第三介电层的过程中并未使用光阻层，而是直接以激光或是电浆蚀刻的方式移除部分的第三介电层，而且在第一焊接凸块320连接至第一焊接垫220的过程中，不会因使用防焊膜需要预留额外的边界以便有足够对位误差容许宽度而产生定位的问题，因此本实用新型可增加集成电路的密度及制程运作效率。并降低生产构装集成电路所需要的成本。将芯片固定在基板上仅为利用本实用新型的一种实施例，但并不限制本实用新型的范围。本实用新型还可利用在焊接界面上的第一焊接垫借助一导线而连接至其它的电路组件。
参照图5G所示，此为在芯片及基板上形成一构装模具，并在基板底部连结多个第二焊接凸块的示意图。当芯片300固定于基板100上后，随即可将芯片300及基板与芯片的接合处采用构装灌胶模混合物(Package Molding Compound)400构装方式或是覆晶填充物(Underfill)构装方式固定，并在基板底部连结多个第二焊接凸块320以保护芯片300与基板100上的电路在运作的过程中不会受到外界环境的影响而降低其运作的效能，并完成未包含传统防焊膜的集成电路构装制程。在基板底部可借助多个第三焊接垫500与多个第二个焊接凸块510相连接，以使不具防焊膜的构装集成电路可再连接其它组件。与基板100底部相连结的多个第二焊接凸块510仅为本实用新型的一实施例而不限制本实用新型的权利范围。利用本实用新型所制作的不具防焊膜的构装集成电路，仍可采用其它构装形式连接至其它组件上。
本实用新型中由于未使用防焊膜，因此用来作为第一焊接垫的第一焊接垫的宽度可以较窄且第一焊接垫与第一焊接垫之间的宽度可以较宽。此现象可使未包含防焊膜的构装集成电路的体积顺利地缩小且可包含较多的电路，以提高缩小体积后的构装集成电路的效能，并可以提高构装集成电路的稳定度
综上所述，本实用新型提供了一项由一介电层定义外层的高密度集成电路构装结构，利用具焊接沾附性的金属作为第一焊接垫表面上的材质，并在作为电路的第二金属层表面形成一第三介电层且在第二金属层侧壁上形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路。首先提供一基板其中此基板的表面包含一第一介电层及多个第一介层盲孔且此基板内部包含多个第二介电层、多个第二介层盲孔与多个第一金属层。接下来在此第一介电层、多个第一介层盲孔的底部与多个第一介层盲孔的侧壁上形成一第二金属层。此第二金属层可随制程的需求而决定是否填满多个第一介层盲孔且此第二金属层的材质通常为铜(Copper)。接下来在第二金属层上形成一第三介电层并在第三介电层上决定后续制程中所欲形成的第一焊接垫的位置。接下来利用激光或是电浆蚀刻的方式移除部分的第三介电层以在基板的表面露出第二金属层，其中此移除第三介电层的制程中不需使用光阻层。接下来在露出的第二金属层上形成一第一焊接垫，其中此第一焊接垫为为一具有焊接沾附性的金属且以电镀或无电镀的方式、或是以物理或化学沉积的方式所形成的镍/金层、锡/铅层、镍层、或是锡层。接下来在第三介电层上设计所欲在基板表面上所形成的电路并移除部分的第三介电层与部分的第二金属层以在基板表面上形成多个焊接界面与电路结构，其中任一焊接界面包含第一焊接垫与第二金属层，且任一电路结构包含第三介电层与第二金属层。当第一介层盲孔由第一焊接垫所填满时，第一焊接垫可与其下方在第一介层盲孔的底部及侧壁上所形成的第二金属层组合成为焊接界面。在后续制程中，焊接凸块可依需求而直接连结至部分多个第一介层盲孔上方所形成的焊接界面。在移除部分第三介电层的程序中采用激光或电浆的方式进行移除，并对基板表面进行一电浆清洗的程序，因此在此制程中可不需要使用光阻层。最后在第二金属层的侧表面上形成一不具焊接沾附性的绝缘层，即可完成由一介电层定义外层的高密度的构装集成电路中的基板的制作程序。借助多个第二焊接垫连接到多个焊接凸块的芯片，可直接由多个焊接凸块加热连接至多个第一焊接垫上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶膜混合物或植入覆晶填充物(Underfill)以保护基板上所形成的电路与芯片，即可完成未包含防焊膜的构装集成电路的制程。利用本实用新型的制程与结构可提高构装集成电路在基板上的电路积集度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高构装集成电路的良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本，不仅具有实用功效，并且为前所未见的设计，具有功效性与进步性的增进。
以上所述仅为本实用新型的较佳实施例而已，并非用以限定本实用新型的保护范围；凡其它未脱离本实用新型所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。

Claims (6)

1.一种高密度集成电路构装结构，其特征在于，该结构包含：
一基板，该基板的一表面包含一第一介电层及多个第一介层盲孔，且该基板内部包含一第二介电层与多个第一金属层，其中任一该第一介层盲孔的底部露出该第一金属层；
多个焊接界面，该多个焊接界面位于部分该第一介电层上，其中任一该焊接界面包含一第二金属层与一具焊接沾附性的焊接垫；
多个电路结构，该多个电路结构位于部分该第一介电层上，且任一该电路结构包含该第二金属层与一第三介电层，其中该第二金属层用来作为该基板的该表面的一电路，且该第三介电层用以保护该第二金属层；及
一不具焊接沾附性绝缘层，位于该第二金属层的一侧表面，用以保护该第二金属层。
2.如权利要求1所述的高密度的集成电路构装结构，其特征在于，上述的基板内进一步包含多个第二介层盲孔。
3.如权利要求1所述的高密度的集成电路构装结构，其特征在于，上述的第一介层盲孔内被该第二金属层所填满。
4.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的第一介层盲孔的一底部及一侧壁上包含一第二金属层。
5.如权利要求4所述的高密度集成电路构装结构，其特征在于，上述的第一介层盲孔内被该第一焊接垫所填满。
6.如权利要求1所述的高密度的集成电路构装结构，其特征在于，上述的任一该焊接界面可位于部分该第一介层盲孔上。
CN 02237037 2002-06-05 2002-06-05 高密度集成电路构装结构 Expired - Fee Related CN2560099Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02237037 CN2560099Y (zh) 2002-06-05 2002-06-05 高密度集成电路构装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02237037 CN2560099Y (zh) 2002-06-05 2002-06-05 高密度集成电路构装结构

Publications (1)

Publication Number Publication Date
CN2560099Y true CN2560099Y (zh) 2003-07-09

Family

ID=33711122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02237037 Expired - Fee Related CN2560099Y (zh) 2002-06-05 2002-06-05 高密度集成电路构装结构

Country Status (1)

Country Link
CN (1) CN2560099Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867806A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 封装基板及其制造方法
CN108172521A (zh) * 2017-12-29 2018-06-15 合肥矽迈微电子科技有限公司 一种塑封元器件及其缝隙无空洞填充的工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867806A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 封装基板及其制造方法
US10076039B2 (en) 2011-07-08 2018-09-11 Unimicron Technology Corp. Method of fabricating packaging substrate
CN108172521A (zh) * 2017-12-29 2018-06-15 合肥矽迈微电子科技有限公司 一种塑封元器件及其缝隙无空洞填充的工艺方法

Similar Documents

Publication Publication Date Title
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1264923A (zh) 半导体器件及其制造方法
CN1832152A (zh) 半导体封装及制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1702855A (zh) 插入式基板、半导体封装件和半导体装置及其制造方法
CN1505147A (zh) 电子部件封装结构和生产该结构的方法
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
US20130122216A1 (en) Structure of embedded-trace substrate and method of manufacturing the same
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1577840A (zh) 半导体器件的堆叠封装
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
US20140299995A1 (en) Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1791311A (zh) 制造电路基板的方法和制造电子部件封装结构的方法
CN1532930A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1180475C (zh) 高密度集成电路封装结构及其方法
CN2560099Y (zh) 高密度集成电路构装结构
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1577815A (zh) 高密度芯片尺寸封装及其制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee