CN2559098Y - 不具防焊膜的集成电路构装结构 - Google Patents
不具防焊膜的集成电路构装结构 Download PDFInfo
- Publication number
- CN2559098Y CN2559098Y CN 02231882 CN02231882U CN2559098Y CN 2559098 Y CN2559098 Y CN 2559098Y CN 02231882 CN02231882 CN 02231882 CN 02231882 U CN02231882 U CN 02231882U CN 2559098 Y CN2559098 Y CN 2559098Y
- Authority
- CN
- China
- Prior art keywords
- weld
- substrate
- proof membrane
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及一种构装集成电路(Packaging Integrated Circuit)的结构，特别是一种不具防焊膜(Solder Mask)的构装集成电路的结构，本实用新型为在不具防焊膜的构装集成电路中采用具焊接沾附性的金属，作为第一焊接垫的材质，并在非焊接垫金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以避免构装集成电路发生短路的缺陷，由此可增加构装集成电路内的电路密度(density)与构装集成电路的可靠度。
Description
技术领域
本实用新型涉及一种构装集成电路的结构，特别是一种不具防焊膜的集成电路构装结构，以增加构装集成电路内的电路密度与构装集成电路的可靠度。
背景技术
集成电路一般需要架构于构装材料之内，例如传统的四边扁平构装(Quad Flat Package，QFP)。平坦的构装结构包含一引脚架，在引脚架上有许多接触于集成电路芯片(Chip)的引线。芯片被构装在一有机械支撑及与电路绝缘的坚固塑料内，而引线主要是焊接在印刷电路板上。
在过去，集成电路厂商所发展出来的集成电路构装技术，已企图满足微小化的要求。对于微小化的集成电路改良方法，是使其能够在硅底材上结合包含电路、芯片等数以百万计的晶体管电路组件。这些改良的方法导致在有限的空间中构装电路组件的方法更加受到重视。
集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料模具构装起来，且有多样化的针脚露出和互相连接的设计。例如：提供一相当平坦构装的M型双列直插式构装体(M Dual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(Small Outline J-leaded；SOJ)，其为采用模型的构装。
依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(Single Chip Package；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(Surface MountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(Direct Chip Attach；DCA)构装，以降低构装集成电路的体积的大小，并增加构装集成电路内部的电路的密度。芯片直接黏结的技术为直接将集成电路的芯片(Integrated Circuit Chip)固定至基板(Substrate)上，再进行电路的连结。
参照图1所示，此为传统使用防焊膜将芯片固定于基板上的示意图。首先提供一基板10及一芯片40，其中此基板10上包含已布局好的多个电路导线25、多个第一焊接垫(Solder Pad)20、防焊膜30、与预焊平台(Presoldering)18(可依需要省略)。而此芯片上则包含多个第二焊接垫45与多个焊接凸块(Solder Bump)15。多个焊接凸块15借助多个第二焊接垫45连接于芯片40上。接下来芯片40即可借助多个焊接凸块15连接于基板10上的多个第一焊接垫20或预焊平台18上，以将芯片40固定于基板10上，其中任一焊接凸块15的位置均对应于任一第一焊接垫20。
在传统的构装集成电路结构中，使用防焊膜30的目的是避免基板10上的联机电路导线25受到外来环境的侵害，并防止后续制程中，因焊接凸块15的溢流而造成电路之间的短路。因此在传统包含防焊膜的构装集成电路结构中，防焊膜30必须覆盖在分布于基板上的电路25上，以保护分布在基板10上的电路25。为了提供较佳的保护功能，防焊膜30更须覆盖部分分布于基板10上的任一第一焊接垫20上，以避免焊接凸块15在后续的制程中因溢流而造成短路的缺陷。由于防焊膜必须覆盖在部分分布于基板10上的任一第一焊接垫20上，因此在传统使用防焊膜的构装集成电路结构中，第一焊接垫20的周边需要预留额外的边界以便有足够对位误差容许的宽度来承载焊接凸块，也因此在基板上的第一焊接垫20与第一焊接垫20之间所能容许导线的数目将会变少。此现象将造成使用防焊膜的构装集成电路结构的体积无法缩小，而使此技术无法适用于集成电路的体积越来越小的需求。
使用防焊膜的构装集成电路，由于防焊膜必须覆盖在部分的任一第一焊接垫上，因此也会在焊接凸块连接至第一焊接垫上时，发生焊接凸块定位不准的的问题而影响构装集成电路的品质。而且当基板有多层的电路时，防焊膜将无法彻底充填至所需充填的位置，而导致电路容易发生短路的缺陷。当使用的构装形式为没有全部覆盖的灌胶模混合物(Molding Compound)的覆晶接合(Flip Chip；FC)时，或所代替的覆晶填充(Underfill)与覆盖于电路上的防焊膜因结合力较弱将容易剥落而导致较差的构装可靠性及与基板上的电路容易发生短路的缺陷。
发明内容
本实用新型的目的在于克服现有技术的不足与缺陷，即传统使用防焊膜的构装集成电路无法顺利缩小构装集成电路的体积，并容易发生防焊膜未完全覆盖或是防焊膜剥落而导致电路产生短路，本实用新型提供了一种不具防焊膜的集成电路构装结构，利用具焊接沾附性(Solder Wettability)的金属，作为第一焊接垫的材质，并在作为电路的金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路的缺陷。
本实用新型的第二个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以提高构装集成电路在基板上的电路密度。
本实用新型的第三个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以增加构装集成电路的可靠度。
本实用新型的第四个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以提高构装集成电路的良率(yield)。
本实用新型的第五个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，缩减制程以提高构装集成电路的生产效率。
本实用新型的再一个目的为利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以降低构装集成电路的生产成本。
根据以上所述的目的，本实用新型提供了一项未使用防焊膜的集成电路构装结构，利用具焊接沾附性的金属，作为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以避免未完全覆盖防焊膜的构装集成电路发生短路。首先提供一基板并在此基板上形成一金属层，其中此金属层的材质大部分采用铜(Copper)。接下来在此金属层上使用曝光显影制程，开口定义第一焊接垫的位置并在非第一焊接垫部分的金属层上形成一第一光阻层。接下来在开口部上形成一第一焊接垫金属层于原金属层上并移除第一光阻层，其中此第一焊接垫为具焊接沾附性的金属，以电气/化学电镀的方式或是以物理/化学沉积的方式形成。接下来在金属层上形成第二光阻层以移除部分的金属层并形成所需的导电线路图案，之后并移除第二光阻层以在基板上形成多个焊接界面即第一焊接垫及导电线路图案，其中任一焊接界面第一焊接垫与导电线路图案用来作为基板表面的电路。最后在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，即可完成未包含防焊膜的构装集成电路中的基板表面的电路的制作程序。由多个预焊平台连接到多个焊接凸块与多个第二焊接垫的芯片，可直接由多个焊接凸块经回焊加热连接至多个预焊平台与多个第一焊接垫上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶模混合物(Molding Compound)或植入覆晶填充(Underfill)方式以保护基板上所形成的电路与芯片，即可完成未包含防焊膜的构装集成电路的制程。
利用本实用新型的制程与结构可提高构装集成电路在基板上的电路密度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高构装集成电路的良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本。
附图说明
图1为传统使用防焊膜将芯片固定于基板上的示意图；
图2为在基板上形成金属层的示意图；
图3为在部分金属层上形成第一光阻层的示意图；
图4为在任一渠沟的底部形成一第一焊接垫于金属层上的示意图；
图5为移除第一光阻层并在部分的金属层上形成第一焊接垫的示意图；
图6为在部分的金属层上形成一第二光阻层的示意图；
图7为移除部分的金属层的示意图；
图8为移除第二光阻层以在基板上形成多个金属层与多个焊接界面的示意图；
图9为在金属层的表面上形成一绝缘层的示意图；
图10为芯片连接至基板上的示意图；及
图11为在芯片与基板上形成构装模具并在基板底部连结多个第二焊接凸块的示意图。
图中符号说明
10基板
15焊接凸块
18预焊平台
20第一焊接垫
25电路导线
30防焊膜
40芯片
45第二焊接垫
100基板
110金属层
110a金属层
110b金属层
112绝缘层
120第一光阻层
122开口
130第一焊接垫
140第二光阻层
160焊接界面
300芯片
310第二焊接垫
320第一焊接凸块
400构装灌胶模混合物
500第三焊接垫
510第二焊接凸块
具体实施方式
下面结合附图和实施例详细说明本实用新型的具体实施方式。然而，除了详细描述外，本实用新型还可以广泛地在其它的实施例施行，且本实用新型的保护范围不受实施例的限定，应以权利要求书为准。
本实用新型提供了一种不需使用防焊膜的集成电路构装结构，利用具焊接沾附性的金属作为第一焊接垫的材质，并在非第一焊接垫金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以避免不具防焊膜的构装集成电路发生短路。参照图2所示，此为在基板上表面形成金属层的示意图；因基板内部线路结构非本实用新型的重点因此省略。本实用新型首先必须提供一基板100并在基板上形成一金属层110。此金属层110可依产品的需求采用不同的材质。通常此金属层110所采用的材质为铜。参照图3所示，此为在部分金属层上形成第一光阻层120的示意图。当此金属层110上以第一光阻层120开口定义所欲在基板100上形成的第一焊接垫的位置。
参照图4所示，此为在任一开口底部122形成一第一焊接垫于金属层上的示意图。参照图5所示，此为移除第一光阻层并在部分的金属层上形成第一焊接垫130的示意图。当由第一光阻层120在金属层110上形成多个开口122之后，随即在任一开口122的底部形成一第一焊接垫130于金属层上110并移除第一光阻层120。此第一焊接垫130用以连接后续制程中的第一焊接凸块，以使芯片能固定于基板之上。此第一焊接垫130为一具有较佳焊接沾附性(Solder Wettability)的金属材质。此第一焊接垫130的厚度可随产品及制程需求的不同而改变。而第一焊接垫130的宽度可随产品及制程需求的不同而改变。任两第一焊接垫130之间的宽度可随产品及制程需求的不同而改变。通常若第一焊接垫130为用来连接后续制程中的第一焊接凸块，以使芯片能固定于基板100上，第一焊接垫130通常以电气/化学电镀方法或是物理/化学沉积方法形成。
参照图6所示，此为在部分的基板上形成第二光阻层140的示意图。当移除第一光阻层120后，随即在部分的基板100上形成一第二光阻层140。此第二光阻层140的目的为用来布局基板100上的电路。参照图7所示，此为移除部分的金属层的示意图。当在部分的金属层上形成第二光阻层140之后，随即移除部分的金属层110后并移除第二光阻层140(参照图8所示)，以在基板上形成多个金属线路层110a与多个焊接界面160，其中任一焊接界面160包含金属层110b与第一焊接垫130。当移除第二光阻层140之后，残留在基板100上的多个金属层110a即为欲在基板100上形成的导电线路。在移除部分金属层110的过程中，在焊接界面160内且在第一焊接垫130下方的金属层110b因为有第一焊接垫130的保护，因此即使未在第一焊接垫130上方形成第二光阻层140，在焊接界面内的金属层110b也不会被移除。
参照图9所示，此为在金属层的表面上形成一焊接沾附性绝缘层的示意图。当在部分的基板100上形成多个金属层110a与多个焊接界面后160，随即在金属层的表面及侧表面上形成一焊接沾附性绝缘层112。此绝缘层112的材质为一不具焊接沾附性的金属，其主要的目的为防止在后续制程中，因为第一焊接凸块的溢流而导致不具防焊膜的构装集成电路发生短路。通常将基板100进行一氧化处理，以在金属层的表面及侧表面上形成一金属氧化物层作为绝缘层112。绝缘层112的厚度随着制程与产品需求的不同而改变。
当在金属层的表面形成一绝缘层之后，随即可在基板的表面上覆盖一层离形膜(Release Film)(未于图中标出)，以防止基板在运送至后续制程的过程中遭受外部环境污染或表面刮伤。当基板被运送至下一道制程时，离形膜可轻易地被剥离基板的表面。在经过一道简易的清洗或去残留胶渣步骤后，基板随即可进行下一阶段的构装制程步骤。参照图10所示，此为芯片连接至基板上的示意图。当基板100经过氧化程序之后，随即可将芯片300与基板100相互连结。芯片300由多个第二焊接垫310与多个第一焊接凸块320相互连结且任一第二焊接垫310均对应于任一第一焊接凸块320。芯片上更包含一保护层，以防止芯片在加热黏结的过程中受到损毁。多个第一焊接凸块320可由加热的方式连接至基板100上的多个第一焊接垫130(第一焊接垫)以将芯片300固定于基板100上。任一第一焊接凸块320均可轻易对应于任一作为第一焊接垫的第一焊接垫130。由于本实用新型中并未使用防焊膜而且在第一焊接凸块320连接至第一焊接垫130的过程中不会产生定位的问题，因此本实用新型可增加集成电路的制程运作效率，并降低生产构装集成电路所需要的成本。将芯片固定在基板上仅为利用本实用新型的一种实施利，但并不限制本实用新型的保护范围。本实用新型还可利用在焊接界面上的第一焊接垫由一导线而连接至其它的电路组件。当芯片300固定于基板100上后，随即可将芯片300及基板与芯片的接合处采用构装灌胶模混合物(Package MoldingCompound)400构装方式或是覆晶填充物(Underfill)构装方式固定，并在基板底部形成紧密填充(参照图11所示)以保护芯片300与基板100上的电路在运作的过程中不会受到外界环境的影响而降低其运作的效能，并完成未包含防焊膜的构装集成电路的制程。在基板底部可由多个第三焊接垫500与多个第二焊接凸块510相连接，以使未包含防焊膜的构装集成电路可再连接其它组件，其中第三焊接垫500通常为焊球垫(Ball Pad)而第二焊接凸块510通常为焊球(Solder Ball)。参照图11所示，与基板100底部相连结的多个第二焊接凸块510仅为本实用新型的一实施例而不限制本实用新型的保护范围。利用本实用新型所制作的不具防焊膜的构装集成电路，仍可采用其它构装形式连接至其它组件上。
本实用新型中由于未使用防焊膜，因此第一焊接垫的周边不需要额外的边界，且任两第一焊接垫之间可布局较多的电路。此现象可使未包含防焊膜的构装集成电路的体积顺利地缩小且可包含较多的电路，以提高缩小体积后的构装集成电路的效能，并可以提高构装集成电路的稳定度。
综上所述，根据以上所述的目的，本实用新型提供了一项未使用防焊膜的集成电路构装结构，利用具焊接沾附性的金属为第一焊接垫的材质，并在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，以避免未包含防焊膜的构装集成电路发生短路。首先提供一基板并在此基板上形成一金属层，其中此金属层的材质大部分采用铜(Copper)。接下来在此金属层上定义第一焊接垫的位置并在部分的金属层上形成一第一光阻层，其中第一光阻层内包含多个第一焊接垫开口。接下来在任一开口的底部形成一第一焊接垫于金属层上并移除第一光阻层，其中此第一焊接垫为具焊接沾附性的金属，以电气/化学电镀的方式或是以物理/化学沉积的方式形成。接下来在部分的金属层上形成第二光阻层以移除部分的金属层，并移除第二光阻层以在基板上形成多个焊接界面及多个金属层，其中任一焊接界面包含第一焊接垫与金属层且此多个金属层用来作为基板表面的电路。最后在金属层的表面及侧表面形成一不具焊接沾附性的绝缘层，即可完成未包含防焊膜的构装集成电路中的基板的制作程序。由多个焊接凸块连接到多个第二焊接垫的芯片，可直接由多个焊接凸块加热连接至多个第一焊接垫上，以使芯片直接固定于基板上。最后在基板上覆盖一层构装灌胶模混合物或植入覆晶填充(Underfill)方式，以保护基板上所形成的电路与芯片，即可完成未包含防焊膜的构装集成电路的制程。利用本实用新型的制程与结构可提高构装集成电路在基板上的电路密度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高构装集成电路的良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本，不仅具有实用功效，并且为前所未见的设计，具有功效性与进步性的增进。
以上所述仅为本实用新型的较佳实施例而已，并非用以限定本实用新型的保护范围；凡其它未脱离本实用新型所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。
Claims (10)
1.一种不具防焊膜的集成电路构装结构，其特征在于，该结构包含：
一基板；
多个金属层，位于部分的该基板上用以作为该基板上的一导电电路；
多个具焊接沾附性(Solder Wettability)的第一焊接垫，位于部分该金属层上以形成多个焊接界面；
一不具焊接沾附性的绝缘层，形成于该金属层的一表面与一侧表面；及
其中，上述的金属层与焊接界面的间不具有防焊膜。
2.如权利要求1所述的不具防焊膜的集成电路构装结构，其特征在于，上述的金属层的材质为铜。
3.如权利要求1所述的不具防焊膜的集成电路构装结构，其特征在于，上述的构装集成电路包含一芯片。
4.如权利要求3所述的不具防焊膜的集成电路构装结构，其特征在于，进一步包含多个第二焊接垫，以将上述的芯片与多个焊接凸块相互连结。
5.如权利要求4所述的不具防焊膜的集成电路构装结构，其特征在于，上述的任一焊接凸块均对应至任一该第二焊接垫。
6.如权利要求4所述的不具防焊膜的集成电路构装结构，其特征在于，上述的多个焊接凸块与该多个第一焊接垫相互连接而将该芯片固定于该基板上。
7.如权利要求6所述的不具防焊膜的集成电路构装结构，其特征在于，上述的任一焊接凸块均对应至任一该第一焊接垫。
8.如权利要求1所述的不具防焊膜的集成电路构装结构，其特征在于，上述的不具焊接沾附性绝缘层可为一金属氧化层。
9.如权利要求3所述的不具防焊膜的集成电路构装结构，其特征在于，上述的芯片及该基板与该芯片的接合处采用灌胶模混合物(Molding Compound)构装方式固定。
10.如权利要求3所述的不具防焊膜的集成电路构装结构，其特征在于，上述的芯片及该基板与该芯片的接合处采用覆晶填充(Underfill)构装方式固定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02231882 CN2559098Y (zh) | 2002-06-03 | 2002-06-03 | 不具防焊膜的集成电路构装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02231882 CN2559098Y (zh) | 2002-06-03 | 2002-06-03 | 不具防焊膜的集成电路构装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2559098Y true CN2559098Y (zh) | 2003-07-02 |
Family
ID=33707499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02231882 Expired - Fee Related CN2559098Y (zh) | 2002-06-03 | 2002-06-03 | 不具防焊膜的集成电路构装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2559098Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237329A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
-
2002
- 2002-06-03 CN CN 02231882 patent/CN2559098Y/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237329A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
| CN102237329B (zh) * | 2010-04-27 | 2013-08-21 | 瑞鼎科技股份有限公司 | 芯片结构及其芯片接合结构与制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6660558B1 (en) | Semiconductor package with molded flash | |
| US6744126B1 (en) | Multichip semiconductor package device | |
| EP0536418B1 (en) | Method of manufacturing a semiconductor device terminal structure | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| CN1198486C (zh) | 具有用于安装电子部件的空腔的印刷线路板 | |
| CN101076883A (zh) | 制造互连元件的结构和方法，包括互连元件的多层线路板 | |
| US6717264B2 (en) | High density integrated circuit package | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| CN101060087A (zh) | 电极及其制造方法,以及具有该电极的半导体器件 | |
| CN1750737A (zh) | 其上安装有芯片封装模块的印刷电路板及其制造方法 | |
| CN1275307C (zh) | 具有位置信息的布线基板 | |
| CN1832152A (zh) | 半导体封装及制造方法 | |
| CN1368757A (zh) | 半导体装置和制造半导体设备的方法 | |
| CN1525544A (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| CN1444269A (zh) | 多层半导体器件及其制造方法 | |
| CN1702855A (zh) | 插入式基板、半导体封装件和半导体装置及其制造方法 | |
| CN1823558A (zh) | 具有增加的表面组装元件可靠性的翻模多芯片模块 | |
| US6596620B2 (en) | BGA substrate via structure | |
| CN1250225A (zh) | 半导体器件的生产方法 | |
| US5884396A (en) | Transfer flat type ball grid array method for manufacturing packaging substrate | |
| CN1791311A (zh) | 制造电路基板的方法和制造电子部件封装结构的方法 | |
| CN1509134A (zh) | 电路装置、电路模块及电路装置的制造方法 | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| CN1180475C (zh) | 高密度集成电路封装结构及其方法 | |
| CN2559098Y (zh) | 不具防焊膜的集成电路构装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |