CN1750737A - 其上安装有芯片封装模块的印刷电路板及其制造方法 - Google Patents

其上安装有芯片封装模块的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1750737A
CN1750737A CNA2005100635320A CN200510063532A CN1750737A CN 1750737 A CN1750737 A CN 1750737A CN A2005100635320 A CNA2005100635320 A CN A2005100635320A CN 200510063532 A CN200510063532 A CN 200510063532A CN 1750737 A CN1750737 A CN 1750737A
Authority
CN
China
Prior art keywords
layer
encapsulation module
chip encapsulation
circuit
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100635320A
Other languages
English (en)
Inventor
曺硕铉
柳彰燮
郑珍守
安镇庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1750737A publication Critical patent/CN1750737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

公开了一种PCB及其制造方法。在多层PCB的内层上形成接触部分。形成沟槽以便暴露内层的接触部分。芯片封装模块被安装到PCB上，同时被倒装接合到内层中暴露的接触部分上。

Description

其上安装有芯片封装模块的印刷电路板及其制造方法
技术领域
本发明一般涉及印刷电路板(PB)及其制造方法，更具体地，涉及PCB及其制造方法，其中在多层PCB的内层上形成接触部分，形成沟槽以暴露内层的接触部分，以及将芯片封装模块安装在PCB上，同时倒装(flip-chip)接合到内层暴露的接触部分上。
背景技术
半导体封装的例子有树脂密封封装、TCP封装、玻璃密封封装和金属密封封装。此外，半导体封装分类为TH型，其中穿过PCB形成孔并将针脚插入该孔中，和表面贴装技术(SMT)型，其中根据其安装方法将其贴装在PCB表面上。
TH型是使用时间最长的典型集成电路(IC)封装，并且代表性的实例包括双列直插式封装(DIP)，其中多个针脚从封装两侧直线伸出，和针脚栅格阵列(PGA)，其中将针脚排列在大六面体的底面。
SMT型是具有下述结构的封装，其中当将被封装芯片电连接到衬底时，不是象将针脚插入孔中并焊接的TH型那样，而是在衬底上获得电连接。
相比于TH型，假设采用具有相同尺寸的芯片，SMT型的优点在于由于尺寸小而减小的安装面积、薄且重量轻，以及由于低寄生电容或电感导致操作速度随频率的增加而提高。
其它优点在于不需要形成孔洞，焊接区域和针脚可以减少，可以获得高密度布线和装配，并且可以降低制造PCB的成本。然而，SMT型的缺点在于难以检测已焊接部分的外观。
SMT型封装的代表性实例包括四方扁平封装(QFP)、塑料有引线芯片载体(PLCC)和球状栅格阵列(BGA)。
同时，在PCB上安装多个元件期间对于PCB的尺寸和厚度存在一些限制。近来，对于携带便利的纤薄移动设备的需求增长，因而，必须将集成和无源元件排列到PC表面上具有限定面积和高度的空间中。
可以制造薄芯片来满足这种要求。不过，这样会发生层间的加工问题和信号干扰问题。
换言之，将多层集成电路芯片集成到一个传统集成电路芯片封装模块中。此时，集成电路芯片必须非常薄以便将多层芯片插入到具有限定厚度的封装中。然而，由于集成电路芯片非常薄，因此难以处理发生在集成电路芯片之间的芯片和信号干扰问题。
同时，一种在PCB中嵌入集成电路芯片的技术被提出以补偿不足的空间。
对于上述技术，日本专利特开No.11-274734公开了一种电子电路设备，其具有作为芯层的电路衬底、安装在电路衬底上的电子元件、形成在电路衬底上的绝缘层和形成在绝缘层上电路。
图1为其上安装有芯片的传统PCB的截面图。
参照图1，在其上安装有芯片的传统PCB中，电路衬底10被用作芯层，并且在电路衬底的上和下面形成电路图案12、18。
穿过电路衬底10形成通孔13以相互连接内、外电路。将芯片16倒装接合到电路衬底10上从而安装在其上。形成在集成电路芯片16的焊垫上的焊接凸块17被连接到电路衬底10上的焊环18上。
此外，将多个绝缘层22层叠到电路衬底10上，并且在每个绝缘层22上形成电路图案25。
在此阶段，将集成电路芯片29安装到绝缘层22的最外层22的外表面上，并将其连接到位于最外绝缘层22表面上的线路图案上。
然而，在将集成电路芯片嵌入PCB的传统技术中，难以形成散热通道，因而很难将该技术应用到产生大量热的集成电路芯片中。
此外，由于必须将PCB制造期间产生的灰尘控制到与半导体制造期间相同的水平，因此必须新建清洁室或必须严密控制灰尘水平，这是不希望的。
发明内容
因此，牢记现有技术中存在的上述缺点完成本发明，并且本发明的目的在于提供PCB及其制造方法。在该方法中，在PCB中形成在其上将要安装芯片封装模块的接触部分，进行层的层叠使得形成在衬底内层上的接触部分被暴露出来，并且将芯片封装模块倒装接合到内层的接触部分，从而将厚的芯片封装模块安装到在衬底表面具有限定高度的空间中。
可以通过提供其上安装有芯片封装模块的PCB来达到上述目的，PCB包括具有形成在其上面的多个电接触部分并且作为芯层的衬底。将芯片封装模块安装到衬底上，并且芯片封装模块具有连接到所述电接触部分的凸块。将绝缘层层叠到衬底上，并且绝缘层具有其中将安装芯片封装模块的孔。
此外，本发明提供一种制造其上安装有芯片封装模块的PCB的方法。该方法包括第一步骤，形成第一抗蚀剂以在衬底一面的第一电路层的上面形成电接触部分；第二步骤，将第一光敏物质涂覆到衬底的第一电路层上，以在第一电路层上形成第一电路图案，并且除去第一光敏物质；第三步骤，在衬底上层叠绝缘层和第二电路层，并且穿过一部分绝缘层形成其中将安装芯片封装模块的孔；第四步骤，涂覆第二光敏物质以在第二电路层上形成第二电路图案，并且在其上形成有第一抗蚀剂的暴露的衬底第一电路层上形成电接触部分；和第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
此外，本发明提供一种制造其上安装有芯片封装模块的PCB的方法。该方法包括第一步骤，层叠绝缘层和第一电路层到其上形成有第一电路图案的衬底一面上的第二电路层的上面；第二步骤，除去层叠在衬底上的、位置对应于将安装芯片封装模块的区域的绝缘层部分和第一电路层；第三步骤，在内层和外层涂覆光敏物质，以便光敏物质紧密附着到内层和外层，并且在光敏物质上形成第二电路图案以形成电接触部分和在外层上形成第三电路图案；第四步骤，使用形成在光敏物质上的第二电路图案进行蚀刻工艺，以在外层上形成第三电路图案和在内层上形成电接触部分；以及第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第二电路层上的电接触部分。
此外，本发明提供一种制造其上安装有芯片封装模块的PCB的方法。该方法包括第一步骤，在衬底的第一电路层上形成包括将被连接到芯片封装模块的电接触部分的第一电路图案；第二步骤，将绝缘层和第二电路层层叠到其上形成有第一电路图案的衬底一面的第一电路层的上面；第三步骤，除去层叠在衬底上的、位置对应于将安装芯片封装模块的区域的绝缘层部分和第二电路层；和第四步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
此外，本发明提供一种制造其上安装有芯片封装模块的PCB的方法。该方法包括第一步骤，在衬底的第一电路层上形成包括将被连接到芯片封装模块的电接触部分的第一电路图案；第二步骤，用抗蚀剂包围电接触部分；第三步骤，层叠穿过其中形成孔的绝缘层，从而将芯片封装模块安装其中，同时将芯片封装模块连接到电接触部分，并层叠第二电路层到绝缘层上；第四步骤，层叠光敏物质到第二电路层上，在光敏物质上形成第二电路图案，其中位置对应于孔的部分光敏物质被除去，并且蚀刻所得衬底以在第二电路层上形成第三电路图案；和第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
附图说明
由结合附图的以下详细描述可以更清楚地理解本发明的上述和其他目的、特征和其他优点。
图1为其上安装有芯片的传统PCB的截面图；
图2为根据本发明的第一实施方案的其上安装有芯片封装模块的PCB的截面图；
图3a-3p为示出根据本发明的第一实施方案制造其上安装有芯片封装模块的PCB的截面图；
图4a-4q为示出根据本发明的第二实施方案制造其上安装有芯片封装模块的PCB的截面图；
图5a-5k为示出根据本发明的第三实施方案制造其上安装有芯片封装模块的PCB的截面图；
图6a-6l为示出根据本发明的第四实施方案制造其上安装有芯片封装模块的PCB的截面图；
图7a-7l为示出根据本发明的第五实施方案制造其上安装有芯片封装模块的PCB的截面图；
图8a-8m为示出根据本发明的第六实施方案制造其上安装有芯片封装模块的PCB的截面图；
图9a-9d为示出根据本发明的第七实施方案制造其上安装有芯片封装模块的PCB的截面图。
具体实施方式
以下，将参照图2-9d给出对本发明的详细描述。
图2为根据本发明的第一实施方案的、其上安装有芯片封装模块的PCB的截面图。
参照图2，根据本发明的第一实施方案的、其上安装有芯片封装模块的PCB包括作为芯层的覆铜层压板210，层叠在覆铜层压板210上的多个绝缘层231、233，多个电路层232、234，涂覆在外电路层232、234和暴露的内电路层212上的阻焊膜240、241，芯片封装模块250，和插入在芯片封装模块250的凸块242和内电路层212的接触部分之间的导电材料242。
覆铜层压板210由绝缘材料制成，并包括具有预定厚度的绝缘层211和位于绝缘层211的两面并具有电路图案的铜箔层211、213。
在此，接触部分形成在绝缘层211的一面上的铜箔层211上，芯片封装模块250的凸块251能被倒装接合到该接触部分上。该接触部分通过通孔214电连接到其它部分213。
另外，在层叠在覆铜层压板211上面的绝缘层231上形成尺寸对应于芯片封装模块250的沟槽，从而将芯片封装模块250倒装接合到形成在内电路层212中的接触部分上。此外，暴露出内电路层212的接触部分。
芯片封装模块250通过沟槽使用贴在接触部分上的凸块来倒装接合接触部分，从而被安装在PCB上。
在此阶段，可应用导电材料242以便改善芯片封装模块250的凸块251和接触部分之间的粘结强度。
此外，可在外电路层232和暴露的内部电路层212上涂覆阻焊剂。
同样，如图2所示，通过采用引线框架，侧壁连接是可行的，因而可以确保用于信号连接的多通道。
图3a-3p为示出根据本发明的第一实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图3a，提供了作为芯层的电路衬底310。该电路衬底310由绝缘材料制成，并且包括具有预定厚度的绝缘层311，和位于绝缘层311的上下两面的铜箔层312、313。此外，穿过电路衬底310形成多个通孔314以相互连接电路衬底的两面上的电路。
参照图3b和3c，光敏物质321、322被涂覆到电路衬底310的铜箔层312、313上。接着，通过曝光和显影工艺有选择地除去上层光敏物质321以暴露未除去的部分铜箔层312，从而形成在其上安装有芯片封装模块的部分。该光刻工艺可被分为照相工艺和丝网印刷工艺。使用其上印刷有电路图案的布线图膜，将照相工艺分为用干膜作为光敏材料的D/F工艺和用光敏液体的光敏液体工艺。
参照图3d，能够在使用金或镍的铜蚀刻工艺期间被用作电阻的抗蚀剂323被涂覆在铜箔层暴露部分上，从而在使用金或镍进行铜蚀刻工艺时防止铜箔层被蚀刻，从而提供电连接到待安装芯片封装模块。此时，优选通过镀覆工艺来形成抗蚀剂323。
参照图3e，使用剥除工艺从铜箔层312、313的两面除去光敏物质321、322，并且进一步涂覆光敏物质324、325来形成电路，如图3f所示。
此时，位置对应于其中将安装芯片封装模块的区域的部分光敏物质324、325未被蚀刻。然而，其下的铜箔层将被蚀刻的剩余部分被曝光和显影以暴露出将被蚀刻的部分铜箔层，如图3g所示。
如图3h所示，在使用光敏物质324、325的电路图案作为抗蚀剂形成铜箔的电路图案之后，剥除作为抗蚀剂的光敏物质324、325以完全形成铜箔的电路图案。此时，不可除去抗蚀剂323。
接着，在如图3i所示进行蚀刻工艺从而在内层上形成电路之后，通过剥除工艺除去光敏物质324、325，并且进一步层叠多个绝缘层331、333和电路层332、334。
如图3j所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层331，通过使用激光或等离子体的工艺除去位于该部分绝缘层331上的铜箔。
接着，在如图3k所示，除去位置对应于其中将安装芯片封装模块的区域的部分铜箔之后，通过能够除去绝缘层331的激光或等离子体工艺除去位置也对应于其中将安装芯片封装模块的区域的部分绝缘层331。此时，如果需要，优选控制绝缘层的去除从而防止所得衬底被过度移除。另外，优选待除去的绝缘层的材料不同于不可除去的绝缘层的材料，从而防止不可被除去的绝缘层被蚀刻。
如图3l所示，涂覆光敏材料335、336以在最外层332、334上形成电路。
如图3m所示，将光敏材料335、336曝光和显影以在其上形成电路图案。此时，移除位置对应于其中将安装芯片封装模块的区域的部分光敏材料335、336，以便通过铜蚀刻工艺来去除位置对应于其中将安装芯片封装模块的区域的内层312的暴露的铜箔部分。
如图3n所示，使用作为抗蚀剂的光敏材料335、336的电路图案和抗蚀剂323，在外电路层332、334和暴露的内部铜箔层312上形成线路图案。换言之，通过蚀刻工艺在所得衬底表面和内层铜箔312、332、334上形成电路。
如图3o所示，在通过剥除工艺彻底除去光敏材料335、336之后，将芯片封装模块安装在衬底内层表面上。当必须除去形成在内层上的抗蚀剂323时，必须通过抗蚀剂剥除工艺进行移除，如图3p所示。然而，如果抗蚀剂是通过镀金形成，则优选不除去抗蚀剂。
图4a-4q为示出根据本发明的第二实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图4a，提供作为芯层的电路衬底410。该电路衬底410由绝缘材料制成，并且包括具有预定厚度的绝缘层411，和位于绝缘层411的上下两面的铜箔层412、413。此外，穿过电路衬底410形成多个通孔414以相互连接电路衬底的两面上的电路。
参照图4b和4c，光敏物质421、422被涂覆到电路衬底410的铜箔层412、413上。接着，通过曝光和显影工艺有选择地除去上层光敏物质421、422以暴露将不被除去的上面的部分铜箔层412，从而形成在其上安装有芯片封装模块的部分。
参照图4d，能够在使用金或镍的铜蚀刻工艺中被用作电阻的抗蚀剂423被涂覆在铜箔层暴露部分上，从而在使用金或镍进行铜蚀刻工艺时防止铜箔层被蚀刻，从而提供电连接到待安装芯片封装模块。此时，优选通过镀覆工艺来形成抗蚀剂423。
参照图4e，使用剥除工艺从铜箔层412、413的两面除去光敏物质421、422，并且进一步涂覆光敏物质424、425来形成电路，如图4f所示。
在此阶段，位置对应于其中将安装芯片封装模块的区域的部分光敏物质424、425未被蚀刻。然而，其下的铜箔层将被蚀刻的剩余部分被曝光和显影以暴露出将被蚀刻的部分铜箔层，如图4g所示。
如图4h所示，在使用光敏物质424、425的电路图案作为抗蚀剂形成铜箔的电路图案之后，剥除作为抗蚀剂的光敏物质424、425以完全形成铜箔的电路图案。
接着，在如图4i所示进行蚀刻工艺从而在内层上形成电路之后，通过剥除工艺除去光敏物质424、425，并且进一步层叠多个绝缘层431、433和电路层432、434。
如图4j所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层431，通过使用激光或等离子体的工艺除去位于该部分绝缘层431上的铜箔。
接着，在如图4k所示，除去位置对应于其中将安装芯片封装模块的区域的部分铜箔之后，通过能够除去绝缘层431的激光或等离子体工艺除去位置也对应于其中将安装芯片封装模块的区域的部分绝缘层431。在此阶段，如果需要，优选控制绝缘层的去除从而防止所得衬底被过度移除。另外，优选待除去的绝缘层的材料不同于不可除去的绝缘层的材料，从而防止不可被除去的绝缘层被蚀刻。
如图4l所示，涂覆光敏材料435、436以在最外层432、434上形成电路。
如图4m所示，将光敏材料435、436曝光和显影以在其上形成电路图案。此时，不除去位置对应于其中将安装芯片封装模块的区域的部分光敏材料435、436。
如图4n所示，将抗蚀剂437、438涂覆在使用曝光和显影工艺形成在光敏材料435、436上的电路图案上。在此阶段，优选通过镀覆工艺来进行抗蚀剂437、438的涂覆。
如图4o所示，除去光敏材料435、436，从而通过使用抗蚀剂437、438的电路图案作为抗蚀剂在铜箔上形成线路图案。
如图4p所示，在通过剥除工艺除去光敏材料435、436之后，采用抗蚀剂437、438作为抗蚀剂，通过蚀刻工艺在所得衬底表面和内层铜箔412、413、432、434上形成电路。
如图4q所示，在通过剥除工艺彻底除去抗蚀剂437、438之后，将芯片封装模块安装在衬底内层表面上。如图4q所示，当必须除去形成在内层上的抗蚀剂423时，必须通过抗蚀剂剥除工艺进行移除。然而，如果抗蚀剂是通过镀金形成，则优选不除去抗蚀剂。
图5a-5k为示出根据本发明的第三实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图5a，提供作为芯层的电路衬底510。该电路衬底510由绝缘材料制成，并且包括具有预定厚度的绝缘层511，和位于绝缘层511的上下两面的铜箔层512、513。此外，穿过电路衬底510形成多个通孔514以相互连接电路衬底的两面上的电路。
参照图5b和5c，光敏物质521、522被涂覆到电路衬底510的铜箔层512、513上。接着，通过光刻工艺在位置对应于为安装芯片封装模块的区域的部分光敏物质521、522上形成电路图案，并且使用光敏物质521、522作为抗蚀剂在铜箔层512、513上形成另一电路图案。
如图5d所示，通过剥除工艺除去光敏物质521、522，并且如图5e所示，进一步形成多个绝缘层531、533和电路层532、534。
如图5f所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层531，将光敏物质535、536涂覆到最外层532、534上。
如图5g所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层531，将光敏物质535、536曝光和显影以除去其位置对应于其中将安装芯片封装模块的区域的部分。接着进行蚀刻工艺以除去位置对应于其中将安装芯片封装模块的区域的最外层的部分铜箔层532。
在完成光敏物质531的功能之后，如图5h所示，通过剥除工艺除去光敏物质。接着，通过能够使用激光或等离子体除去绝缘层531的工艺，除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层531。此外，将光敏材料537、538涂覆到所得衬底的表面以在外层上形成电路。
如图5i所示，通过曝光和显影工艺在光敏材料537、538上形成电路。此时，在曝光工艺中，可以使用传播路径非常直的辐射，如UV辐射、X射线或激光来硬化位置对应于其中不安装芯片封装模块的区域的部分光敏材料537、538。
同样，如图5j所示，采用光敏材料537、538作为抗蚀剂，通过蚀刻工艺来同时蚀刻在所得衬底表面的铜箔532和其上将安装芯片封装模块的内层铜箔512。
如图5k所示，在通过剥除工艺彻底除去光敏材料之后，在衬底内层表面上安装芯片封装模块。
图6a-6l为示出根据本发明的第四实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图6a，提供作为芯层的电路衬底610。该电路衬底610由绝缘材料制成，并且包括具有预定厚度的绝缘层611，和位于绝缘层611的上下两面的铜箔层612、613。此外，穿过电路衬底610形成多个通孔614以相互连接电路衬底的两面上的电路。
参照图6b-6d，光敏物质621、622被涂覆到电路衬底610的铜箔层612、613上。接着，通过光刻工艺在光敏物质621、622上形成电路图案，并且随后使用光敏物质621、622作为抗蚀剂在铜箔层612、613上形成另一电路图案。从而，在位置对应于其中将安装芯片封装模块的区域的部分内层612、613上和内层的其它部分上形成电路图案。
如图6e所示，通过剥除工艺除去光敏物质621、622，并且如图6f所示，进一步形成多个绝缘层631、633和电路层632、634。
如图6g所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层631，将光敏物质635、636涂覆到最外层632、634上。
如图6h所示，为了除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层631，将光敏物质635曝光和显影，以除去其位置对应于其中将安装芯片封装模块的区域的部分。接着，进行蚀刻工艺以除去位置对应于其中将安装芯片封装模块的区域的最外层的部分铜箔层632。
在完成光敏物质635的功能之后，如图6i所示，通过剥除工艺除去光敏物质。接着，如图6j所示，通过能够使用激光或等离子体除去衬底的绝缘层的工艺，除去位置对应于其中将安装芯片封装模块的区域的部分绝缘层631。
如图6k所示，将光敏材料637、638涂覆到所得衬底表面上，并且随后进行曝光和显影工艺以在外层上形成电路图案。由于已经在其上将安装芯片封装模块的内层612上形成了电路图案，因此电路图案形成在其上不安装芯片封装模块的部分外层上。此时，在曝光工艺中，可以使用传播路径非常直的辐射，如UV辐射、X射线或激光来硬化位置对应于其中铜箔不可被除去的区域的部分光敏材料637、638。
如图6l所示，在通过采用光敏材料637、638作为抗蚀剂的蚀刻工艺来蚀刻所得衬底表面上的铜箔632，并且通过剥除工艺彻底除去光敏材料之后，将芯片封装模块安装到衬底内层表面上。
图7a-7l为示出根据本发明的第五实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图7a，提供作为芯层的电路衬底710。该电路衬底710由绝缘材料制成，并且包括具有预定厚度的绝缘层711，和位于绝缘层711的上下两面的铜箔层712、713。此外，穿过电路衬底710形成多个通孔714以相互连接电路衬底的两面上的电路。
参照图7b-7d，光敏物质721、722被涂覆到电路衬底710的铜箔层712、713上。接着，通过光刻工艺在光敏物质721、722上形成电路图案，并且随后使用光敏物质721、722作为抗蚀剂在铜箔层712、713上形成另一电路图案。从而，在位置对应于其中将安装芯片封装模块的区域的部分内层712、713上和内层的其它部分上形成电路图案。
如图7e所示，通过剥除工艺除去光敏物质721、722。
如图7f所示，涂覆光敏物质723、724以获得抗蚀剂725的选择性涂覆。
如图7g所示，将光敏物质723曝光和显影，以暴露其上将涂覆抗蚀剂725的部分。
如图7h所示，涂覆抗蚀剂725之后，通过剥除工艺除去光敏物质723、724。在此阶段，优选使用镀覆工艺来进行抗蚀剂725的涂覆。
如图7i所示，进一步形成多个绝缘层726、728和电路层727、729。在此，其中将安装芯片封装模块的部分绝缘层726已被除去，并且保留位置对应于绝缘层部分的部分铜箔层727。因此，不需要蚀刻该部分绝缘层726来将芯片封装模块安装到衬底中。
如图7j所示，将光敏物质730、731涂覆到最外层727、729上以在最外层727上形成电路图案。
如图7k所示，将光敏物质730曝光和显影以除去其位置对应于最外层727的电路图案的部分，从而在最外层727上形成电路图案。在此阶段，彻底除去位置对应于其中将安装芯片封装模块的区域的部分光敏物质730。
此外，使用光敏物质730作为抗蚀剂进行蚀刻工艺以除去位置对应于光敏物质730的电路图案的最外层的部分铜箔层727。
在完成光敏物质730的功能之后，如图7l所示，通过剥除工艺除去光敏物质。从而，可以将芯片封装模块安装到衬底内层表面上。
图8a-8m为示出根据本发明的第六实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图8a，提供作为芯层的电路衬底810。该电路衬底810由绝缘材料制成，并且包括具有预定厚度的绝缘层811，和位于绝缘层811的上下两面的铜箔层812、813。此外，穿过电路衬底810形成多个通孔814以相互连接电路衬底的两面上的电路。
参照图8b-8d，光敏物质821、822被涂覆到电路衬底810的铜箔层812、813上。接着，通过光刻工艺在光敏物质821、822上形成电路图案，并且随后使用光敏物质821、822作为抗蚀剂在铜箔层812、813上形成另一电路图案。从而，在位置对应于其中将安装芯片封装模块的区域的部分内层812、813上和内层其它部分上形成电路图案。
如图8e所示，通过剥除工艺除去光敏物质821、822。
如图8f所示，涂覆光敏物质823、824以获得抗蚀剂825的选择性涂覆。
如图8g所示，将光敏物质823曝光和显影，以暴露其上将涂覆抗蚀剂825的部分。
如图8h所示，涂覆抗蚀剂825之后，通过剥除工艺除去光敏物质823、824。在此阶段，优选使用镀覆工艺来进行抗蚀剂825的涂覆。
如图8i所示，进一步层叠多个绝缘层826、827。在此，其中将安装芯片封装模块的部分绝缘层826已被除去。因此，不需要蚀刻该部分绝缘层826来将芯片封装模块安装到衬底中。
如图8j所示，进行无电镀和电镀铜工艺来形成镀覆层828、829。
如图8k所示，将光敏物质830、831涂覆到最外层828、829上以在最外层828、829上形成电路图案。
如图8l所示，将光敏物质830曝光和显影以除去其位置对应于镀覆层的电路图案的部分，从而在镀覆层828、829上形成电路图案。此时，彻底除去位置对应于其中将安装芯片封装模块的区域的部分光敏物质830。
此外，使用光敏物质830作为抗蚀剂进行蚀刻工艺以除去位置对应于光敏物质830的电路图案的最外层的部分铜箔层828。
在完成光敏物质830的功能之后，如图8m所示，通过剥除工艺除去光敏物质。从而，可以将芯片封装模块安装到衬底内层表面上。
同时，可以在本发明的所有上述实施方案中进行图9a-9d的工艺。
图9a-9d为示出根据本发明的第七实施方案制造其上安装有芯片封装模块的PCB的截面图。
参照图9a，将阻焊油墨940涂覆到PCB的一整面上，从中根据前述实施方案的方法除去其中将安装芯片封装模块的部分绝缘层931。
参照图9b，由涂覆到PCB上的阻焊油墨形成的阻焊层940在其位置对应于芯片封装模块的焊料951处被除去。
如图9c所示，可以将导电材料或非导电材料242涂覆到通过去除部分PCB阻焊层940而部分暴露的铜箔层912上，从而防止铜箔层氧化和改善安装在PCB上的元件和铜箔层之间的粘结强度。在此阶段，优选通过镀金来涂覆材料。
如图9d所示，采用倒装芯片方法将芯片封装模块安装到PCB上。
已经以示例的方式描述了本发明PCB的制造，并且应该理解所用术语的目的是描述而不是限制。可以依据以上教导对本发明进行多种改进和变化。因此，应该理解在所附权利要求的范围内，本发明可以不同于所具体描述的方式实施。
如上所述，本发明的优点在于由于将成品芯片封装模块安装在PCB上，因此降低了所需的洁净程度，消除了对额外设备和成本的要求。
本发明的另一优点在于由于可以将芯片安置到更接近电源层，因此可以降低由干扰导致产生的噪声。
本发明的又一优点在于由于使用了引线框架，通过封装的侧壁以及通过封装的底面进行连接是可行的，因而可以为信号连接提供多条通道。

Claims (21)

1.一种其上安装有芯片封装模块的印刷电路板，包括：
衬底，其具有形成在其上面的多个电接触部分并且作为芯层；
芯片封装模块，其安装在衬底上并且具有连接到电接触部分的凸块；和
绝缘层，其层叠在衬底上并且具有其中将安装芯片封装模块的孔。
2.权利要求1所述的印刷电路板，还包括层叠在绝缘层上并且在其上形成电路图案的电路层。
3.权利要求1或2所述的印刷电路板，还包括插入到电接触部分和凸块之间的导电材料，以改善电接触部分和凸块之间的粘结强度。
4.权利要求1或2所述的印刷电路板，还包括通过其将芯片封装模块的侧壁电连接到电路层的引线框架，以向芯片封装模块提供信号。
5.权利要求1或2所述的印刷电路板，还包括涂覆在除电接触部分之外的最外层部分上的阻焊剂。
6.一种制造其上安装有芯片封装模块的印刷电路板的方法，包括：
第一步骤，形成第一抗蚀剂以在衬底一面的第一电路层的上面形成电接触部分；
第二步骤，将第一光敏物质涂覆到衬底的第一电路层上，以在第一电路层上形成第一电路图案，并且除去第一光敏物质；
第三步骤，在衬底上层叠绝缘层和第二电路层，并且穿过一部分绝缘层形成其中将安装芯片封装模块的孔；
第四步骤，涂覆第二光敏物质以在第二电路层上形成第二电路图案，并且在其上形成有第一抗蚀剂的暴露的衬底第一电路层上形成电接触部分；和
第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
7.权利要求6所述的方法，其中第四步骤包括：
(a)将第二光敏物质涂覆在最外电路层的上面；
(b)在第二光敏物质上形成对应于最外电路层的第二电路图案的第三电路图案，并且除去位置对应于所述孔的部分第二光敏物质；以及
(c)在其上层叠有第二光敏物质的最外电路层上形成第二电路图案，并且蚀刻内层的暴露部分以形成电接触部分。
8.权利要求6所述的方法，其中第四步骤包括：
(a)将第二光敏物质涂覆在最外电路层的上面；
(b)在第二光敏物质上形成对应于最外电路层的第二电路图案的第三电路图案；
(c)在形成在第二光敏物质上的第三电路图案上形成第二抗蚀剂，并且除去第二光敏物质；和
(d)蚀刻在其上层叠有第二抗蚀剂的最外电路层部分和内层的暴露部分，以形成最外电路层的第二电路图案和内层的电接触部分。
9.权利要求6所述的方法，还包括在第四步骤之后，除去第二抗蚀剂的第六步骤。
10.权利要求6所述的方法，还包括在第四步骤之后，通过引线框架将芯片封装模块的侧壁连接到第二电路层的第六步骤。
11.权利要求6或9所述的方法，还包括
将阻焊剂涂覆到最外电路层和内层的暴露部分上，并且蚀刻电接触部分以将其除去的第七步骤；和
在第四步骤之后，在位置对应于被移除的电接触部分的区域上形成导电材料的第八步骤。
12.一种制造其上安装有芯片封装模块的印刷电路板的方法，包括：
第一步骤，层叠绝缘层和第一电路层到其上形成有第一电路图案的衬底一面上的第二电路层的上面；
第二步骤，除去层叠在衬底上的、位置对应于将安装芯片封装模块的区域的绝缘层部分和第一电路层；
第三步骤，在内层和外层涂覆光敏物质，以便光敏物质紧密附着到内层和外层，并且在光敏物质上形成第二电路图案以形成电接触部分和在外层上形成第三电路图案；
第四步骤，使用形成在光敏物质上的第二电路图案进行蚀刻工艺，以在外层上形成第三电路图案和在内层上形成电接触部分；以及
第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第二电路层上的电接触部分。
13.权利要求12所述的方法，还包括：
将阻焊剂涂覆到最外电路层和内层的暴露部分上，并且蚀刻电接触部分以将其除去的第六步骤；和
在第四步骤之后，在位置对应于被移除的电接触部分的区域上形成导电材料的第七步骤。
14.权利要求12所述的方法，还包括在第四步骤之后，通过引线框架将芯片封装模块的侧壁连接到外电路层的第六步骤。
15.一种制造其上安装有芯片封装模块的印刷电路板的方法，包括：
第一步骤，在衬底的第一电路层上形成包括将被连接到芯片封装模块的电接触部分的第一电路图案；
第二步骤，将绝缘层和第二电路层层叠到其上形成有第一电路图案的衬底一面的第一电路层的上面；
第三步骤，除去层叠在衬底上的、位置对应于将安装芯片封装模块的区域的绝缘层部分和第二电路层；和
第四步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
16.权利要求15所述的方法，还包括
将阻焊剂涂覆到最外电路层和内层的暴露部分上，并且蚀刻电接触部分以将其除去的第五步骤；和
在第四步骤之后，在位置对应于被移除的电接触部分的区域上形成导电材料的第六步骤。
17.权利要求15所述的方法，还包括在第四步骤之后，通过引线框架将芯片封装模块的侧壁连接到外电路层的第五步骤。
18.一种制造其上安装有芯片封装模块的印刷电路板的方法，包括：
第一步骤，在衬底的第一电路层上形成包括将被连接到芯片封装模块的电接触部分的第一电路图案；
第二步骤，用抗蚀剂包围电接触部分；
第三步骤，层叠穿过其中形成孔的绝缘层，从而将芯片封装模块安装其中，同时将芯片封装模块连接到电接触部分，并层叠第二电路层到绝缘层上；
第四步骤，层叠光敏物质到第二电路层上，在光敏物质上形成第二电路图案，其中位置对应于孔的部分光敏物质被除去，并且蚀刻所得衬底以在第二电路层上形成第三电路图案；和
第五步骤，安装芯片封装模块从而将芯片封装模块连接到形成在暴露的衬底第一电路层上的电接触部分。
19.权利要求18所述的方法，其中当在第三步骤中层叠第二电路层时，所述第二电路层紧密附着到内层的暴露部分。
20.权利要求18所述的方法，还包括：
将阻焊剂涂覆到最外电路层和内层的暴露部分上，并且蚀刻电接触部分以将其除去的第六步骤；和
在第四步骤之后，在位置对应于被移除的电接触部分的区域上形成导电材料的第七步骤。
21.权利要求18所述的方法，还包括在第四步骤之后，通过引线框架将芯片封装模块的侧壁连接到外电路层的第六步骤。
CNA2005100635320A 2004-09-18 2005-04-08 其上安装有芯片封装模块的印刷电路板及其制造方法 Pending CN1750737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040074872A KR20060026130A (ko) 2004-09-18 2004-09-18 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
KR1020040074872 2004-09-18

Publications (1)

Publication Number Publication Date
CN1750737A true CN1750737A (zh) 2006-03-22

Family

ID=36073070

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100635320A Pending CN1750737A (zh) 2004-09-18 2005-04-08 其上安装有芯片封装模块的印刷电路板及其制造方法

Country Status (3)

Country Link
US (3) US7506437B2 (zh)
KR (1) KR20060026130A (zh)
CN (1) CN1750737A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170878B (zh) * 2006-10-27 2010-06-16 三星电机株式会社 制造印刷电路板的方法
CN102931297A (zh) * 2012-11-16 2013-02-13 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
CN103582280A (zh) * 2012-07-20 2014-02-12 鸿富锦精密工业（深圳）有限公司 电路板装置
CN103889169A (zh) * 2012-12-22 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105304604A (zh) * 2015-10-09 2016-02-03 株洲宏达天成微波有限公司 一种用于多焊盘芯片键合的多层键合方法
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子系统
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN106257968A (zh) * 2015-06-18 2016-12-28 三星电机株式会社 印刷电路板及其制造方法
CN110785025A (zh) * 2019-11-08 2020-02-11 生益电子股份有限公司 一种pcb的制作方法和pcb

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499329B2 (ja) * 1999-08-25 2010-07-07 日立化成工業株式会社 接着剤、配線端子の接続方法及び配線構造体
JP4196901B2 (ja) * 2004-08-11 2008-12-17 ソニー株式会社 電子回路装置
KR100639676B1 (ko) * 2004-09-21 2006-10-30 삼성전자주식회사 반도체 제조용 포토리소그라피 설비 제어시스템 및 그제어방법
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
US7511228B2 (en) * 2005-09-14 2009-03-31 Schmartboard, Inc. Printed circuit board
KR100805092B1 (ko) * 2006-05-10 2008-02-21 주식회사 네패스 적층형 다중칩 패키지 및 그 제조 방법
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
KR100840790B1 (ko) 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
WO2008150898A2 (en) * 2007-05-29 2008-12-11 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
KR100971294B1 (ko) * 2008-05-08 2010-07-20 삼성전기주식회사 반도체 플라스틱 패키지 및 그 제조방법
US20090260862A1 (en) * 2008-04-16 2009-10-22 Andrew Yaung Circuit modification device for printed circuit boards
JP2012009828A (ja) * 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
KR101167802B1 (ko) * 2010-12-27 2012-07-25 삼성전기주식회사 회로 기판 및 그 제조 방법
KR101225663B1 (ko) * 2011-05-13 2013-01-23 전자부품연구원 칩 내장형 기판 제조 방법
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101326999B1 (ko) 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
KR102268781B1 (ko) 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
WO2016209243A1 (en) * 2015-06-25 2016-12-29 Intel Corporation Integrated circuit structures with interposers having recesses
KR102408841B1 (ko) 2015-06-25 2022-06-14 인텔 코포레이션 패키지 온 패키지를 위한 리세싱된 전도성 컨택들을 갖는 집적 회로 구조체들
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
CN1230483C (zh) 1998-08-13 2005-12-07 日立化成工业株式会社 电路构件连接用的粘结剂,电路板及其制造方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
JP2002062308A (ja) 2000-08-15 2002-02-28 Toyota Motor Corp 衝突形態判定装置
US6603915B2 (en) * 2001-02-05 2003-08-05 Fujitsu Limited Interposer and method for producing a light-guiding structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170878B (zh) * 2006-10-27 2010-06-16 三星电机株式会社 制造印刷电路板的方法
CN103582280A (zh) * 2012-07-20 2014-02-12 鸿富锦精密工业（深圳）有限公司 电路板装置
CN103582280B (zh) * 2012-07-20 2017-10-03 鸿富锦精密工业（深圳）有限公司 电路板装置
CN102931297A (zh) * 2012-11-16 2013-02-13 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
CN102931297B (zh) * 2012-11-16 2015-06-24 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
CN103889169A (zh) * 2012-12-22 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子系统
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN106257968A (zh) * 2015-06-18 2016-12-28 三星电机株式会社 印刷电路板及其制造方法
CN105304604A (zh) * 2015-10-09 2016-02-03 株洲宏达天成微波有限公司 一种用于多焊盘芯片键合的多层键合方法
CN110785025A (zh) * 2019-11-08 2020-02-11 生益电子股份有限公司 一种pcb的制作方法和pcb

Also Published As

Publication number Publication date
US20090152233A1 (en) 2009-06-18
US20090147488A1 (en) 2009-06-11
KR20060026130A (ko) 2006-03-23
US20060060960A1 (en) 2006-03-23
US7506437B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1118098C (zh) 半导体集成电路器件
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1187806C (zh) 电路装置的制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1832152A (zh) 半导体封装及制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1705104A (zh) 电路装置及其制造方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1897241A (zh) 半导体器件及其制造方法
CN1476100A (zh) 摄像机模块及其制造方法
CN1758430A (zh) 半导体器件和半导体器件的制造方法
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
CN1992250A (zh) 半导体封装及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1677665A (zh) 电路装置及其制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1191619C (zh) 电路装置及其制造方法
CN1925148A (zh) 多层配线基板及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication