CN101170878B - 制造印刷电路板的方法 - Google Patents

制造印刷电路板的方法 Download PDF

Info

Publication number
CN101170878B
CN101170878B CN2007101525825A CN200710152582A CN101170878B CN 101170878 B CN101170878 B CN 101170878B CN 2007101525825 A CN2007101525825 A CN 2007101525825A CN 200710152582 A CN200710152582 A CN 200710152582A CN 101170878 B CN101170878 B CN 101170878B
Authority
CN
China
Prior art keywords
photoresist
central layer
lamination
via hole
nuclear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101525825A
Other languages
English (en)
Other versions
CN101170878A (zh
Inventor
金智恩
姜明杉
朴正现
郑会枸
崔宗奎
朴贞雨
金尚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101170878A publication Critical patent/CN101170878A/zh
Application granted granted Critical
Publication of CN101170878B publication Critical patent/CN101170878B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种制造印刷电路板的方法，其中形成腔体，用于嵌入部件，该方法包括：提供其中掩埋有内部电路的核芯板；在核芯板上形成第一过孔，用于层间导电；在核芯板上的对应于腔体位置的位置上选择性地形成第一光致抗蚀剂；将其上形成有第一外部电路的第一积层堆叠在核芯板上；以及选择性地对应于腔体位置地除去第一积层并除去第一光致抗蚀剂。使用该方法，由于腔体的厚度公差可通过控制光致抗蚀剂的厚度而获得，并且板的整体厚度可通过控制腔体的高度而被控制，因此可以以更大精度地制造板。

Description

制造印刷电路板的方法
相关申请的交叉参考
本申请要求于2006年10月27日向韩国知识产权局提交的第10-2006-0104893号韩国专利申请的权益，其全部内容结合于此作为参考。
技术领域
本发明涉及一种制造印刷电路板的方法。
背景技术
随着电子工业的发展，对具有更多功能性的更小电子产品的需求日益增长，具体地，需要降低装配在移动终端中的各种部件的厚度，以减少其整体厚度。并且，随着在移动通信领域中提供的服务种类的快速增加，各种电子部件被安装在例如移动电话等的移动终端中。
因此，响应向更多功能性和更小尺寸发展的这些趋势，使用所谓的“IC-堆叠”产品成为主流，其中多个部件堆叠在一个封装件中。最近，已经生产出这样的“封装堆叠的”产品，即，其中具有一个或多个嵌入部件的多个封装板被堆叠在一起。
在根据相关技术的嵌入部件印刷电路板的情况下，IC嵌入到核芯板的表面，并且形成与IC的电极(Cu凸块)连接的过孔，以便电连接板的IC和电路图案。然而，这样的相关技术在加工待嵌入IC的空间的腔体时缺少精度，并且使得腔体厚度的公差(tolerance)可导致印刷电路板整体厚度的增加。
发明内容
本发明的一个方面是提供一种制造印刷电路板的方法，其中，在采用掩埋图案(buried pattern)制造多层印刷电路板的过程中，利用光致抗蚀剂来保持腔体空间，可以高精度地降低板的厚度。
本发明的一个方面提供了一种制造印刷电路板的方法，其中形成有腔体，用于嵌入部件。该方法包括：提供其中掩埋有内部电路的核芯板；在核芯板中形成第一过孔，用于层间导电；在核芯板对应于腔体位置的位置处选择性地形成第一光致抗蚀剂；将其上形成有第一外部电路的第一积层(build-up layer)堆叠在核芯板上；以及选择性地除去对应于腔体位置的第一积层并除去第一光致抗蚀剂。
在除去第一积层和第一光致抗蚀剂之后，可以另外地实施在核芯板上形成焊盘(bonding pad)的操作，其中，焊盘将部件和内部电路电连接。可以通过在内部电路的表面上选择性地实施电镀金来形成焊盘。
准备核芯板的操作可以包括在载体(carrier)上堆叠种子层(seed layer)；在种子层中形成对应于内部电路的凹版图案；以及在凹版图案中填充导电材料。这里，形成凹版图案的操作可以包括在种子层上堆叠感光膜以及通过在感光膜上选择性地实施曝光和显影而使第二光致抗蚀剂形成为对应于凹版图案的凸版图案。
而且，该方法可以进一步包括，在形成第二光致抗蚀剂之后，除去该第二光致抗蚀剂并通过将种子层压到绝缘板上而将填充到凹版图案内的导电材料转录(transcribe)到该绝缘板内。
形成第一过孔的操作可以如下完成：在核芯板内加工过孔，在过孔的内壁上以及在核芯板的其上形成有第一光致抗蚀剂的一侧上实施化学镀(electroless plating)，并且在过孔内实施电镀。
并且，在选择性地形成第一光致抗蚀剂之后，可以另外地包括在核芯板上实施闪速蚀刻(flash etching)的操作，并且随后可以进一步包括除去介于第一光致抗蚀剂与核芯板之间的化学镀层的操作。
选择性地形成第一光致抗蚀剂的操作可以包括在核芯板上堆叠感光膜以及在该感光膜上选择性地实施曝光和显影，同时该方法可以进一步包括，在堆叠第一积层之后，在该第一积层中形成第二过孔，使得内部电路和第一外部电路电连接。
除去第一积层和第一光致抗蚀剂的过程可以如下进行：通过对第一积层进行加工以使对应于腔体的位置可以被曝光从而可以曝光第一光致抗蚀剂并除去第一光致抗蚀剂。
另外，在除去第一积层和第一光致抗蚀剂之后，该方法可以进一步包括在腔体内嵌入部件以及在第一积层上堆叠其中形成有第二外部电路的第二积层。
本发明的其它方面和优点将在以下描述中部分地阐述，并且部分通过该描述而显而易见，或者可以通过实施本发明而获知。
附图说明
图1是图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图2是根据本发明具体实施方式制造的印刷电路板的剖视图；
图3A和图3B示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图4A、图4B以及图4C示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图5A和图5B示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图6A、图6B、图6C、6D以及图6E示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图7A、图7B以及图7C示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；
图8是图解说明嵌入在图2的印刷电路板中的部件的剖视图。
具体实施方式
下面将参照附图更详细地描述根据本发明某些具体实施方式的制造印刷电路板的方法，其中与图号无关，以相同附图标记表示那些相同或类似的部件，并且省略多余的解释。
图1是图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；图2是根据本发明具体实施方式制造的印刷电路板的剖视图；而图3A和图3B，图4A至图4C，图5A和图5B，图6A至图6E，以及图7A至图7C示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图。图8是图解说明嵌入在图2的印刷电路板中的部件的剖视图。
在附图中示出了载体10a、10b，种子层20a、20b，光致抗蚀剂30a、30b、60，内部电路40a、40b，过孔42、46，绝缘板50，阻焊剂(solder resist)70，腔体80，焊盘90，部件95、以及电极97。
操作步骤s10为提供其中掩埋有内部电路40a、40b的核芯板。下面将更详细地描述形成具有掩埋的内部电路40a、40b的核芯板的一种方法。
首先，种子层20a、20b可以堆叠在载体10a、10b上。种子层20a、20b可以由铜材料制成，并且可以通过实施化学镀而被堆叠在载体10a、10b上。当然，可以改变种子层20a、20b的材料和形成方法。
可以将感光膜堆叠到种子层20a、20b上，然后可以实施曝光和显影工艺。以这种方式，光致抗蚀剂30a、30b可以形成在种子层20a、20b上(参见图3A)，并且使用光致抗蚀剂30a、30b，可以形成对应于内部电路40a、40b的凹版图案32a和32b。
然后，导电材料可以填充到凹版图案32a、32b内。导电材料可以通过电镀填充在凹版图案32a、32b内。在使用铜材料作为种子层20a、20b的情况下，铜也可以用作导电材料。
当作为在凹版图案32a、32b内填充导电材料的方法而在本具体实施方式中出现电镀时，应当理解，这可以根据设计要求进行变化。由此填充在凹版图案32a、32b内的导电材料可以随后用作内部电路40a、40b。
在用导电材料填充凹版图案32a、32b之后，光致抗蚀剂30a、30b可以被去除，以完成用于将导电材料转移(transcribe)到绝缘板50内的准备(参见图3B)。
接着，如图4A，在使载体10a、10b与定位在其间的绝缘板50对准之后，如图4B所示，可以将载体10a、10b和绝缘板50压(compress)在一起。这样的压缩可导致内部电路40a、40b掩埋在绝缘板50内。
随后，为了在绝缘板50内仅保存内部电路40a、40b，如图4C所示，可以除去载体10a、10b和种子层20a、20b。如上所述，如果种子层20a、20b由铜材料形成，则种子层20a、20b可以通过蚀刻去除。
通过上述步骤，可以提供其中掩埋有内部电路40a、40b的核芯板。
操作步骤s20为在核芯板内形成过孔42，用于层间传导。即，可以形成过孔42，以使掩埋在核芯板任一侧的内部电路40a、40b可以彼此电连接。下面将更详细地描述形成过孔42的一种方法。
首先，如图5A所示，可以加工过孔42’(操作s21)。加工过孔42’的步骤可以通过诸如激光钻孔的方法来实现，虽然显而易见，也可以使用各种其它方法。
可以在核芯板的一侧(包括加工的过孔42’的内壁)上实施化学镀(s22)。通过化学镀形成的化学镀层44、44’可以用作种子层，用来利用导电材料填充过孔42’，并且也可提供加工腔体80时存在的公差，这将随后进行描述。
为了用导电材料填充加工的过孔42’以形成过孔42，可以在过孔42’内实施电镀(操作s23)。该过程可以如下完成：在核心上形成光致抗蚀剂(未示出)，其中仅有对应于过孔42’的位置被选择性地开口，然后实施电镀。
当电镀完成时，可以实施闪速蚀刻，以使表面变平，然后可以除去光致抗蚀剂(未示出)。以这种方式，如图5B所示，可以在核芯板上形成过孔42。
操作步骤s30为在核芯板上的与待形成有腔体80的位置相对应的位置上形成光致抗蚀剂60。形成光致抗蚀剂60可以如下完成：在核芯板上堆叠感光膜并选择性地曝光感光膜的对应于其中待形成有腔体80的位置的部分，然后显影。随后，可以再次实施闪速蚀刻以弄平表面。
通过这些操作，如图6A所示，利用化学镀层44的用来形成过孔42部分44’被露出在光致抗蚀剂60与核芯板之间，光致抗蚀剂60可以在核芯板上形成于待形成有腔体80的位置。
即，由于在形成过孔42之后实施闪速蚀刻，因此化学镀层的没有被光致抗蚀剂60覆盖的区域被除去，同时化学镀层44’的被光致抗蚀剂60覆盖的区域没有被除去。
操作步骤s40为在核芯板上堆叠其中形成有外部电路40c、40d的积层。这可以用来形成多层印刷电路板。形成积层的步骤可根据用于形成核芯板的上述方法来完成。
换句话说，积层也可通过以下方法来形成，即，在载体上对应于外部电路40c、40d而形成凹版图案，在凹版图案中填充导电材料，将在凹版图案中形成的导电材料转移到绝缘板上(参见图6B)，去除载体10c、10d(参见图6C)，随后去除种子层20c、20d(参见图6D)。因为该细节可以与形成核芯板的方法相同或者相似，因此将不再进一步详细描述。
操作步骤s50为在内部电路40a、40b与外部电路40c、40d之间形成用于导电的过孔46。过孔46可以在积层中形成，以使内部电路40a、40b和外部电路40c、40d可互相交换(exchange)电子信号。在积层中形成的过孔46可以通过与上面描述的用于在核芯板内形成过孔42相同的方法来形成。
虽然在图6A至图6E中没有示出用于形成过孔46的步骤，但这些步骤与上述的步骤相同，因此，为了更好的理解，以下的描述将涉及图5A和图5B。
因此，过孔(未示出)可以首先通过诸如激光钻孔的方法来加工，并且可在加工的过孔(未示出)中实施化学镀，之后可在过孔(未示出)中实施电镀，以形成积层。在完成电镀之后，可以实施闪速蚀刻，如上所述，用于弄平表面。
在实施闪速蚀刻之后，可以去除为实施化学镀而形成的种子层(未示出)，然后施加阻焊剂70，如图6D所示，以保护在积层中形成的外部电路40c、40d。这里，阻焊剂70可以施加在将在下面描述的操作s60中被加工的区域之外的区域中。
操作s60步骤为选择性对应于腔体80位置地除去积层，然后除去光致抗蚀剂60和化学镀层44’。
为了更加具体，积层可以沿着Z轴在其中待嵌入有部件95的位置处被加工，以曝光在核芯板的表面上形成的光致抗蚀剂60(参见图7A)，曝光的光致抗蚀剂60可以被剥离和去除，然后可以除去介于光致抗蚀剂60与核芯板之间的化学镀层44’，使得核芯板被曝光(参见图7B)，从而可以形成腔体80。
在沿着Z轴加工积层以形成腔体80的过程中，光致抗蚀剂60和化学镀层44’允许加工公差，以便可以获得更高程度的精度。
操作步骤s70可以包括在核芯板上形成焊盘90，以使部件95与内部电路40a电连接。这在将部件结合在腔体80内之前形成焊盘90。
如图7C所示，焊盘90可以形成在掩埋于核芯板的内部电路40a、40b的预定位置，并且可以有利地由电导率大于内部电路40a、40b的电导率的材料制成。
例如，如果内部电路40a、40b由铜材料制成，则焊盘90可以由金材料制成。因此，焊盘90可通过在内部电路40a、40b的预定位置上利用金实施电镀而形成。
操作步骤s80可以包括在腔体内嵌入部件95，以及将其上形成有第二外部电路的第二积层堆叠在积层上。这可以制造具有嵌入部件95的多层印刷电路板，并且如图8所示，通过在腔体内嵌入部件95，可以制造薄的PoP(堆叠封装(Package on Package))板。
形成具有第二外部电路(未示出)的第二积层(未示出)的方法可以与上面描述的用于形成积层或核芯板的方法相同或者类似，这里将不再对其进行详细描述。
根据如上面描述的本发明的某些具体实施方式，板可以以更高的精度被制造，这是因为通过控制光致抗蚀剂的厚度可获得腔体厚度公差，并且通过控制腔体高度可控制板的整体厚度。
并且，由于外部电路和核芯板可通过采用在绝缘材料中掩埋电路图案的掩埋图案方法而形成，因此板可以以更小的厚度和更大的刚度制成，其中嵌入部件的翘曲较小且板表面弯曲较小，这使得该板比传统板具有更大的平度。
而且，由于部件可以嵌入在核芯板的表面，因此在嵌入部件的过程中可以不需要另外的载体件。
虽然已经参照具体的具体实施方式详细地描述了本发明的精神，但这些具体实施方式仅用于举例说明目的并且不限制本发明。本领域技术人员应当理解，在不背离本发明的精神和范围的情况下，可以对这些具体实施方式进行变化或更改。

Claims (12)

1.一种制造印刷电路板的方法，所述印刷电路板中形成有用于嵌入部件的腔体，所述方法包括：
提供其中掩埋有内部电路的核芯板；
在所述核芯板中形成第一过孔，用于层间导电；
在所述核芯板上与所述腔体的位置对应的位置处选择性地形成第一光致抗蚀剂，从而使掩埋的所述内部电路的部分被所述第一光致抗蚀剂覆盖；
在所述核芯板上堆叠第一积层，从而使所述第一光致抗蚀剂由所述第一积层覆盖，所述第一积层具有形成于其上的第一外部电路；
在对应于所述腔体的所述位置选择性地除去所述第一积层，从而暴露所述第一光致抗蚀剂；以及
除去暴露的所述第一光致抗蚀剂，从而暴露出掩埋的所述内部电路的部分。
2.根据权利要求1所述的方法，在除去暴露的所述第一光致抗蚀剂之后，进一步包括：
在所述核芯板上形成焊盘，所述焊盘被构造成将所述部件和所述内部电路电连接。
3.根据权利要求2所述的方法，其中，形成所述焊盘的步骤包括：
在所述内部电路的表面上选择性地实施镀金。
4.根据权利要求1所述的方法，其中，提供所述核芯板的步骤包括：
在载体上堆叠种子层；
在所述种子层上形成凹版图案，所述凹版图案与所述内部电路相对应；以及
在所述凹版图案内填充导电材料。
5.根据权利要求4所述的方法，其中，形成所述凹版图案的步骤包括：
在所述种子层上堆叠感光膜；以及
通过在所述感光膜上选择性实施曝光和显影而形成第二光致抗蚀剂作为对应于所述凹版图案的凸版图案。
6.根据权利要求5所述的方法，在形成所述第二光致抗蚀剂之后，进一步包括：
除去所述第二光致抗蚀剂；以及
通过将所述种子层压到绝缘板上而将填充在所述凹版图案中的导电材料转移到所述绝缘板内。
7.根据权利要求1所述的方法，其中，形成所述第一过孔的步骤包括：
在所述核芯板中加工过孔；
在所述过孔的内壁上以及在所述核芯板的其上形成有所述第一光致抗蚀剂的一侧上实施化学镀；以及
在所述过孔内实施电镀。
8.根据权利要求7所述的方法，在选择性形成所述第一光致抗蚀剂之后，进一步包括：
在所述核芯板上实施闪速蚀刻。
9.根据权利要求8所述的方法，在除去暴露的所述第一光致抗蚀剂之后，进一步包括：
除去介于所述第一光致抗蚀剂与所述核芯板之间的化学镀层。
10.根据权利要求1所述的方法，其中，选择性形成所述第一光致抗蚀剂的步骤包括：
在所述核芯板上堆叠感光膜；以及
在所述感光膜上选择性地实施曝光和显影。
11.根据权利要求1所述的方法，在堆叠所述第一积层之后，进一步包括：
在所述第一积层中形成第二过孔，以使所述内部电路和所述第一外部电路电连接。
12.根据权利要求1所述的方法，在除去暴露的所述第一光致抗蚀剂之后，进一步包括：
在所述腔体内嵌入部件并在所述第一积层上堆叠第二积层，其中所述第二积层具有形成于其上的第二外部电路。
CN2007101525825A 2006-10-27 2007-10-12 制造印刷电路板的方法 Expired - Fee Related CN101170878B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0104893 2006-10-27
KR1020060104893A KR100782405B1 (ko) 2006-10-27 2006-10-27 인쇄회로기판 제조방법
KR1020060104893 2006-10-27

Publications (2)

Publication Number Publication Date
CN101170878A CN101170878A (zh) 2008-04-30
CN101170878B true CN101170878B (zh) 2010-06-16

Family

ID=39139709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101525825A Expired - Fee Related CN101170878B (zh) 2006-10-27 2007-10-12 制造印刷电路板的方法

Country Status (4)

Country Link
US (1) US20080102410A1 (zh)
JP (1) JP2008112996A (zh)
KR (1) KR100782405B1 (zh)
CN (1) CN101170878B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432485B1 (en) * 2007-12-19 2013-04-30 Logitech Europe S.A. Optimized designs for embedding webcam modules with superior image quality in electronics displays
TW200948238A (en) * 2008-05-13 2009-11-16 Unimicron Technology Corp Structure and manufacturing process for circuit board
JP4683239B2 (ja) * 2008-05-14 2011-05-18 ソニー株式会社 印刷用凹版の製造方法、電気基板の製造方法、および表示装置の製造方法
CN101384137B (zh) * 2008-10-09 2011-09-07 敬鹏(常熟)电子有限公司 具有散热金属层的电路板的制作方法
KR100990546B1 (ko) 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
CN102573271B (zh) * 2010-12-21 2015-09-09 欣兴电子股份有限公司 线路板及其制作方法
CN102984883B (zh) * 2012-10-22 2015-07-15 广东欧珀移动通信有限公司 一种避免元件虚焊的结构和方法
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
KR102052761B1 (ko) * 2013-11-21 2019-12-09 삼성전기주식회사 칩 내장 기판 및 그 제조 방법
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
US9370110B2 (en) * 2014-03-26 2016-06-14 Kinsus Interconnect Technology Corp. Method of manufacturing a multilayer substrate structure for fine line
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
KR102520038B1 (ko) 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치
US10672715B2 (en) 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
CN110621121A (zh) * 2018-06-20 2019-12-27 胜宏科技（惠州）股份有限公司 一种高频微小阶梯槽的制作方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719970B2 (ja) * 1988-05-09 1995-03-06 日本電気株式会社 多層印刷配線板の製造方法
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH07326865A (ja) * 1994-05-31 1995-12-12 Risho Kogyo Co Ltd 電子部品搭載用の凹部を有する多層回路基板の製造方法
JPH09283932A (ja) * 1996-04-08 1997-10-31 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH1022645A (ja) * 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JPH10126056A (ja) * 1996-10-18 1998-05-15 Victor Co Of Japan Ltd プリント配線基板の製造方法
JP3986608B2 (ja) 1997-04-08 2007-10-03 株式会社デンソー ボールグリッドアレイパッケージ形半導体部品の実装構造
JP4691763B2 (ja) * 2000-08-25 2011-06-01 イビデン株式会社 プリント配線板の製造方法
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
KR100671541B1 (ko) 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법
JP3920195B2 (ja) 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR100483845B1 (ko) * 2003-03-17 2005-04-15 삼성전자주식회사 듀얼 다마신 구조의 금속배선 형성 방법
JP4117390B2 (ja) * 2003-05-07 2008-07-16 株式会社トッパンＮｅｃサーキットソリューションズ キャビティ付き多層プリント配線板の製造方法
JP2005236018A (ja) * 2004-02-19 2005-09-02 Alps Electric Co Ltd 微細配線構造および微細配線構造の製造方法
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法
JP2006245213A (ja) * 2005-03-02 2006-09-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750737A (zh) * 2004-09-18 2006-03-22 三星电机株式会社 其上安装有芯片封装模块的印刷电路板及其制造方法

Also Published As

Publication number Publication date
CN101170878A (zh) 2008-04-30
JP2008112996A (ja) 2008-05-15
KR100782405B1 (ko) 2007-12-07
US20080102410A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
CN101170878B (zh) 制造印刷电路板的方法
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US7338892B2 (en) Circuit carrier and manufacturing process thereof
CN100551206C (zh) 制造刚柔印刷电路板的方法
CN101188914A (zh) 制造印刷电路板的方法
JP2007142403A (ja) プリント基板及びその製造方法
JP2008131036A (ja) 印刷回路基板及びその製造方法
TWI513379B (zh) 內埋元件的基板結構與其製造方法
CN101399210A (zh) 基板制造方法
CN101409238A (zh) 无核层封装基板的制作方法
US20090242238A1 (en) Buried pattern substrate
CN101160024A (zh) 嵌入元件式印刷电路板的制造方法
CN102342186A (zh) 柔性基板
KR100857165B1 (ko) 회로기판 제조방법
TWI449483B (zh) 印刷電路板及其製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN102045950B (zh) 印刷电路板及其制造方法
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
CN105376926A (zh) 印刷电路板及其制造方法
CN102577642A (zh) 印刷电路板及其制造方法
CN102446772A (zh) 制造半导体封装的方法
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20151012

EXPY Termination of patent right or utility model