JP2008131036A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2008131036A
JP2008131036A JP2007274375A JP2007274375A JP2008131036A JP 2008131036 A JP2008131036 A JP 2008131036A JP 2007274375 A JP2007274375 A JP 2007274375A JP 2007274375 A JP2007274375 A JP 2007274375A JP 2008131036 A JP2008131036 A JP 2008131036A
Authority
JP
Japan
Prior art keywords
substrate
circuit pattern
land
paste
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007274375A
Other languages
English (en)
Inventor
Jee-Soo Mok
モク ジー−ソー
Dong-Jin Park
パク ドン−ジン
Jun-Heyoung Park
パク ジュン−ヘヨン
Ki-Hwan Kim
キム キ−ホアン
Sung-Young Kim
キム ソン−ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008131036A publication Critical patent/JP2008131036A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ランドの形成面積を減らすことにより高密度の印刷回路基板を製造することができ、ランドとペーストバンプとの間の接触面積の増加により接続信頼性を高めることができる高密度の印刷回路基板及びその製造方法を提供する。
【解決手段】印刷回路基板の製造方法は、第1基板の一面にランドを含む回路パターンを形成する段階と、第1基板のランド上にペーストバンプを形成する段階と、及びペーストバンプが絶縁材を貫通するように第1基板の一面に絶縁材を積層する段階とを含み、ペーストバンプが第1基板のランドをカバーするように形成されることを特徴とする。
【選択図】図5

Description

本発明は、印刷回路基板及びその製造方法(Printed circuit board and method for manufacturing thereof)に関する。
従来の多層印刷回路基板は、銅箔積層板(CCL)などのコア基板の表面にアディティブ(additive)工法、またはサブトラクティブ(subtractive)工法などを適用して内層回路を形成し、絶縁層及び金属層を順次積層(build−up)し、内層回路と同様の方法で外層回路を形成することにより製造される。
電子部品の発達により、印刷回路基板の高密度化のための回路パターンの層間の電気的導通及び微細回路配線が適用されたHDI(high density interconnection)基板の性能を向上できる技術が要求されている。すなわち、HDI基板の性能を向上するためには、回路パターン20の層間の電気的導通技術及び設計の自由度を確保する技術が必要である。
従来技術にかかる多層印刷回路基板の製造工程は、先ず、銅箔積層板(CCL)などのコア基板をハーフエッチング(half etching)して銅箔層の厚さを薄くした後、ドライフィルムを積層し、BVH(blind via hole)の形成される位置を露光、現像、エッチングしてウィンドウ(window)を開放し、レーザドリリング(laser drilling)などによりBVHを加工し、フィル(fill)メッキしてBVHを充填し、コア基板の表面にメッキ層を形成する。次に、コア基板の表面をハーフエッチングしてメッキ層の厚さを薄くした後、再びドライフィルムを積層し、露光、現像、エッチングして回路パターンを形成し、このような工程を繰り返して多層の印刷回路基板を製造する。
すなわち、従来技術による印刷回路基板の製造工程は、ほぼ5μmの薄い銅箔層が積層された銅箔積層板を用いるか、コア基板である銅箔積層板の銅箔層をハーフエッチングして薄くした後、ウィンドウを開放してレーザでBVHを加工し、BVHを充填するためのフィルメッキにより厚くなった銅箔層を再び数回ハーフエッチングして薄くした後高密度の内層回路を形成し、これを繰り返して多層印刷回路を順次積層する。
しかし、このような従来の多層印刷回路基板の製造工程は、銅箔層またはメッキ層の厚さを薄くするためのハーフエッチング工程及び、BVHを充填するためのメッキ工程により工程が複雑で、製造費用が上昇するという問題があり、また、メッキ及びエッチングを繰り返しながら回路パターンを形成するので高密度の回路パターンを具現するのに限界があり、順次積層しながら回路パターンを形成するので工程時間が長くなるという問題がある。
本発明は、ペーストバンプを形成するためのランド及び回路パターンを微細に形成することにより高密度の回路パターンを形成することができ、ペーストバンプがランドを覆いランドとペーストバンプとの間の接触面積が増加して接続信頼性を高めることができる印刷回路基板及びその製造方法を提供する。
本発明の一実施形態によれば、第1基板の一面にランドを含む回路パターンを形成する段階と、第1基板のランド上にペーストバンプを形成する段階と、及びペーストバンプが絶縁材を貫通するように第1基板の一面に絶縁材を積層する段階とを含み、ペーストバンプが第1基板のランドをカバーするように形成されることを特徴とする印刷回路基板の製造方法が提供される。
絶縁材を積層する段階の後に、第1基板の一面にランドを含む回路パターンが形成された第2基板を積層する段階をさらに含み、絶縁材を貫通するペーストバンプが第2基板のランドをカバーするようにできる。
第1基板が、絶縁層に金属層が積層され形成された場合、回路パターンを形成する段階は、第1基板の金属層に感光性フィルム層を積層する段階と、ランドを含む回路パターンに対応して感光性フィルム層を選択的に露光、現像する段階と、感光性フィルム層が除去された領域の金属層をエッチング(etching)する段階と、及び第1基板に残存する感光性フィルム層を除去する段階とを含むことができる。また、露光、現像する段階は、第1基板の一面にランドを含む回路パターンが形成され、他面にBVH(blind via hole)加工用ウィンドウ(window)が形成されるように、感光性フィルム層を選択的に露光、現像してその一部を除去する段階を含むことができる。
第1基板の一面にランドを含む回路パターンが形成され、他面にBVH(blind via hole)加工用ウィンドウ(window)が形成され、第2基板の一面にランドを含む回路パターンが形成され、他面にBVH加工用ウィンドウ(window)が形成された場合には、第2基板を積層する段階の後に、第1基板及び第2基板のウィンドウ形成部分にBVHを形成する段階と、BVHに導電性物質を充填する段階と、及び第1基板及び第2基板の他面に回路パターンを形成する段階とをさらに含むことができる。
また、本発明の別の実施形態によれば、ランドを含む回路パターンが形成された第1基板と、ランドに形成されるペーストバンプと、ペーストバンプが貫通され第1基板に積層される絶縁材とを含み、ペーストバンプの一側がランドをカバーする印刷回路基板が提供される。
一方、ランドを含む回路パターンが形成され、第1基板の絶縁材に積層される第2基板をさらに含み、ペーストバンプの他側が第2基板のランドをカバーする印刷回路基板を提示することができる。
上述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲及び詳細な説明により明確になるだろう。
本発明の好ましい実施例によれば、ランドの形成面積を減らすことにより高密度の印刷回路基板を製造することができ、ランドとペーストバンプとの間の接触面積の増加により接続信頼性を高めることができるので、高密度の印刷回路基板の性能を向上させることができる。
以下、本発明による印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるか対応する構成要素は同一の図面番号を付与し、これに対する重複される説明は略する。
図1は、本発明の一実施例による印刷回路基板のランド上にペーストバンプが形成された状態を示す平面図であり、図2は、本発明の一実施例による印刷回路基板を示す断面図である。図1及び図2を参照すると、第1基板10、ランド18、回路パターン20、ペーストバンプ24、第2基板28、絶縁材26、導電性ペースト32が示されている。
本実施例の印刷回路基板は、ランド18を含む回路パターン20が形成された第1基板10と、ランド18をカバーするように形成されるペーストバンプ24と、ペーストバンプ24が貫通され第1基板10に積層される絶縁材26とを必須構成要素とする。これに、ランド18を含む回路パターン20が形成され、絶縁材26に積層される第2基板28をさらに含むことができ、この際、ペーストバンプ24の他側が第2基板28のランド18をカバーできる。
ランド18は、その上に導電性のペーストバンプ24が形成され、基板に形成された回路パターン20間を電気的に接続できるようにするものであり、回路パターン20と共に形成する。
ランド18をペーストバンプ24の形成領域より小さくしてランド18上に形成されるペーストバンプ24がランド18をすべてカバーするようにすることで、ランド18を含む回路パターン20を微細に形成することができ、これにより高密度の回路パターン20を具現することができる。また、ランド18がペーストバンプ24によりカバーされ、ランド18とペーストバンプ24との間の接触面積が増加するので接続信頼性を確保することができる。
一方、第1基板10及び第2基板28の両面の回路パターン20は、導電性ペースト32が充填されたBVH(blind via hole)により電気的に導通され、第1基板10と第2基板28とは、ペーストバンプ24により電気的に接続される。
図3は、本発明の一実施例によるペーストバンプ基板の製造過程を示す流れ図である。図3を参照すると、第1基板10、金属層12、絶縁層14、エッチングレジスト16、ランド18、回路パターン20、ウィンドウ22、ペーストバンプ24、絶縁材26が示されている。
従来技術の複雑であった工程を単純化し、一括積層により迅速かつ安価に多層印刷回路基板を製造するために、銅箔板にペースト(paste)を印刷してバンプ(bump)を形成し、ここに絶縁材を積層してペーストバンプ基板を予め製造して、簡単で容易に積層工程が行われるようにする、いわゆる、'B2it'(Buried bump interconnection technology)技術が常用化されている。
図3は、本発明のペーストバンプ基板を製造する過程を示すものであって、第1基板10にランド18を含む回路パターン20を形成し、ランド18上にペーストバンプ24を形成した後、絶縁材26を積層することでペーストバンプ基板を製造する。すなわち、第1基板10の一面にランド18を含む回路パターン20を形成し、第1基板10に形成されたランド18をすべてカバーするようにペーストバンプ24を印刷して硬化した後、ペーストバンプ24が絶縁材26を貫通するように第1基板10の一面に絶縁材26を積層する過程を経る。
第1基板10の一面にランド18を含む回路パターン20を形成する方法としては、絶縁層14の表面にアディティブ(additive)工法、サブトラクティブ(subtractive)工法、導電性インクを塗布する方法などを用いて、ランド18を含む回路パターン20を形成することができる。例えば、絶縁層14の両面に金属層12が積層された第1基板10を用いて、ランド18を含む回路パターン20を形成する方法に対して説明すると、第1基板10に感光性フィルム層を積層し、ランド18を含む回路パターン20に対応して感光性フィルム層を選択的に露光、現像してその一部を除去し、感光性フィルム層が除去された領域の金属層をエッチング(etching)した後、第1基板10に残存する感光性フィルム層を除去して第1基板10にランド18を含む回路パターン20を形成することができる。すなわち、第1基板10に感光性フィルム層を積層し、ランド18及び回路パターン20に対応するフォトマスクを製作した後、これを感光性フィルム層が積層された第1基板10に積層し紫外線で露光させる。第1基板10に積層された感光性フィルム層を露光した後、現像液で現像すれば、第1基板10上にはフォトマスクにより露光されなかったランド18を含む回路パターン20に対応する非硬化感光性フィルム層が除去され、露光により硬化された感光性フィルム層は残り、エッチングレジスト16となる。以後、エッチング工程を行ってエッチングレジスト16以外の部分をエッチングし、第1基板10に残存する感光性フィルム層を除去すれば、所望するランド18を含む回路パターン20が第1基板10に形成される。この場合、第1基板10として絶縁層の両面に銅箔層が積層された銅箔積層板(CCL)を用いてもよい。
一方、第1基板10の他面にはBVH30(blind via hole)加工用ウィンドウ22(window)を形成することができる。ウィンドウ22の形成部分も上述したように選択的にエッチングレジスト16を形成した後、エッチング工程を行うことにより形成することができる。BVH30加工用のウィンドウ22は、第1基板10の一面に形成された回路パターン20と第1基板10の他面に形成される回路パターン20との間の電気的導通を可能とさせるBVH30を加工するためのものである。
第1基板10にランド18を含む回路パターン20が形成されると、第1基板10のランド18上にペーストバンプ24を形成する。ペーストバンプ24は、第1基板10と後述する第2基板28との層間の電気的導通のためのものである。ペーストバンプ24は、導電性ペーストを第1基板10のランド18に印刷して形成するが、この際、ペーストバンプ24がランド18をすべてカバーするように印刷し、これを硬化させて形成する。このようにペーストバンプ24がランド18をすべてカバーするようにしてランド18とペーストバンプ24との間の接触面積を増加させることにより接続信頼性を向上することができる。導電性ペースト32としては、銀、金、パラジウム、銅、白金などの金属粒子を含むペーストを用いてもよい。
第1基板10のランド18をカバーするペーストバンプ24が形成されると、ペーストバンプ24が絶縁材26を貫通するように第1基板10に絶縁材26を積層する。ペーストバンプ24は、ランド18及び回路パターン20を形成する金属層12よりは強度が小さく、絶縁材26より強度が大きい方がよい。これは、絶縁材26が積層されてもペーストバンプ24が変形されることなく絶縁材26を貫通することができ、かつ、後術する第2基板28を積層し圧着して第1基板10と第2基板28との電気的接続時、ペーストバンプ24により第2基板28のランド18が損傷しないようにするためである。このようにペーストバンプ基板と第2基板28とを一括積層して多層印刷回路基板を製造する方法に対しては、図4を通して詳しく説明する。
図4は、本発明の一実施例による印刷回路基板の製造方法を示す流れ図である。図4を参照すると、第1基板10、ランド18、回路パターン20、ウィンドウ22、ペーストバンプ24、絶縁材26、第2基板28、BVH30、導電性ペースト32が示されている。
本実施例は、上述したように、ペーストバンプ基板を製造した後、ペーストバンプ基板にランド18を含む回路パターン20が形成された第2基板28を積層して多層印刷回路基板を製造する方法に関する。
第2基板28の一面には、第1基板10と同様に、第1基板10に形成されたペーストバンプ24と結合するランド18を含む回路パターン20を形成する。第1基板10の一面に形成するペーストバンプ24は、その一側が第1基板10のランド18と結合し、他側が第2基板28のランド18と結合して、第1基板10及び第2基板28に形成された回路パターン20を電気的に接続させる。したがって、第1基板10及び第2基板28に形成するランド18は、ペーストバンプ24により接続されるように互いに対応する位置に形成されるようにする。この際、ペーストバンプ24の一側及び他側は、第1基板10及び第2基板28のランド18をカバーするようにしてランド18とペーストバンプ24との間の接触面積を増加させ接続信頼性を確保できるようにする。
第2基板28の一面にランド18を含む回路パターン20を形成する方法は、上述した第1基板10に、ランド18を含む回路パターン20を形成する方法と同様であるのでその説明を略する。
一方、第2基板28の他面には、BVH30加工用のウィンドウ22を形成してもよい。BVH30加工用のウィンドウ22は、第2基板28の一面に形成された回路パターン20と第2基板28の他面に形成された回路パターン20との間の電気的導通を可能とさせるBVH30を加工するためのものである。
第1基板10の絶縁材26を貫通したペーストバンプ24の先端と第2基板28のランド18が対応するように第1基板10と第2基板28とを整列し圧着すると、ペーストバンプ24の先端が第2基板28のランド18により押し付けられながら第1基板10と第2基板28とが結合され積層される。
第1基板10と第2基板28とを積層する前に、第1基板10または第2基板28の他面にBVH30を加工するためのウィンドウ22を予め形成した場合には、積層の後にレーザドリルを用いてBVH30を加工し、BVH30を導電性物質で充填する。以後、第1基板10及び第2基板28の他面に回路パターン20を形成することができる。
導電性物質を充填する方法としては、無電解及び/または電解メッキでメッキする方法、導電性ペーストを充填する方法、インクジェットプリンティングで導電性インクを充填する方法など、当業者に自明な方法を用いることができる。
第1基板10及び第2基板28の他面に回路パターン20を形成する方法としては、従来の一般ビルドアップ(build−up)工程を適用してもよい。
一方、第1基板及び第2基板の他面にBVH30加工用のウィンドウ22を予め形成しなかった場合には、第1基板10と第2基板28とを積層した後に、後工程としてBVH30を加工し、導電性物質を充填した後、外層の回路パターン20を形成することもできる。
図5は、本発明の一実施例による印刷回路基板の製造方法を示す順序図である。図5を参照すると、先ず、ペーストバンプ基板を製造するために第1基板の一面にランドを含む回路パターンを形成し、第1基板に形成されたランドをすべてカバーするようにペーストバンプを印刷し硬化した後、ペーストバンプが絶縁材を貫通するように第1基板の一面に絶縁材を積層する過程を経る。
段階S100で、第1基板の一面にランドを含む回路パターンを形成するが、これは、絶縁層の表面にアディティブ(additive)工法、サブトラクティブ(subtractive)工法、導電性インクを塗布する方法などを適用してランドを含む回路パターンを形成することができる。例えば、絶縁層の両面に金属層を積層した第1基板を用いてランドを含む回路パターンを形成する方法は、段階S101で、第1基板に感光性フィルム層を積層し、段階S102で、ランドを含む回路パターンに対応して感光性フィルム層を選択的に露光、現像してその一部を除去し、段階S103で、感光性フィルム層が除去された領域の金属層をエッチング(etching)した後、段階S104で、第1基板に残存する感光性フィルム層を除去することで第1基板にランドを含む回路パターンを形成することができる。
一方、段階102'で、第1基板の一面にランドを含む回路パターンを形成し、他面にはBVH(blind via hole)加工用のウィンドウ(window)を形成してもよい。ウィンドウ形成部分も上述したように、選択的にエッチングレジストを形成した後、エッチング工程を行うことで形成することができる。
第1基板にランドを含む回路パターンが形成されると、段階S200で、第1基板のランド上にペーストバンプを形成する。ペーストバンプは、第1基板と後述する第2基板との層間を電気的に導通するためのものである。ペーストバンプは、導電性のペーストを第1基板のランドに印刷することで形成されるが、この際、ペーストバンプがランドをすべてカバーするように印刷し、これを硬化して形成する。このようにペーストバンプがランドをすべてカバーするようにして、ランドとペーストバンプとの間の接触面積を増加させることにより接続信頼性を向上することができる。導電性ペーストとしては、銀、金、パラジウム、銅、白金などの金属粒子を含むペーストを用いてもよい。
第1基板のランドをカバーするペーストバンプが形成されると、段階S300で、ペーストバンプが絶縁材を貫通するように第1基板に絶縁材を積層する。ペーストバンプは、ランドを含む回路パターンを形成する金属層より強度が小さく、絶縁材よりは強度が大きい方がよい。これは、絶縁材が積層されてもペーストバンプが変形されることなく絶縁材を貫通することができ、さらに、後述する第2基板を積層し圧着して第1基板と第2基板とを電気的に接続する際、ペーストバンプにより第2基板のランドが損傷されないようにするためである。
上述したようにペーストバンプ基板を製造した後、ペーストバンプ基板に、ランドを含む回路パターンが形成された第2基板を積層して、多層印刷回路基板を製造するが、第2基板の一面には第1基板と同様に第1基板に形成されたペーストバンプと結合されるランドを含む回路パターンが形成されるようにする。
第1基板の一面に形成されるペーストバンプは、その一側が第1基板のランドと結合され、他側が第2基板のランドと結合されて、第1基板及び第2基板に形成された回路パターンを電気的に接続する。したがって、第1基板及び第2基板に形成されるランドは、ペーストバンプにより接続されるように互いに対応する位置に形成されるようにする。この際、ペーストバンプの一側及び他側は、第1基板及び第2基板のランドをカバーするようにしてランドとペーストバンプとの間の接触面積を増加させることで、接続信頼性を確保できるようにする。
一方、第2基板の他面には、BVH加工用のウィンドウを形成してもよい。BVH加工用のウィンドウは、第2基板の一面に形成された回路パターンと第2基板の他面に形成される回路パターンとを電気的に導通させるBVHを加工するためのものである。
段階S400で、第1基板の絶縁材を貫通したペーストバンプの先端と第2基板のランドとが対応されるように第1基板と第2基板とを整列し圧着すると、ペーストバンプの先端が第2基板のランドにより押し付けられながら、第1基板と第2基板とが結合し積層される。
第1基板と第2基板とを積層する前に第1基板または第2基板の他面にBVHを加工するためのウィンドウを予め形成した場合には、段階S500で、積層した後レーザドリルを用いてBVHを加工し、段階S600で、BVHを導電性物質で充填した後、段階S700で、第1基板及び第2基板の他面に回路パターンを形成する。
上述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。
本発明の一実施例による印刷回路基板のランド上にペーストバンプが形成された状態を示す平面図である。 本発明の一実施例による印刷回路基板を示す断面図である。 本発明の一実施例によるペーストバンプ基板の製造過程を示す流れ図である。 本発明の一実施例による印刷回路基板の製造方法を示す流れ図である。 本発明の一実施例による印刷回路基板の製造方法を示す順序図である。
符号の説明
10 第1基板
12 金属層
14 絶縁層
16 エッチングレジスト
18 ランド
20 回路パターン
22 ウィンドウ
24 ペーストバンプ
26 絶縁材
28 第2基板
30 BVH(blind via hole)
32 導電性ペースト

Claims (7)

  1. 第1基板の一面にランドを含む回路パターンを形成する段階と、
    前記第1基板のランド上にペーストバンプを形成する段階と、及び
    前記ペーストバンプが絶縁材を貫通するように前記第1基板の一面に前記絶縁材を積層する段階とを含み、
    前記ペーストバンプが前記第1基板のランドをカバーするように形成されることを特徴とする印刷回路基板の製造方法。
  2. 前記絶縁材を積層する段階の後に、
    前記第1基板の一面にランドを含む回路パターンが形成された第2基板を積層する段階をさらに含み、前記絶縁材を貫通する前記ペーストバンプが前記第2基板のランドをカバーすることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  3. 前記第1基板は、絶縁層に金属層が積層されて形成され、
    前記回路パターンを形成する段階は、
    前記第1基板の金属層に感光性フィルム層を積層する段階と、
    ランドを含む回路パターンに対応して前記感光性フィルム層を選択的に露光、現像する段階と、
    前記感光性フィルム層が除去された領域の前記金属層をエッチング(etching)する段階と、及び
    前記第1基板に残存する前記感光性フィルム層を除去する段階と、
    を含むことを特徴とする請求項1に記載の印刷回路基板の製造方法。
  4. 前記露光、現像する段階は、
    前記第1基板の一面にランドを含む回路パターンが形成され、他面にBVH(blind via hole)加工用のウィンドウ(window)が形成されるように、前記感光性フィルム層を選択的に露光、現像してその一部を除去する段階を含むことを特徴とする請求項3に記載の印刷回路基板の製造方法。
  5. 前記第1基板は、
    一面にランドを含む回路パターンが形成され、他面にBVH(blind via hole)加工用のウィンドウ(window)が形成され、
    前記第2基板は、
    一面にランドを含む回路パターンが形成され、他面にBVH加工用のウィンドウが形成され、
    前記第2基板を積層する段階の後に、
    前記第1基板及び前記第2基板の前記ウィンドウ形成部分にBVHを形成する段階と、
    前記BVHに導電性物質を充填する段階と、及び
    前記第1基板及び前記第2基板の他面に回路パターンを形成する段階とをさらに含むことを特徴とする請求項2に記載の印刷回路基板の製造方法。
  6. ランドを含む回路パターンが形成された第1基板と、
    前記ランドに形成されるペーストバンプと、
    前記ペーストバンプが貫通され、前記第1基板に積層される絶縁材とを含み、
    前記ペーストバンプの一側が前記ランドをカバーすることを特徴とする印刷回路基板。
  7. ランドを含む回路パターンが形成され、前記絶縁材に積層される第2基板をさらに含み、
    前記ペーストバンプの他側が前記第2基板のランドをカバーすることを特徴とする請求項6に記載の印刷回路基板。
JP2007274375A 2006-11-21 2007-10-22 印刷回路基板及びその製造方法 Pending JP2008131036A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115393A KR100796983B1 (ko) 2006-11-21 2006-11-21 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2008131036A true JP2008131036A (ja) 2008-06-05

Family

ID=39218879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274375A Pending JP2008131036A (ja) 2006-11-21 2007-10-22 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US8058558B2 (ja)
JP (1) JP2008131036A (ja)
KR (1) KR100796983B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132603A (ja) * 2012-11-14 2014-07-17 Fujikura Ltd 多層配線基板

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015103B1 (ko) * 2008-03-26 2011-02-16 주식회사 심텍 인쇄회로기판 및 그의 제조 방법
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2012061008A1 (en) * 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US20140174811A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9357640B2 (en) 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
CN108156748A (zh) * 2017-12-29 2018-06-12 加弘科技咨询(上海)有限公司 印制电路板双面贴装时的信号线扇出方法及印制电路板
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JPH10303561A (ja) * 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2006147748A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
KR20030071391A (ko) 2002-02-28 2003-09-03 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP2005167094A (ja) 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2005183904A (ja) 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
KR100630913B1 (ko) 2004-08-25 2006-10-04 엘지전자 주식회사 인쇄회로기판의 제조방법
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JPH10303561A (ja) * 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2006147748A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132603A (ja) * 2012-11-14 2014-07-17 Fujikura Ltd 多層配線基板

Also Published As

Publication number Publication date
US8058558B2 (en) 2011-11-15
KR100796983B1 (ko) 2008-01-22
US20080115961A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
KR100796983B1 (ko) 인쇄회로기판 및 그 제조방법
US5258094A (en) Method for producing multilayer printed wiring boards
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP2008112996A (ja) 印刷回路基板の製造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2008263188A (ja) 回路基板の製造方法
JP5223361B2 (ja) 配線基板の製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP4028863B2 (ja) 基板製造方法
TWI586237B (zh) 線路板及其製作方法
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JP5317491B2 (ja) プリント配線板の製造方法
KR100651423B1 (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP2005175185A (ja) フレキシブル配線基板
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP4347143B2 (ja) 回路基板およびその製造方法
JPH08307057A (ja) 多層配線回路基板及びその製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP5413748B2 (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914