CN102487578A - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN102487578A CN102487578A CN2010105718246A CN201010571824A CN102487578A CN 102487578 A CN102487578 A CN 102487578A CN 2010105718246 A CN2010105718246 A CN 2010105718246A CN 201010571824 A CN201010571824 A CN 201010571824A CN 102487578 A CN102487578 A CN 102487578A
- Authority
- CN
- China
- Prior art keywords
- layer
- line layer
- patterned
- patterned line
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种线路板及其制作方法。该方法包括提供形成有第一图案化线路层、第二图案化线路层以及至少一连接第一图案化线路层与第二图案化线路层的导电通孔结构于其上的基层。配置至少一保护膜于基层上,其中保护膜覆盖部分第一图案化线路层。压合第一增层线路结构于保护膜以及部分第一图案化线路层上。第一增层线路结构具有至少一预移除区块,且预移除区块对应保护膜设置。压合第二增层线路结构于第二图案化线路层上。移除预移除区块以形成至少一暴露出保护膜的缺口。移除保护膜以暴露出位于保护膜下方的部分第一图案化线路层。
Description
技术领域
本发明是涉及一种线路板及其制作方法,且特别是涉及一种可提供电子元件使用的线路板及其制作方法。
背景技术
线路板(circuit board)是很多电子装置(electronic device)所需要的重要元件。线路板能与多个电子元件(electronic components)组装,而这些电子元件例如是芯片(chip)与无源元件(passive component)。透过线路板,这些电子元件得以彼此电性连接,而信号才能在这些电子元件之间传递。如此,这些电子元件才能够发挥功用。因此,线路板是电子装置的重要元件。
由于市场对于电子产品有轻薄短小且携带方便的需求,因此电子产品中的电子元件与线路板的组装厚度将朝向薄型化的方向发展。举例来说,如日本专利JP 10022645是通过在线路板上形成凹槽并将电子元件(如芯片封装结构)配置于凹槽中,来减少电子元件与线路板的组装厚度。详细来说,日本专利JP10022645是将离形膜、胶片(prepreg)以及外层板一起压合至内层板上,其中胶片在压合之前必须先进行冲孔工艺(pre-punch),以形成多个开口,接着,再将离形膜压合于胶片上,以使离形膜填充于开口中。由于胶片需先进行冲孔工艺,因此于压合离形膜时,离形膜与胶片之间不易对准,进而降低对位精准度。再者,由于离形膜是透过印刷(printing)的方式所形成,因此在移除离形膜时,若胶片的冲孔的边缘太粗糙或内层板上具有较细的线路,则离形膜不易完全去除而产生残留,进而影响后续电子元件组装于线路板时的可靠度。
发明内容
本发明提供一种线路板及其制作方法,其具有适于配置电子元件的缺口,可缩减电子元件与线路板的组装厚度,以符合轻薄化的发展趋势。
本发明提出一种线路板的制作方法,其中制作方法包括下述步骤。提供基层。基层具有彼此相对的第一表面及第二表面,其中基层上形成有位于第一表面上且暴露出部分第一表面的第一图案化线路层、位于第二表面上且暴露出部分第二表面的第二图案化线路层以及至少一贯穿基层且连接第一图案化线路层与第二图案化线路层的导电通孔结构。配置至少一保护膜于基层上,其中保护膜覆盖部分第一图案化线路层与部分第一表面。压合第一增层线路结构于保护膜、未被保护层所覆盖的部分第一图案化线路层以及第一图案化线路层所暴露出部分第一表面上,其中第一增层线路结构具有至少一预移除区块,且预移除区块对应保护膜设置。压合第二增层线路结构于第二图案化线路层以及第二图案化线路层所暴露出的部分第二表面上。移除预移除区块以于第一增层线路结构中形成至少一缺口,其中缺口暴露出保护膜。移除保护膜以暴露出位于保护膜下方的部分第一图案化线路层。
本发明提出一种线路板,其包括基层、第一增层线路结构以及第二增层线路结构。基层具有彼此相对的第一表面及第二表面、第一图案化线路层、第二图案化线路层以及至少一导电通孔结构。第一图案化线路层配置于第一表面上且暴露出部分第一表面。第二图案化线路层配置于第二表面上且暴露出部分第二表面。导电通孔结构连接第一表面与第二表面且电性连接第一图案化线路层与第二图案化线路层。第一增层线路结构配置于基层的第一表面上,且覆盖第一图案化线路层与第一图案化线路层所暴露出的第一表面。第一增层线路结构具有至少一第一缺口以及至少一第二缺口,其中第一缺口暴露出部分第一图案化线路层,而第二缺口的深度小于第一缺口的深度。第二增层线路结构配置于基层的第二表面上,且覆盖第二图案化线路层与第二图案化线路层所暴露出的第二表面。
基于上述,由于本发明的线路板的制作方法是先透过保护膜覆盖基层上的部分图案化线路层。接着,压合增层线路结构于基层上。最后,再移除增层线路结构对应保护膜的预移除区块以及保护膜,以暴露出部分图案化线路层。因此,本发明的线路板的制作方法可避免已知因热压合所产生的残胶问题,进而可提高后续电子元件与线路板的接合可靠度。再者,由于本发明的线路板具有缺口,且当将电子元件配置于线路板上的缺口以电性连接至基层上的图案化线路层时,可缩减电子元件与线路板的组装厚度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1G为本发明的实施例的线路板的制作方法的剖面流程示意图。
图2为图1G的缺口的俯视示意图。
图3A至图3E为本发明的另一实施例的线路板的制作方法的剖面流程示意图。
图4为本发明的实施例的一种线路板的剖面示意图。
附图标记说明
100a、100b、100c:线路板
110a、110b、110c:基层
111:第一表面
112a:第一核心线路层
112a’、112c:第一图案化线路层
112b:介电层
113:第二表面
114a:第二核心线路层
114a’、114c:第二图案化线路层
116、116c:导电通孔结构
114b:线路层
120:保护膜
130:第一增层线路结构
132:缺口
132a:第一缺口
132b:第二缺口
134a、134b:第一介电层
136a:第一导电层
136a’、136b’:第一图案化导电层
137:铜块
137a:间隙
138a、138b:第一导电通孔结构
150:第二增层线路结构
154a、154b:第二介电层
156a:第二导电层
156a’、156b’:第二图案化导电层
158a、158b:第二导电通孔结构
170:表面保护层
P:预移除区域
具体实施方式
图1A至图1G为本发明的实施例的线路板的制作方法的剖面流程示意图。请先参考图1A,本实施例的线路板的制作方法包括以下步骤。首先,提供基层110a,其中基层110a具有彼此相对的第一表面111以及第二表面113,且基层110a例如是核心介电层。
接着,请再参考图1A,分别形成第一核心线路层112a以及第二核心线路层114a于核心介电层(即基层110a)的第一表面111与第二表面113上。
接着,请参考图1B,依序进行钻孔工艺以及电镀填孔工艺,以形成连接第一表面111与第二表面113的至少一导电通孔结构116(图1B中仅示意地绘示一个)。接着,图案化第一核心线路层112a以及第二核心路层114a,以形成位于第一表面111上且暴露出部分第一表面111的第一图案化线路层112a’,以及形成位于第二表面113上且暴露出部分第二表面113的第二图案化线路层114a’。在本实施例中,第一图案化线路层112a’透过导电通孔结构116与第二图案化线路层114a’电性连接。
接着,请参考图1C,配置至少一保护膜120于基层110a上,其中保护膜120覆盖部分第一图案化线路层112a’与部分第一表面111。详细来说,在本实施例中,保护膜120例如是静电膜,其中此静电膜的材料的示例包括特氟龙,且此静电膜具有在常温至220℃的温度范围内的耐温性。
接着,请参考图1D至图1F,进行增层工艺,以分别压合第一增层线路结构130以及第二增层线路结构150于基层110a的第一表面111与第二表面113上。详细来说,请先参考图1D,先热压合第一介电层134a以及第一导电层136a于保护膜120、未被保护层120所覆盖的部分第一图案化线路层112a’以及第一图案化线路层112a’所暴露出部分第一表面111上,其中第一介电层134a位于第一导电层136a与基层110a之间。同时,热压合第二介电层154a以及第二导电层156a于第二图案化线路层114a’以及由第二图案化线路层114a’所暴露出部分第二表面113上,其中第二介电层154a位于第二导电层156a与基层110a之间。
接着,请参考图1E,依序进行钻孔工艺、电镀填孔工艺以及图案化工艺,以于第一介电层134a的表面上形成第一图案化导电层136a’以及连通第一图案化导电层136a’与第一图案化线路层112a’的至少一第一导电通孔结构138a(图1E中仅示意地绘示一个);以及,在第二介电层154a的表面上形成第二图案化导电层156a’以及连通第二图案化导电层156a’与第二图案化线路层114a’的至少一第二导电通孔结构158a(图1E中仅示意地绘示二个)。详细来说,第一图案化导电层136a’暴露出部分第一介电层134a的表面,而第一导电通孔结构138a贯穿第一介电层134a,且第一图案化导电层136a’透过第一导电通孔结构138a与第一图案化线路层112a’电性连接。第二图案化导电层156a’暴露出部分第二介电层154a的表面,而第二导电通孔结构158a贯穿第二介电层154a,且第二图案化导电层156a’透过第二导电通孔结构158a与第二图案化线路层114a’电性连接。
接着,请参考图1F,再进行一次增层工艺(此为采用热压合的方式)、一次钻孔工艺、一次电镀填孔工艺以及一次图案化工艺,以依序形成第一介电层134b以及第一图案化导电层136b’于第一图案化导电层136a’及由第一图案化导电层136a’所暴露出的部分第一介电层134a的表面上;以依序形成第二介电层154b以及第二图案化导电层156b’于第二图案化导电层156a’及由第二图案化导电层156a’所暴露出的部分第二介电层154a的表面上。其中,第一图案化导电层136b’透过至少一第一导电通孔结构138b(图1F中仅示意地绘示二个)与第一图案化导电层136a’电性连接。第二图案化导电层156b’透过至少一第二导电通孔结构158b(图1F中仅示意地绘示一个)与第二图案化导电层156a’电性连接。
如图1F所示,第一增层线路结构130包括二层第一介电层134a、134b、二层第一图案化导电层136a’、136b’以及多个第一导电通孔结构138a、138b,而第二增层线路结构150包括二层第二介电层154a、154b、二层第二图案化导电层156a’、156b’以及多个第二导电通孔结构158a、158b。在此实施例中,第一增层线路结构130是透过设置于第一介电层134a、134b中的第一导电通孔结构138a、138b与基层110a的第一图案化线路层112a’电性连接。同样地,第二增层线路结构150亦是透过设置于第二介电层154a、154b中的第二导电通孔结构158a、158b与基层110a的第二图案化线路层114a’电性连接。此外,如图1F所示,第一增层线路结构130与第二增层线路结构150皆是以二介电层以及二图案化导电层的叠合为例作说明。然而,第一增层线路结构130与第二增层线路结构150的介电层、图案化导电层及导电通孔结构的数量可视需要作调整,本发明对此不作任何限制。
特别是,在本实施例中,如图1F所示,第一增层线路结构130具有至少一预移除区块P,且此预移除区块P对应保护膜120设置。
然后,请参考图1G,移除预移除区块P以于第一增层线路结构130中形成至少一缺口132(图1G中仅示意地绘示一个),其中此缺口132暴露出保护膜120,且此缺口132的形状例如是规则形状,如圆形、矩形、方形、椭圆形或其他适当形状,或不规则形。详细来说,在本实施例中,移除预移除区块P的方法包括例如是激光烧蚀。
值得注意的是,请再同时参考图1F与图1G,在预移除区块P对应保护膜120之处有铜块137(或铜线路),其中铜块137与邻近第一图案化导电层136b’之间具有多个间隙137a,以便利激光加工。由于本实施例是采用激光烧蚀的方式来形成缺口132,因此于移除预移除区块P而形成缺口132时,此缺口132的边缘会呈现如连续波浪状边缘或连续弧状边缘,请参考图2。在此必须说明的是,为了方便说明起见,图2中省略绘示部分构件。
最后,请再参考图1G,移除保护膜120以暴露出位于保护膜120下方的部分第一图案化线路层112a’,其中移除保护膜120的方法包括剥除法。至此,已完成线路板100a的制作。
以下将再以一不同的实施例来说明线路板的制造方法。在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图3A至图3E为本发明的另一实施例的线路板的制作方法的剖面流程示意图。请先参考图3A,本实施例的线路板的制作方法包括以下步骤。首先,提供基层110b,其中基层110b具有彼此相对的第一表面111以及第二表面113,且基层110b例如是多层板。详细来说,多层板(意即基层110b)是由多层介电层112b与多层线路层114b交错堆叠所形成,其中线路层114b可为已图案化的图案化线路层(意即线路层会暴露出部分介电层112b的表面)或为未图案化的线路层(意即线路层完全覆盖介电层112b的表面),在此并不加以限制。如图3所示,在本实施例中,多层板(意即基层110b)的相对两侧边最外层的二层线路层114b为已图案化的图案化线路层,其分别位于第一表面111与第二表面113上且暴露出部分第一表面111与第二表面113。
接着,请参考图3B,配置至少一保护膜120于基层110b上,其中保护膜120覆盖基层110b一侧的最外层的部分线路层114b与部分第一表面111。详细来说,在本实施例中,保护膜120例如是静电膜,其中此静电膜的材料的示例包括特氟龙,且此静电膜具有在常温至220℃的温度范围内的耐温性。
接着,请参考图3C,进行增层工艺,以分别压合第一增层线路结构130以及第二增层线路结构150于基层110b的第一表面111与第二表面113上。其中,第一增层线路结构130与第二增层线路结构150的制作方法同上述实施例,在此便不再赘述。简言之,本实施例的第一增层线路结构130包括二层第一介电层134a、134b、二层第一图案化导电层136a’、136b’以及多个第一导电通孔结构138a、138b,而第二增层线路结构150包括二层第二介电层154a、154b、二层第二图案化导电层156a’、156b’以及多个第二导电通孔结构158a、158b。在此实施例中,第一增层线路结构130是透过设置于第一介电层134a、134b中的第一导电通孔结构138a、138b与基层110b的第一图案化线路层114b电性连接。同样地,第二增层线路结构150亦是透过设置于第二介电层154a、154b中的第二导电通孔结构158a、158b与基层110b的第二图案化线路层114b电性连接。此外,如图3C所示,第一增层线路结构130与第二增层线路结构150皆是以二介电层以及二图案化导电层的叠合为例以作说明。然而,第一增层线路结构130与第二增层线路结构150的介电层、图案化导电层及导电通孔结构的数量可视需要作调整,本发明对此不作任何限制。
特别是,在本实施例中,如图3C所示,第一增层线路结构130具有至少一预移除区块P,且此预移除区块P对应保护膜120设置。
然后,请参考图3D,移除预移除区块P以于第一增层线路结构130中形成至少一缺口132(图3C中仅示意地绘示一个),其中此缺口132暴露出保护膜120。详细来说,在本实施例中,移除预移除区块P的方法包括例如是激光烧蚀。由于本实施例是采用激光烧蚀的方式来形成缺口132,因此于移除预移除区块P而形成缺口132时,此缺口132的边缘会呈现如连续波浪状边缘或连续弧状边缘。请再参考图3D,移除保护膜120以暴露出位于保护膜120下方的部分线路层114b(此为基层110b一侧的最外层的线路层),其中移除保护膜120的方法包括剥除法。
最后,请参考图3E,在移除保护膜120之后,还可形成表面保护层170于第一增层线路结构130上,其中表面保护层170覆盖第一图案化导电层136b’以及缺口132所暴露出的多层板(意即基层110b)一侧的最外层的部分线路层114b。至此,已完成线路板100b的制作。
由于本实施例是先透过保护膜120覆盖基层110a、110b上的部分第一图案化线路层112a’或线路层114b。接着,压合第一增层线路结构130于基层110a、110b上。最后,再移除第一增层线路结构130对应保护膜120的预移除区块P以及保护膜120,以暴露出部分第一图案化线路层112a’或线路层114b。因此,本实施例的线路板100a、100b的制作方法可避免已知因热压合所产生的残胶问题,进而可提高后续电子元件(未绘示)与线路板100a、100b的接合可靠度。
图4为本发明的实施例的一种线路板的剖面示意图。请参考图4,在本实施例中,线路板100c包括基层110c、第一增层线路结构130以及第二增层线路结构150。详细来说,基层110c具有彼此相对的第一表面111及第二表面113、第一图案化线路层112c、第二图案化线路层114c以及至少一导电通孔结构116c,其中基层110c例如是核心介电层,但并不以此为限。第一图案化线路层112c配置于第一表面111上且暴露出部分第一表面111。第二图案化线路层114c配置于第二表面113上且暴露出部分第二表面113。导电通孔结构116c连接第一表面111与第二表面113且电性连接第一图案化线路层112c与第二图案化线路层114c。
第一增层线路结构130配置于基层110c的第一表面111上,且覆盖第一图案化线路层112c与第一图案化线路层112c所暴露出的第一表面111,其中第一增层线路结构130具有至少一第一缺口132a(图4中仅示意地绘示一个)以及至少一第二缺口132b(图4中仅示意地绘示一个)。更具体来说,第一增层线路结构130包括二层第一介电层134a、134b、二层第一图案化导电层136a’、136b’以及多个第一导电通孔结构138a、138b,其中第一增层线路结构130是透过设置于第一介电层134a、134b中的第一导电通孔结构138a、138b与基层110c的第一图案化线路层112c电性连接。特别是,第一缺口132a暴露出部分第一图案化线路层112c,而第二缺口132b的深度小于第一缺口132a的深度,且第二缺口132b暴露出部分第一图案化导电层136a’。
第二增层线路结构150配置于基层110c的第二表面113上,且覆盖第二图案化线路层114c与第二图案化线路层114c所暴露出的第二表面113。其中,第二增层线路结构150包括二层第二介电层154a、154b、二层第二图案化导电层156a’、156b’以及多个第二导电通孔结构158a、158b,其中第二增层线路结构150是透过设置于第二介电层154a、154b中的第二导电通孔结构158a、158b与基层110c的第二图案化线路层114c电性连接。此外,如图4所示,虽然本实施例的第一增层线路结构130与第二增层线路结构150皆是以二介电层以及二图案化导电层的叠合为例以作说明。然而,第一增层线路结构130与第二增层线路结构150的介电层、图案化导电层及导电通孔结构的数量可视需要作调整,而第一缺口132a及第二缺口132b的位置,例如缺口(意即第一缺口132a或第二缺口132b)可位于基层110c或线路板100c的内部或外围,本发明对此不作任何限制。
简言之,由于本实施例的线路板100a、100b、100c具有缺口132(或第一缺口132a、第二缺口132b),因此当将电子元件(未绘示)配置于线路板100a、100b、100c上的缺口132(或第一缺口132a、第二缺口132b)以电性连接至基层110a、110b、110c上的第一图案化线路层112a’、114b、112c与/或第一图案化导电层136a’时,可缩减此电子元件与线路板100a、100b、100c的组装厚度,以符合轻薄化的发展趋势。
此外,在其他未绘示的实施例中,亦可选用于如前述实施例所提及的表面保护层170,本领域的技术人员当可参照前述实施例的说明,依据实际需求,而选用前述构件,以达到所需的技术效果。
综上所述,由于本发明的线路板的制作方法是先透过保护膜覆盖基层上的部分图案化线路层。接着,压合增层线路结构于基层上。最后,再移除增层线路结构对应保护膜的预移除区块以及保护膜,以暴露出部分图案化线路层。因此,本发明的线路板的制作方法可避免已知因热压合所产生的残胶问题,进而可提高后续电子元件与线路板的接合可靠度。再者,由于本发明的线路板具有缺口,且当将电子元件配置于线路板上的缺口以电性连接至基层上的图案化线路层时,可缩减电子元件与线路板的组装厚度。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求所界定为准。
Claims (11)
1.一种线路板的制作方法,包括:
提供基层,该基层具有彼此相对的第一表面及第二表面,其中该基层上形成有位于该第一表面上且暴露出部分该第一表面的第一图案化线路层、位于该第二表面上且暴露出部分该第二表面的第二图案化线路层以及至少一贯穿该基层且连接该第一图案化线路层与该第二图案化线路层的导电通孔结构;
配置至少一保护膜于该基层上,其中该保护膜覆盖部分该第一图案化线路层与部分该第一表面;
压合第一增层线路结构于该保护膜、未被该保护层所覆盖的部分该第一图案化线路层以及该第一图案化线路层所暴露出部分该第一表面上,其中该第一增层线路结构具有至少一预移除区块,且该预移除区块对应该保护膜设置;
压合第二增层线路结构于该第二图案化线路层以及该第二图案化线路层所暴露出的部分该第二表面上;
移除该预移除区块以于该第一增层线路结构中形成至少一缺口,其中该缺口暴露出该保护膜;以及
移除该保护膜以暴露出位于该保护膜下方的部分该第一图案化线路层。
2.如权利要求1所述的线路板的制作方法,其中该基层为核心介电层,形成该第一图案化线路层以及该第二图案化线路层的步骤包括:
形成第一核心线路层于该核心介电层的该第一表面上;
形成第二核心线路层于该核心介电层的该第二表面上;
图案化该第一核心线路层,以形成位于该第一表面上且暴露出部分该第一表面的该第一图案化线路层;以及
图案化该第二核心线路层,以形成位于该第二表面上且暴露出部分该第二表面的该第二图案化线路层。
3.如权利要求1所述的线路板的制作方法,其中该基层为多层板,该多层板是由多层介电层与多层线路层交错堆叠所形成,形成该第一图案化线路层以及该第二图案化线路层的步骤包括:
图案化该多层板的相对两侧边最外层的二层线路层,以形成位于该第一表面上且暴露出部分该第一表面的该第一图案化线路层以及位于该第二表面上且暴露出部分该第二表面的该第二图案化线路层。
4.如权利要求1所述的线路板的制作方法,其中该第一增层线路结构包括至少一第一介电层、至少一第一图案化导电层以及至少一贯穿该第一介电层的第一导电通孔结构,该第一介电层与该第一图案化导电层依序叠置于该基层的该第一表面上,且该第一图案化导电层透过该第一导电通孔结构与该第一图案化线路层电性连接。
5.如权利要求1所述的线路板的制作方法,其中该第二增层线路结构包括至少一第二介电层、至少一第二图案化导电层以及至少一贯穿该第二介电层的第二导电通孔结构,该第二介电层与该第二图案化导电层依序叠置于该基层的该第二表面上,且该第二图案化导电层透过该第二导电通孔结构与该第二图案化线路层电性连接。
6.如权利要求1所述的线路板的制作方法,还包括:
于移除该保护膜之后,形成表面保护层于该第一增层线路结构上。
7.一种线路板,包括:
基层,具有彼此相对的第一表面及第二表面、第一图案化线路层、第二图案化线路层以及至少一导电通孔结构,该第一图案化线路层配置于该第一表面上且暴露出部分该第一表面,该第二图案化线路层配置于该第二表面上且暴露出部分该第二表面,该导电通孔结构连接该第一表面与该第二表面且电性连接该第一图案化线路层与该第二图案化线路层;
第一增层线路结构,配置于该基层的该第一表面上,且覆盖该第一图案化线路层与该第一图案化线路层所暴露出的该第一表面,该第一增层线路结构具有至少一第一缺口以及至少一第二缺口,其中该第一缺口暴露出部分该第一图案化线路层,而该第二缺口的深度小于该第一缺口的深度;以及
第二增层线路结构,配置于该基层的该第二表面上,且覆盖该第二图案化线路层与该第二图案化线路层所暴露出的该第二表面。
8.如权利要求7所述的线路板,其中该第一增层线路结构包括至少一第一介电层、至少一第一图案化导电层以及至少一贯穿该第一介电层的第一导电通孔结构,该第一介电层与该第一图案化导电层依序叠置于该基层的该第一表面上,且该第一图案化导电层透过该第一导电通孔结构与该第一图案化线路层电性连接。
9.如权利要求7所述的线路板,其中该第二增层线路结构包括至少一第二介电层、至少一第二图案化导电层以及至少一贯穿该第二介电层的第二导电通孔结构,该第二介电层与该第二图案化导电层依序叠置于该基层的该第二表面上,且该第二图案化导电层透过该第二导电通孔结构与该第二图案化线路层电性连接。
10.如权利要求7所述的线路板,还包括表面保护层,配置于该第一增层线路结构上。
11.如权利要求10所述的线路板,其中该表面保护层还配置于该第一缺口所暴露出的部分该第一图案化线路层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105718246A CN102487578A (zh) | 2010-12-03 | 2010-12-03 | 线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105718246A CN102487578A (zh) | 2010-12-03 | 2010-12-03 | 线路板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102487578A true CN102487578A (zh) | 2012-06-06 |
Family
ID=46153021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105718246A Pending CN102487578A (zh) | 2010-12-03 | 2010-12-03 | 线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102487578A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103889152A (zh) * | 2012-12-20 | 2014-06-25 | 深南电路有限公司 | 印刷电路板加工方法 |
CN105470144A (zh) * | 2014-09-09 | 2016-04-06 | 欣兴电子股份有限公司 | 无核心层封装基板与其制造方法 |
CN107116892A (zh) * | 2016-02-25 | 2017-09-01 | 财团法人工业技术研究院 | 线路印刷装置、线路印刷方法及线路结构 |
CN108630621A (zh) * | 2017-03-20 | 2018-10-09 | 英特尔公司 | 金属保护的扇出空腔 |
CN109659239A (zh) * | 2018-11-22 | 2019-04-19 | 珠海越亚半导体股份有限公司 | 一种埋芯流程后置的集成电路封装方法及封装结构 |
CN110891377A (zh) * | 2018-09-11 | 2020-03-17 | 健鼎(无锡)电子有限公司 | 电路板及其制造方法 |
CN114203889A (zh) * | 2020-09-18 | 2022-03-18 | 欣兴电子股份有限公司 | 电路板及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01282892A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 多層印刷配線板の製造方法 |
US20060003495A1 (en) * | 2004-06-30 | 2006-01-05 | Masahiro Sunohara | Method for fabricating an electronic component embedded substrate |
CN101170878A (zh) * | 2006-10-27 | 2008-04-30 | 三星电机株式会社 | 制造印刷电路板的方法 |
US20090294027A1 (en) * | 2008-05-29 | 2009-12-03 | Advanced Semiconductor Engineering, Inc. | Circuit board process |
CN101617569A (zh) * | 2007-02-16 | 2009-12-30 | At&S奥地利科技及系统技术股份公司 | 非粘性材料、除去平坦的材料层的一部分的方法和多层结构及其用途 |
-
2010
- 2010-12-03 CN CN2010105718246A patent/CN102487578A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01282892A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 多層印刷配線板の製造方法 |
US20060003495A1 (en) * | 2004-06-30 | 2006-01-05 | Masahiro Sunohara | Method for fabricating an electronic component embedded substrate |
CN101170878A (zh) * | 2006-10-27 | 2008-04-30 | 三星电机株式会社 | 制造印刷电路板的方法 |
CN101617569A (zh) * | 2007-02-16 | 2009-12-30 | At&S奥地利科技及系统技术股份公司 | 非粘性材料、除去平坦的材料层的一部分的方法和多层结构及其用途 |
US20090294027A1 (en) * | 2008-05-29 | 2009-12-03 | Advanced Semiconductor Engineering, Inc. | Circuit board process |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103889152A (zh) * | 2012-12-20 | 2014-06-25 | 深南电路有限公司 | 印刷电路板加工方法 |
CN105470144A (zh) * | 2014-09-09 | 2016-04-06 | 欣兴电子股份有限公司 | 无核心层封装基板与其制造方法 |
CN105470144B (zh) * | 2014-09-09 | 2018-01-02 | 欣兴电子股份有限公司 | 无核心层封装基板与其制造方法 |
CN107116892A (zh) * | 2016-02-25 | 2017-09-01 | 财团法人工业技术研究院 | 线路印刷装置、线路印刷方法及线路结构 |
CN108630621A (zh) * | 2017-03-20 | 2018-10-09 | 英特尔公司 | 金属保护的扇出空腔 |
CN110891377A (zh) * | 2018-09-11 | 2020-03-17 | 健鼎(无锡)电子有限公司 | 电路板及其制造方法 |
CN109659239A (zh) * | 2018-11-22 | 2019-04-19 | 珠海越亚半导体股份有限公司 | 一种埋芯流程后置的集成电路封装方法及封装结构 |
CN109659239B (zh) * | 2018-11-22 | 2021-05-18 | 珠海越亚半导体股份有限公司 | 一种埋芯流程后置的集成电路封装方法及封装结构 |
CN114203889A (zh) * | 2020-09-18 | 2022-03-18 | 欣兴电子股份有限公司 | 电路板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102487578A (zh) | 线路板及其制作方法 | |
US9980380B2 (en) | Printed circuit board consisting of at least two printed circuit board regions | |
CN103458628B (zh) | 多层电路板及其制作方法 | |
JP6863458B2 (ja) | 積層型電子部品 | |
US8978244B2 (en) | Method for manufacturing printed circuit board | |
CN102054710B (zh) | 无核层封装基板的制法 | |
US9949382B2 (en) | Method for manufacturing rigid-flexible multilayer wiring board and collective board | |
CA2616793C (en) | Bending-type rigid printed wiring board and process for producing the same | |
CN102111968A (zh) | 多层布线基板的制造方法及多层布线基板 | |
CN100514616C (zh) | 内埋式芯片封装制程及具有内埋芯片的电路基板 | |
CN102573278B (zh) | 多层布线基板 | |
US20120000695A1 (en) | Resin circuit board | |
CN104219883B (zh) | 具有内埋元件的电路板及其制作方法 | |
KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
CN103517582A (zh) | 多层电路板及其制作方法 | |
CN104241231A (zh) | 芯片封装基板及其制作方法 | |
CN104768318B (zh) | 软硬结合电路板及其制作方法 | |
US11469027B2 (en) | Built-in-coil substrate and method for manufacturing the same | |
CN101777548B (zh) | 内埋芯片基板及其制作方法 | |
TW201410093A (zh) | 軟硬結合電路基板、軟硬結合電路板及製作方法 | |
TWI472276B (zh) | 軟硬結合電路基板、軟硬結合電路板及製作方法 | |
CN101409980B (zh) | 软硬复合电路板 | |
JP6555417B2 (ja) | 多層基板及び多層基板の製造方法 | |
CN102036498B (zh) | 内埋式组件基板结构及其制作方法 | |
CN105530765A (zh) | 具有内埋元件的电路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120606 |