CN110891377A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN110891377A
CN110891377A CN201811054878.8A CN201811054878A CN110891377A CN 110891377 A CN110891377 A CN 110891377A CN 201811054878 A CN201811054878 A CN 201811054878A CN 110891377 A CN110891377 A CN 110891377A
Authority
CN
China
Prior art keywords
layer
circuit board
stacked structure
patterned
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811054878.8A
Other languages
English (en)
Inventor
郭正坤
杨海
孙奇
吕政明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tripod Technology Corp
Original Assignee
Tripod Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripod Technology Corp filed Critical Tripod Technology Corp
Priority to CN201811054878.8A priority Critical patent/CN110891377A/zh
Publication of CN110891377A publication Critical patent/CN110891377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种电路板及其制造方法,该电路板包括内层线路板及第一堆叠结构层。内层线路板具有位于相反侧的第一表面及第二表面,并且内层线路板包含有设置于第一表面上的第一图案化线路层。内层线路板于第一表面的上方定义有曝露区域及结合区域。第一堆叠结构层形成于内层线路板的第一表面上。第一堆叠结构层具有孔穴(cavity),并且第一堆叠结构层的孔穴的位置对应于内层线路板的曝露区域的位置,以使得第一图案化线路层的位于曝露区域的部分曝露于孔穴。第一堆叠结构层的不具有孔穴的部分结合于第一图案化线路层的位于结合区域的部分。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法,尤其涉及一种具有孔穴的电路板及其制造方法。
背景技术
目前具有多层线路的电路板的制造工艺已越来越成熟,且其所制备出来的电路板能应用在各式各样的终端电子产品上。但是,传统的电路板在构造上仍存在一些限制。更详细地说,由于传统的具有多层线路的电路板虽然能通过盲捞深度控制法以形成孔穴(Cavity)的结构,但是此种孔穴结构的底部通常不具有图案化线路的设计。若要在上述孔穴结构的底部设计有图案化线路,则以传统的盲捞深度控制法可能会有破坏(如:刮伤)图案化线路的风险。因此,传统的具有多层线路且具有孔穴的电路板在产品应用上会受到诸多的限制。
于是,本发明人认为上述缺陷可改善,特潜心研究并配合科学原理的运用,终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明的目的在于提供一电路板及其制造方法,能有效改善现有的电路板及其制造方法所存在的缺陷
本发明实施例公开一种电路板的制造方法,包括:提供一内层线路板;其中,所述内层线路板具有位于相反侧的一第一表面及一第二表面,并且所述内层线路板包含有设置于所述第一表面上的一第一图案化线路层;其中,所述内层线路板于所述第一表面的上方定义有一曝露区域及相邻于所述曝露区域的一结合区域;依据所述曝露区域形成一暂时性保护层于所述第一图案化线路层上,以使得所述第一图案化线路层的位于所述曝露区域的部分被所述暂时性保护层所覆盖;对所述内层线路板实施一增层作业(build-upprocess),以形成一第一堆叠结构层于所述内层线路板的所述第一表面上;其中,所述第一堆叠结构层是部分地覆盖于所述暂时性保护层上、且部分地结合于所述第一图案化线路层的位于所述结合区域的部分上;其中,位于所述暂时性保护层上的所述第一堆叠结构层的部分定义为一移除区块,并且位于所述结合区域上的所述第一堆叠结构层的部分定义为一非移除区块;移除所述第一堆叠结构层的所述移除区块,以使得所述第一堆叠结构层形成有一孔穴(cavity)、且使得所述暂时性保护层曝露于所述孔穴;以及将所述暂时性保护层与所述第一图案化线路层分离,以使得所述第一图案化线路层的位于所述曝露区域的部分曝露于所述孔穴。
本发明实施例另公开一种电路板,包括:一内层线路板,具有位于相反侧的一第一表面及一第二表面,并且所述内层线路板包含有设置于所述第一表面上的一第一图案化线路层;其中,所述内层线路板于所述第一表面的上方定义有一曝露区域及相邻于所述曝露区域的一结合区域;一第一堆叠结构层,形成于所述内层线路板的所述第一表面上;其中,所述第一堆叠结构层具有一孔穴(cavity),并且所述第一堆叠结构层的所述孔穴的位置对应于所述内层线路板的所述曝露区域的位置,以使得所述第一图案化线路层的位于所述曝露区域的部分曝露于所述孔穴;其中,所述第一堆叠结构层的不具有所述孔穴的部分是结合于所述第一图案化线路层的位于所述结合区域的部分。
综上所述,本发明实施例所公开的电路板及其制造方法能通过第一堆叠结构层在形成孔穴前,利用可剥离的暂时性保护层对第一图案化线路层的位于曝露区域的部分进行暂时性地保护、且于形成所述孔穴后将暂时性保护层移除,从而有效地降低所述第一图案化线路层于电路板的加工过程中被破坏(如:刮伤)的风险。
再者,由于本发明实施例的孔穴能连通于外界环境,因此,所述电路板的制造方法能进一步依据产品的设计需求地对曝露于所述孔穴的第一图案化线路层的部分实施一表面处理作业(如:防焊表面处理作业、喷砂表面处理作业等),从而大幅提升产品的应用价值。
为能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与附图仅用来说明本发明,而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例电路板的制造方法的流程图;
图2为本发明实施例电路板的制造方法的步骤S101的示意图;
图3为本发明实施例电路板的制造方法的步骤S102的示意图;
图4为本发明实施例电路板的制造方法的步骤S103的示意图;
图5为本发明实施例电路板的制造方法的步骤S104的示意图;
图6为本发明实施例电路板的制造方法的步骤S105的示意图;
图7为本发明实施例电路板的制造方法的步骤S106的示意图。
符号说明
1000:电路板
100:内层线路板
101:板结构
102:第一表面
103:第二表面
100a:曝露区域
100b:结合区域
1:第一图案化线路层
11:第一金属导体
12:第一间隙
2:第二图案化线路层
21:第二金属导体
22:第二间隙
3:通孔
31:金属传导层
200:第一堆叠结构层
200a:移除区块
200b:非移除区块
201:绝缘层
202:图案化线路
203:孔结构
204:切割槽
205:孔穴
206:孔壁
300:第二堆叠结构层
301:绝缘层
302:图案化线路
303:孔结构
P:暂时性保护层
具体实施方式
请参阅图1至图7,为本发明的实施例,需先说明的是,本实施例对应附图所提及的相关数量与外型,仅用来具体地说明本发明的实施方式,以便于了解本发明的内容,而非用来局限本发明的保护范围。
[电路板的制造方法]
如图1,本实施例公开一种电路板的制造方法。所述电路板的制造方法包含步骤S101、步骤S102、步骤S103、步骤S104、步骤S105、及步骤S106。必须说明的是,本实施例所载的各步骤的顺序与实际的操作方式可视需求而调整,并不限于本实施例所载。
如图1及图2,步骤S101为提供一内层线路板100。其中,所述内层线路板100包含有一板结构101,并且所述板结构101具有位于相反侧的一第一表面102及一第二表面103。所述内层线路板100进一步包含有设置于第一表面102上的一第一图案化线路层1、及设置于第二表面103上的一第二图案化线路层2。
本实施例的内层线路板100于所述第一表面102的上方定义有一曝露区域100a(如图2的第一表面102上方的中间的区域)及相邻于所述曝露区域100a的至少一结合区域100b(如图2的第一表面102上方的左右两边的区域)。其中,所述第一图案化线路层1的位于曝露区域100a的部分能于执行下述步骤S106后曝露于下述第一堆叠结构层200的孔穴205(如图7),关于此结构特征的形成方式将于下文的步骤S102至步骤S106中做详细地说明。
更具体地说,所述第一图案化线路层1包含有多个第一金属导体11,并且多个所述第一金属导体11之间分别形成有多个第一间隙12。也就是说,每个所述第一金属导体11与其相邻的第一金属导体11之间各自形成有所述第一间隙12。所述第二图案化线路层2包含有多个第二金属导体21,并且多个所述第二金属导体21之间分别形成有多个第二间隙22。也就是说,每个所述第二金属导体21与其相邻的第二金属导体21之间各自形成有所述第二间隙22。其中,所述第一图案化线路层1的多个第一金属导体11可以例如是选自金属垫(Pad)及金属线路(Pattern)的至少其中之一,并且所述第二图案化线路层2的多个第二金属导体21也可以例如是选自金属垫及金属线路的至少其中之一。值得一提的是,在本实施例中,所述第一图案化线路层1及第二图案化线路层2分别为具有多层线路的电路板1000的内层线路。
本实施例的内层线路板100进一步具有贯穿于第一表面102及第二表面103的至少一通孔3。其中,至少一所述通孔3的内壁镀设有一金属传导层31,并且所述金属传导层31能用以电连接内层线路板100的第一图案化线路层1及第二图案化线路层2。其中,多个所述第一金属导体11的至少其中一个第一金属导体11(较佳为金属垫)是设置于至少一所述通孔3的位于第一表面102的位置处、被至少一所述通孔3贯穿、且电连接于所述金属传导层31;多个所述第二金属导体21的至少其中一个第二金属导体21(较佳为金属垫)是设置于至少一所述通孔3的位于第二表面103的位置处、被至少一所述通孔3贯穿、且电连接于所述金属传导层31。
需额外说明的是,上文中针对各元件或结构所描述的「第一」及「第二」,如:第一表面102、第二表面103、第一图案化线路层1、第二图案化线路层2…等),只是为了方便说明及方便区分不同的元件或结构,但是并没有用于限制各元件或结构的设置顺序或上下位置关系的意涵。举例来说,本实施例虽然是以所述第一表面102为内层线路板100的上表面、且第二表面103为内层线路板100的下表面为例作说明,但于实际应用时,所述第一表面102也可以为内层线路板100的下表面、而所述第二表面103也可以为内层线路板100的上表面,本发明并不予以限制。
请继续参阅图2,在本实施例中,本实施例虽然是以内层线路板100为具有双层线路层的线路板作说明,但于实际应用时,所述内层线路板100也可以为具有四层线路层、具有六层线路层、或具有八层线路层以上的多层线路板(图未绘示),本发明并不予以限制。
如图1及图3,步骤S102为依据上述曝露区域100a形成一暂时性保护层P于内层线路板100的第一图案化线路层1上,以使得所述第一图案化线路层1的位于曝露区域100a的部分被暂时性保护层P暂时性地覆盖。由此,所述第一图案化线路层1于后续的加工制作工艺中被破坏(如:刮伤)的风险能被有效地降低。
其中,所述暂时性保护层P可以例如是通过涂布的方式形成于第一图案化线路层1上,或者,所述暂时性保护层P也可以例如是通过贴合的方式形成于第一图案化线路层1上。更详细地说,所述暂时性保护层P是覆盖于第一图案化线路层1的多个第一金属导体11中的位于曝露区域100a的第一金属导体11的表面上,并且填满于多个第一间隙12中的位于曝露区域100a的第一间隙12中。
在本发明的一实施例中,所述暂时性保护层P较佳为一可剥离保护膜,并且所述暂时性保护层P能于执行下述步骤S106中通过物理性撕除的方式与第一图案化线路层1分离。或者,在本发明的另一实施例中,所述暂时性保护层P也可以例如是通过浸泡化学性去膜液的方式与第一图案化线路层1分离。其中,所述可剥离保护膜较佳为一聚酰亚胺保护膜或一防焊油墨保护膜,但本发明不受限于此。
如图1及图4,步骤S103为对所述内层线路板100实施一增层作业(build-upprocess),以形成一第一堆叠结构层200于内层线路板100的第一表面102上、且形成一第二堆叠结构层300于内层线路板100的第二表面103上。
其中,所述第一堆叠结构层200是部分地覆盖于暂时性保护层P上、且部分地结合于所述第一图案化线路层1的位于结合区域100b的部分上。进一步地说,在本实施例中,位于所述暂时性保护层P上的第一堆叠结构层200的部分定义为一移除区块200a,并且位于所述结合区域100b上的第一堆叠结构层200的部分定义为一非移除区块200b。其中,上述移除区块200a将于执行下述步骤S104及步骤S105后被移除,从而曝露暂时性保护层P,并且所述非移除区块200b将被保留下来。
由于上述内层线路板100的第二表面103上于步骤S102中并没有覆盖任何的暂时性保护层P,因此在本实施例中,当所述第二堆叠结构层300形成于内层线路板100的第二表面103上时,所述第二堆叠结构层300是完整地覆盖于第二图案化线路层2上。
更具体地说,在本实施例中,所述第一堆叠结构层200是由多层绝缘层201、分别设置于多层所述绝缘层201上的多个图案化线路202、及电连接层与层之间的图案化线路202的多个孔结构203所构成。另外,所述第二堆叠结构层300也是由多层绝缘层301、分别设置于多层所述绝缘层301上的多个图案化线路302、及电连接层与层之间的图案化线路302的多个孔结构303所构成。
其中,上述多层绝缘层201、301的材料可以例如是环氧树脂、环氧玻璃布、玻璃纤维、或其它性质类似的材料;再者,上述多个孔结构203、303可以例如是盲孔结构、埋孔结构、及叠孔结构的至少其中之一。
需说明的是,在本实施例中,所述第一堆叠结构层200及第二堆叠结构层300的层数都为三层,但本发明不受限于此,所述第一堆叠结构层200及第二堆叠结构层300的层数可以依据产品的设计需求而设计为其它的层数。
值得一提的是,由于所述第一堆叠结构层200的移除区块200a将于执行下述步骤S104及步骤S105后被移除,因此,所述第一堆叠结构层200的多个图案化线路202及多个孔结构203较佳地是设置于第一堆叠结构层200的非移除区块200b,并且所述第一堆叠结构层200的移除区块200a较佳地是可以仅包含有绝缘材料、且不包含有任何的图案化线路、也不包含有任何的孔结构。
如图1及图5,为了有利于后续步骤S105中将所述第一堆叠结构层200的移除区块200a移除。本实施例的步骤S104为对第一堆叠结构层200实施一切割作业,以在所述第一堆叠结构层200的移除区块200a的边界处形成有至少一切割槽204。
在本实施例中,所述切割作业是采用一激光切割机(图未绘示)对第一堆叠结构层200进行切割,但本发明不受限于此。举例来说,所述切割作业也可以例如是采用一机械铣切机或一刀模切割机对第一堆叠结构层200进行切割,以形成至少一所述切割槽204。
如图1及图6,步骤S105为移除所述第一堆叠结构层200的移除区块200a,以使得所述第一堆叠结构层200与内层线路板100包围地形成有一孔穴205(cavity)、且使得所述暂时性保护层P曝露于所述孔穴205。更详细地说,由于所述第一堆叠结构层200的移除区块200a的边界处于上述步骤S105中形成有一切割槽204,因此所述第一堆叠结构层200的移除区块200a能通过所述切割槽204而轻易地被剥离。
值得一提的是,本实施例的孔穴205能连通于外界环境,并且所述孔穴205的孔壁206是大致垂直于内层线路板100的第一表面102(如图6及7)。也就是说,在本实施例中,所述孔穴C的孔壁206为一大致呈垂直状的孔壁,但本发明不以此为限。
需说明的是,通过形成所述切割槽204以让第一堆叠结构层200的移除区块200a能轻易地被剥离、仅是本发明的一优选的实施例,但本发明不受限于此。举例来说,在本发明的其它实施例中,所述第一堆叠结构层200的移除区块200a也可以例如是通过化学蚀刻的方式被移除。
如图1及图7,步骤S106为将所述暂时性保护层P与第一图案化线路层1分离,以使得所述第一图案化线路层1的位于曝露区域100a的部分曝露于所述孔穴205。
其中,由于本实施例的暂时性保护层P为一可剥离保护膜,因此所述暂时性保护层P能通过物理性撕除的方式与第一图案化线路层1分离,但本发明不受限于此。在本发明的另一实施例中,所述暂时性保护层P也可以例如是通过浸泡化学性去膜液的方式与第一图案化线路层1分离。
进一步地说,在将所述暂时性保护层P与第一图案化线路层1分离后,多个所述第一金属导体11中的位于曝露区域100a的第一金属导体11是曝露于所述孔穴205,并且多个所述第一间隙12中的位于曝露区域100a的第一间隙12在空间上连通于所述孔穴205。从另一个角度说,多个所述第一金属导体11中的位于结合区域100b的第一金属导体11是被所述第一堆叠结构层200的绝缘层201所覆盖,并且多个所述第一间隙12中的位于结合区域100b的第一间隙12是被所述第一堆叠结构层200的绝缘层201所填满。
再者,所述内层线路板100的第一表面102的至少局部能通过连通于所述孔穴205的第一间隙12而曝露于所述孔穴205;并且,所述内层线路板100的至少一所述通孔3在孔间上也连通于所述孔穴205,但本发明不受限于此。
值得一提的是,虽然传统的具有多层线路的电路板1000能通过盲捞深度控制法以形成孔穴(Cavity)的结构,但是此种孔穴结构的底部通常不具有图案化线路的设计。若要在上述孔穴结构的底部设计有图案化线路,则以传统的盲捞深度控制法可能会存在图案化线路被破坏(如:刮伤)的风险。
相对于上述缺失,本发明实施例所公开的电路板的制造方法能通过第一堆叠结构层200在形成孔穴205前,利用可剥离的暂时性保护层P对第一图案化线路层1的位于曝露区域100a的部分进行暂时性地保护、且于形成所述孔穴205后将暂时性保护层P移除,从而有效地降低所述第一图案化线路层1于后续的加工制作工艺中被破坏(如:刮伤)的风险。
另外值得一提的是,由于本实施例的孔穴205能连通于外界环境,因此,所述电路板的制造方法能进一步依据产品的设计需求地对曝露于所述孔穴205的第一图案化线路层1的部分实施一表面处理作业。其中,所述表面处理作业为防焊(绿漆)表面处理作业、喷砂表面处理作业、刷磨表面处理作业、微蚀表面处理作业、喷锡表面处理作业、化金表面处理作业、化银表面处理作业、化锡表面处理作业、镀金手指表面处理作业、及有机保焊膜表面处理作业的至少其中之一,本发明并不予以限制。
[电路板]
以上为本发明实施例的电路板的制造方法的说明,而以下接着说明本实施例的电路板的具体构造。必须说明的是,虽然本实施例的电路板是通过上述电路板的制造方法所制成,但本发明不受限于此。也就是说,本发明的电路板也可以是通过其它的电路板的制造方法所制成。
本实施例另公开一种电路板。所述电路板包含一内层线路板100、及分别形成于所述内层线路板100两侧的一第一堆叠结构层200及一第二堆叠结构层300。以下将分别说明本实施例电路板1000的各个元件具体构造,而后再适时说明电路板1000的各个元件间的连接关系。需先说明的是,为了便于理解本实施例,所以附图仅呈现电路板1000的局部构造,以便于清楚地呈现电路板的各个元件构造与连接关系。
如图7,所述内层线路板100包含有一板结构101,并且所述板结构101具有位于相反侧的一第一表面102及一第二表面103。所述内层线路板100进一步包含有设置于第一表面102上的一第一图案化线路层1、及设置于第二表面103上的一第二图案化线路层2。其中,所述内层线路板100于所述第一表面102的上方定义有一曝露区域100a(如图2的第一表面102上方的中间的区域)及相邻于所述曝露区域100a的至少一结合区域100b(如图2的第一表面102上方的左右两边的区域)。
所述第一堆叠结构层200是形成于内层线路板100的第一表面102上。其中,所述第一堆叠结构层200具有一孔穴205(cavity),并且所述第一堆叠结构层200的孔穴205的位置对应于内层线路板100的曝露区域100a的位置,以使得所述第一图案化线路层1的位于曝露区域100a的部分曝露于所述孔穴205。值得一提的是,所述第一图案化线路层1的位于曝露区域100a的部分是被一暂时性保护层P覆盖后移除。再者,所述第一堆叠结构层200的不具有孔穴205的部分是结合于第一图案化线路层1的位于结合区域100b的部分。进一步地说,所述第二堆叠结构层300是完整地覆盖于第二图案化线路层2上。
[本发明实施例的技术功效]
综上所述,本发明实施例所公开的电路板及其制造方法能通过第一堆叠结构层200在形成孔穴205前,利用可剥离的暂时性保护层P对第一图案化线路层1的位于曝露区域100a的部分进行暂时性地保护、且于形成所述孔穴205后将暂时性保护层P移除,从而有效地降低所述第一图案化线路层1于电路板的加工过程中被破坏(如:刮伤)的风险。
再者,由于本发明实施例的孔穴205能连通于外界环境,因此,所述电路板的制造方法能进一步依据产品的设计需求地对曝露于所述孔穴205的第一图案化线路层1的部分实施一表面处理作业(如:防焊表面处理作业、喷砂表面处理作业等),从而大幅提升产品的应用价值。
以上所述仅为本发明的优选可行实施例,并非用来局限本发明的保护范围,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的权利要求的保护范围。

Claims (10)

1.一种电路板的制造方法,包括:
提供内层线路板;其中,所述内层线路板具有位于相反侧的第一表面及第二表面,并且所述内层线路板包含有设置于所述第一表面上的第一图案化线路层;其中,所述内层线路板于所述第一表面的上方定义有曝露区域及相邻于所述曝露区域的结合区域;
依据所述曝露区域形成暂时性保护层于所述第一图案化线路层上,以使得所述第一图案化线路层的位于所述曝露区域的部分被所述暂时性保护层所覆盖;
对所述内层线路板实施增层作业(build-up process),以形成第一堆叠结构层于所述内层线路板的所述第一表面上;其中,所述第一堆叠结构层是部分地覆盖于所述暂时性保护层上、且部分地结合于所述第一图案化线路层的位于所述结合区域的部分上;其中,位于所述暂时性保护层上的所述第一堆叠结构层的部分定义为移除区块,并且位于所述结合区域上的所述第一堆叠结构层的部分定义为非移除区块;
移除所述第一堆叠结构层的所述移除区块,以使得所述第一堆叠结构层形成有孔穴(cavity)、且使得所述暂时性保护层曝露于所述孔穴;以及
将所述暂时性保护层与所述第一图案化线路层分离,以使得所述第一图案化线路层的位于所述曝露区域的部分曝露于所述孔穴。
2.如权利要求1所述的电路板的制造方法,其中,所述暂时性保护层为可剥离保护膜,并且所述暂时性保护层能通过物理性撕除的方式与所述第一图案化线路层分离、或者能通过浸泡化学性去膜液的方式与所述第一图案化线路层分离。
3.如权利要求3所述的电路板的制造方法,其中,所述可剥离保护膜为一聚酰亚胺保护膜或一防焊油墨保护膜。
4.如权利要求1所述的电路板的制造方法,其中,所述第一堆叠结构层的所述非移除区块包含有至少一图案化线路及至少一孔结构,并且所述孔结构为盲孔结构、埋孔结构、及叠孔结构的至少其中之一;其中,所述第一堆叠结构层的所述移除区块仅包含有绝缘材料、且不包含有任何的图案化线路、也不包含有任何的孔结构。
5.如权利要求1所述的电路板的制造方法,其中,在移除所述第一堆叠结构层的所述移除区块之前,所述电路板的制造方法进一步包括:以激光切割机、机械铣切机、或刀模切割机,对所述第一堆叠结构层实施一切割作业,以在所述第一堆叠结构层的所述移除区块的边界处形成有一切割槽。
6.如权利要求1所述的电路板的制造方法,其中,所述第一图案化线路层包含有多个第一金属导体,并且多个所述第一金属导体之间分别形成有多个第一间隙;其中,在将所述暂时性保护层与所述第一图案化线路层分离后,多个所述第一金属导体中的位于所述曝露区域的所述第一金属导体曝露于所述孔穴,并且多个所述第一间隙中的位于所述曝露区域的所述第一间隙在空间上连通于所述孔穴。
7.如权利要求6所述的电路板的制造方法,其中,多个所述第一金属导体为金属垫(Pad)及金属线路(Pattern)的至少其中之一。
8.如权利要求1所述的电路板的制造方法,其中,在将所述暂时性保护层与所述第一图案化线路层分离后,所述电路板的制造方法进一步包括:对曝露于所述孔穴的所述第一图案化线路层的部分实施一表面处理作业;其中,所述表面处理作业为防焊表面处理作业、喷砂表面处理作业、刷磨表面处理作业、微蚀表面处理作业、喷锡表面处理作业、化金表面处理作业、化银表面处理作业、化锡表面处理作业、镀金手指表面处理作业、及有机保焊膜表面处理作业的至少其中之一。
9.如权利要求1所述的电路板的制造方法,其中,所述内层线路板包含有设置于所述第二表面上的第二图案化线路层;其中,所述增层作业包含:形成第二堆叠结构层于所述内层线路板的所述第二表面上,并且所述第二堆叠结构层是完整地覆盖于所述第二图案化线路层上。
10.一种电路板,其特征在于,包括:
内层线路板,具有位于相反侧的第一表面及第二表面,并且所述内层线路板包含有设置于所述第一表面上的第一图案化线路层;其中,所述内层线路板于所述第一表面的上方定义有曝露区域及相邻于所述曝露区域的结合区域;以及
第一堆叠结构层,形成于所述内层线路板的所述第一表面上;其中,所述第一堆叠结构层具有孔穴(cavity),并且所述第一堆叠结构层的所述孔穴的位置对应于所述内层线路板的所述曝露区域的位置,以使得所述第一图案化线路层的位于所述曝露区域的部分曝露于所述孔穴;其中,所述第一堆叠结构层的不具有所述孔穴的部分是结合于所述第一图案化线路层的位于所述结合区域的部分。
CN201811054878.8A 2018-09-11 2018-09-11 电路板及其制造方法 Pending CN110891377A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811054878.8A CN110891377A (zh) 2018-09-11 2018-09-11 电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811054878.8A CN110891377A (zh) 2018-09-11 2018-09-11 电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN110891377A true CN110891377A (zh) 2020-03-17

Family

ID=69745392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811054878.8A Pending CN110891377A (zh) 2018-09-11 2018-09-11 电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN110891377A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113573461A (zh) * 2020-04-29 2021-10-29 鹏鼎控股(深圳)股份有限公司 半挠折线路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662888A (zh) * 2009-09-28 2010-03-03 深南电路有限公司 带有阶梯槽的pcb板的制备方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
CN104105344A (zh) * 2013-04-12 2014-10-15 北大方正集团有限公司 保护阶梯槽的方法、电路板底材的镀金属方法和电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662888A (zh) * 2009-09-28 2010-03-03 深南电路有限公司 带有阶梯槽的pcb板的制备方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
CN104105344A (zh) * 2013-04-12 2014-10-15 北大方正集团有限公司 保护阶梯槽的方法、电路板底材的镀金属方法和电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113573461A (zh) * 2020-04-29 2021-10-29 鹏鼎控股(深圳)股份有限公司 半挠折线路板及其制作方法
CN113573461B (zh) * 2020-04-29 2023-01-17 鹏鼎控股(深圳)股份有限公司 半挠折线路板及其制作方法

Similar Documents

Publication Publication Date Title
US9433084B2 (en) Method for backdrilling via stubs of multilayer printed circuit boards with reduced backdrill diameters
CN102548253B (zh) 多层电路板的制作方法
US10356901B2 (en) Manufacturing method of circuit board structure
US9439282B2 (en) Method for manufacturing printed circuit board
CN103458628B (zh) 多层电路板及其制作方法
KR101043540B1 (ko) 인쇄회로기판의 제조방법
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007095927A (ja) 配線基板およびその製造方法
US7246434B1 (en) Method of making a surface mountable PCB module
KR102479946B1 (ko) 반도체 패키지 기판 및 그 제조방법
KR20130032529A (ko) 인쇄회로기판 및 그 제조방법
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JPH02306690A (ja) 表面実装用配線基板の製造方法
CN110891377A (zh) 电路板及其制造方法
US8024856B2 (en) Method for manufacturing printed circuit board
JP5865769B2 (ja) 多層配線基板の製造方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
CN112533381B (zh) 母板制作方法
JP4672290B2 (ja) 回路基板、パッケージ基板の製造方法及びパッケージ基板
TWI680706B (zh) 電路板及其製造方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101212525B1 (ko) 패턴 매립형 기판 제조 방법
CN113939087B (zh) 一种特殊的台阶类印制线路板及其制作方法
TWI706704B (zh) 電路板製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination