CN105470144A - 无核心层封装基板与其制造方法 - Google Patents

无核心层封装基板与其制造方法 Download PDF

Info

Publication number
CN105470144A
CN105470144A CN201410454899.4A CN201410454899A CN105470144A CN 105470144 A CN105470144 A CN 105470144A CN 201410454899 A CN201410454899 A CN 201410454899A CN 105470144 A CN105470144 A CN 105470144A
Authority
CN
China
Prior art keywords
layer
dielectric layer
coreless
wafer
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410454899.4A
Other languages
English (en)
Other versions
CN105470144B (zh
Inventor
林俊廷
詹英志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201410454899.4A priority Critical patent/CN105470144B/zh
Publication of CN105470144A publication Critical patent/CN105470144A/zh
Application granted granted Critical
Publication of CN105470144B publication Critical patent/CN105470144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

本发明公开一种无核心层封装基板与其制造方法，该方法包含以下步骤：首先在承载基板上形成第一图案化金属层，其中第一图案化金属层具有牺牲区块与多个导体柱。接着在承载基板与第一图案化金属层上形成介电层，且平坦化介电层并裸露出第一图案化金属层。然后薄化第一图案化金属层，使介电层凸出于第一图案化金属层。接着在牺牲区块上形成蚀刻停止层，并按序形成第二图案化金属层、第一线路增层结构于蚀刻停止层与第一图案化金属层上。最后移除承载基板，移除第一图案化金属层的牺牲区块，并形成置晶凹槽，以及移除蚀刻停止层。本发明使凸块的高度高出于相连接或相对应的线路层，甚至高于凸块周围的介电层，而使晶片与凸块的电性连接品质更好。

Description

无核心层封装基板与其制造方法
技术领域
本发明涉及一种无核心层封装基板与其制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高集成度(Integration)以及微型化(Miniaturization)的要求，半导体封装结构的各项要求也越来越高。举例来说，封装结构中定义封装基板的线宽、线距的关键尺寸(criticaldimension)要求越来越小，封装结构的整体厚度也要求越小越好。
公知的半导体封装结构是将半导体晶片粘贴于基板顶面，进行打线接合(WireBonding)或覆晶接合(FlipChip)封装。覆晶技术的特征在于半导体晶片与封装基板间的电性连接是直接以焊料凸块为之而非一般的金线，此种覆晶技术的优点在于能提高电性接点密度，并降低封装元件尺寸﹔同时，该种覆晶技术不需使用长度较长的金线，而能降低阻抗及杂讯，提高电性表现以满足高频信号传输所需。
为了进一步改善半导体封装结构的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的半导体封装结构，实属当前重要研发课题之一，也成为当前相关领域急需改进的目标。
发明内容
本发明提供一种无核心层封装基板与其制造方法，借由特殊的工艺设计，使电性连接晶片的凸块高出于相连接或相对应的线路层，甚至高于凸块周围的介电层，而使封装的晶片与封装基板的电性连接品质更好。
根据本发明一个实施方式，一种无核心层封装基板的制造方法包含以下步骤。首先，形成第一图案化金属层于承载基板上，其中第一图案化金属层具有牺牲区块与多个导体柱。接着，形成介电层于承载基板与第一图案化金属层上，且平坦化介电层并裸露出第一图案化金属层。然后，薄化第一图案化金属层，使介电层凸出于第一图案化金属层。接着，形成蚀刻停止层于牺牲区块上，并形成第二图案化金属层于蚀刻停止层、介电层、与第一图案化金属层上。接着，形成第一增层结构于第二图案化金属层、蚀刻停止层、介电层、与第一图案化金属层上。最后，移除承载基板，移除第一图案化金属层的牺牲区块，并形成置晶凹槽，以及移除蚀刻停止层。
在本发明的一个或多个实施方式中，无核心层封装基板的制造方法还包含移除第一介电层的部分表面厚度，使位于置晶凹槽的第二图案化金属层凸出于第一介电层并形成多个凸块。
在本发明的一个或多个实施方式中，其中第一增层结构包含至少一个第一介电层、设于第一介电层上的第一增层线路层以及形成于第一介电层中的多个第一导电盲孔，其中部分的第一导电盲孔电性连接第二图形化金属层与第一增层线路层。
根据本发明另一个实施方式，一种堆叠封装结构的制造方法包含以下步骤。首先，提供前述的无核心层封装基板。接着，放置晶片于置晶凹槽中，并与凸块形成电性连接。然后，填充绝缘材料于置晶凹槽与晶片之间的空隙中，使晶片固定于无核心层封装基板，以形成第一封装结构。最后，设置第二封装结构于第一封装结构设有晶片的一侧，且第二封装结构电性连接第一封装结构的导体柱。
根据本发明又一个实施方式，一种封装结构的制造方法包含以下步骤。首先，提供前述的无核心层封装基板。接着，放置晶片于置晶凹槽中，并与凸块形成电性连接。然后，填充绝缘材料于置晶凹槽与晶片之间的空隙中，使晶片固定于无核心层封装基板。最后，形成第二增层结构于无核心层封装基板设有该晶片的一侧，其中第二增层结构包含至少一个第二介电层、形成于第二介电层上的第二增层线路层以及形成于第二介电层中的多个第二导电盲孔，其中部分的第二导电盲孔电性连接导体柱与第二增层线路层。
根据本发明再一个实施方式，一种无核心层封装基板包含介电层、第一介电层、图形化金属层、多个导电柱、第一增层线路层以及多个第一导电盲孔。介电层具有置晶开口与多个贯孔。第一介电层设于介电层下方表面上并与置晶开口构成置晶凹槽。图形化金属层具有埋设于第一介电层中且部分设于介电层下方表面的线路层、与埋设且外露于构成置晶凹槽的部分第一介电层的多个凸块。导体柱设于贯孔中并电性连接线路层，其中设于导体柱下方表面的线路层的厚度与设于置晶凹槽的凸块的厚度皆大于设于介电层下方表面的线路层的厚度。第一增层线路层设于第一介电层下方表面。多个第一导电盲孔设于第一介电层中，且第一导电盲孔电性连接第一增层线路层与线路层或凸块。其中第一介电层、第一增层线路层、与多个第一导电盲孔构成第一增层结构或该第一增层结构的最小增层单位。
在本发明的一个或多个实施方式中，凸块凸出于该些凸块周围的该第一介电层。
根据本发明再一个实施方式，一种堆叠封装结构，包含前述的无核心层封装基板、晶片、绝缘材料以及第二封装结构。晶片设于置晶凹槽中，且电性连接凸块。绝缘材料设于置晶凹槽与晶片之间的空隙中，使晶片固定于无核心层封装基板，以形成第一封装结构。第二封装结构设于第一封装结构设有该晶片的一侧，且电性连接导体柱。
根据本发明再一个实施方式，一种封装结构，晶片设于置晶凹槽中且电性连接凸块。绝缘材料设于置晶凹槽与晶片之间的空隙中，使晶片固定于无核心层封装基板。第二增层结构设于无核心层封装基板设有晶片的一侧，其中第二增层结构包含至少一个第二介电层、设于第二介电层上的第二增层线路层以及设于第二介电层中的多个第二导电盲孔，其中部分的第二导电盲孔电性连接导体柱与第二增层线路层。
本发明上述实施方式借由使凸块的高度高出于相连接或相对应的线路层，甚至高于凸块周围的介电层，而使晶片与凸块的电性连接品质更好。
附图说明
图1A～1R为根据本发明一个实施方式的无核心层封装基板的工艺各步骤的剖面图。
图1F’为根据本发明另一个实施方式的无核心层封装基板的工艺其中一个步骤的剖面图。
图1R’为根据本发明又一个实施方式的无核心层封装基板的工艺其中一个步骤的剖面图。
图2A与图2B为根据本发明一个实施方式的堆叠封装结构的工艺各步骤的剖面图。
图2B’为根据本发明另一个实施方式的封装结构的工艺其中一个步骤的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多具体的细节将在以下叙述中一并说明。然而，应了解到，这些具体的细节不应用来限制本发明。也就是说，在本发明部分实施方式中，这些具体的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式描述。
本发明不同实施方式提供一种无核心层封装基板的制造方法。由于无核心层封装基板不具有核心层，因此无核心层封装基板的厚度得以有效减少。本发明不同实施方式的无核心层封装基板另外具有其他优于现有技术的优点，以下将分别一一说明。
图1A～1R为根据本发明一个实施方式的无核心层封装基板100的工艺各步骤的剖面图。如图1A所示，形成图案化金属层120于承载基板110上，其中图案化金属层120包括有牺牲区块122与多个导体柱124。
具体来说，首先提供承载基板110。承载基板110可包含基板层(未图示)与导电晶种层(未图示)，导电晶种层设于基板层上，但并不限于此。在其他实施方式中，承载基板110可为整块金属。
接着，形成阻层(未图示)于承载基板110上，并图案化阻层以形成图案化开口区(未图示)。然后，形成图案化金属层120于承载基板110上与图案化开口区中，其包括有牺牲区块122与导体柱124。最后，移除阻层。
前述的阻层可为干膜(DryFilm)或湿膜(WetFilm)。前述图案化金属层120的材质可为比如铜。前述图案化金属层120的形成方法可为电镀。
需要注意的是，在其他实施方式中，可以使用其他的制造流程来形成图案化金属层120。举例来说，可以先形成预备金属层(未图示)于承载基板110上，再蚀刻预备金属层而形成图案化金属层120。
应了解到，以上所举的图案化金属层120的实施方式仅为例示，并非用来限制本发明，本发明所属本领域技术人员，应根据实际需要，弹性选择图案化金属层120的实施方式。
如图1B所示，形成介电层130于承载基板110与图案化金属层120上。介电层的材质可包含树脂与玻璃纤维。树脂可为酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。介电层的形成方法可如为层压(Lamination)。
如图1C所示，平坦化介电层130并裸露出图案化金属层120。平坦化的方法可为刷磨、化学机械研磨(Chemical-MechanicalPolishing，CMP)等方法。
接着，如图1D所示，可以微蚀刻方式薄化图案化金属层120，以使介电层130凸出于图案化金属层120。
如图1E所示，形成导电晶种层140于介电层130上。导电晶种层140的材质可为金属比如铜。导电晶种层140的形成方法可为化镀如无电电镀(Electolessplating)或化学气相沉积(CVD)、物理气相沉积(PVD)如溅镀或蒸镀等。
如图1F与图1G所示，形成蚀刻停止层150于牺牲区块122上。
如图1F所示，形成阻层920于导电晶种层140以及图案化金属层120上，并使阻层920在牺牲区块122处形成开口922。
接着，以导电晶种层140为导电途径利用电镀形成蚀刻停止层150于牺牲区块122上。蚀刻停止层150的材质可为金属比如镍，且蚀刻停止层150的材质与图案化金属层120的材质不同。另外，在其他实施方式中，也可以不形成导电晶种层140，而蚀刻停止层150的形成方法可为物理气相沉积等方式。
然后，如图1G所示，移除阻层920。
特别注意的是，如图1F所示，由于开口922的尺寸小于牺牲区块122的尺寸，故部分的阻层920覆盖于牺牲区块122上方的导电晶种层140上，所以蚀刻停止层150没有完全覆盖位于牺牲区块122上方的导电晶种层140，而此将导致后续工艺的差异。
图1F’为根据本发明另一个实施方式的无核心层封装基板100的工艺其中一个步骤的剖面图。如图1F’所示，由于开口922的尺寸大于牺牲区块122的尺寸，故阻层920裸露部分位于邻近于牺牲区块122的介电层上的导电晶种层140，于是部分的蚀刻停止层150将形成于位于邻近于牺牲区块122的介电层上的导电晶种层140上。
如图1H、图1I以及图1J所示，形成另一图案化金属层160于蚀刻停止层150、导电晶种层140以及图案化金属层120上。
如图1H所示，形成阻层930于蚀刻停止层150、导电晶种层140以及图案化金属层120上，并使阻层930形成图案化开口区932。
接着，如图1I所示，以电镀形成图案化金属层160于图案化开口区932所外露的蚀刻停止层150、导电晶种层140以及图案化金属层120上。
最后，如图1J所示，移除阻层930。
特别注意的是，由于来自图1F的实施方式，如图1J所示，蚀刻停止层150没有完全覆盖位于牺牲区块122上方的导电晶种层140，为了避免在后续的蚀刻工艺中(见图1Q)，因为位于牺牲区块122移除后所形成的置晶凹槽102内缘无蚀刻停止层150所覆盖的间隙没有受到蚀刻停止层150的保护而伤害到置晶凹槽102内的图案化金属层160与置晶凹槽102外的图案化金属层160之间的电性连接结构(即线路层，未图示)，置晶凹槽102内的图案化金属层160与置晶凹槽102外的图案化金属层160没有电性连接结构。
若是在如图1F’的实施方式中，因为蚀刻停止层150完全覆盖位于牺牲区块122上方的导电晶种层140，所以在后续的蚀刻工艺中(见图1Q)，蚀刻停止层150将可保护图案化金属层160而不被蚀刻。于是，置晶凹槽102内的图案化金属层160与置晶凹槽102外的图案化金属层160之间可以设置电性连接结构。
如图1K所示，形成第一介电层210于蚀刻停止层150、导电晶种层140、图案化金属层120、160上。
如图1L所示，形成多个盲孔212于第一介电层210中。盲孔212的形成方法可为激光烧蚀第一介电层210。
接着，如图1M所示，以电镀形成第一增层线路层220与多个第一导电盲孔230，其中第一增层线路层220设于第一介电层210上，第一导电盲孔230形成于第一介电层210中并电性连接图案化金属层160与第一增层线路层220。第一介电层210、第一增层线路层220以及第一导电盲孔230构成第一增层结构200或第一增层结构200的最小增层单位。
如图1N所示，可选择性地形成至少另一个第一介电层214于第一介电层210与第一增层线路层220上，形成另一个第一增层线路层224于第一介电层214上，且形成另外多个第一导电盲孔234于第一介电层214中并电性连接第一增层线路层220与第一增层线路层224。
接着，形成绝缘保护层830于第一介电层214与第一增层线路层224上，以保护第一增层线路层224。绝缘保护层830的材质可为防焊材料或树脂比如环氧树脂。绝缘保护层830的形成方法可为贴合、印刷或涂布等方式。
如图1N与图1O所示，移除承载基板110。承载基板110的移除方法可为拆板、剥离或蚀刻等方式。
如图1P与图1Q所示，移除图案化金属层120的牺牲区块122，并形成置晶凹槽102。
如图1P所示，形成阻层940于图案化金属层120与介电层130上，并形成阻层950于绝缘保护层830与第一增层线路层224上。然后，于阻层940形成开口942，以裸露牺牲区块122。
接着，如图1Q所示，移除图案化金属层120的牺牲区块122，并形成置晶凹槽102。牺牲区块122的移除方法可为蚀刻，且蚀刻将停止于蚀刻停止层150。
最后，如图1R所示为倒置的无核心层封装基板100，其中并移除阻层940、950与蚀刻停止层150。
图1R’为根据本发明又一个实施方式的无核心层封装基板100的工艺其中一个步骤的剖面图。如图1R’所示，可使用激光烧蚀移除置晶凹槽102内第一介电层210的部分表面厚度，使位于置晶凹槽102的图案化金属层160凸出于第一介电层210并形成多个凸块162。
无核心层封装基板100可以进一步形成表面处理层170于裸露于第一介电层210的图案化金属层160上，表面处理层170的材料可为锡、银、镍、金、铬/钛、镍/金、镍/钯、镍/钯/金或有机保焊膜(OSP)。
应了解到，以上所举的阻层的实施方式仅为示例，并非用来限制本发明，本发明所属本领域技术人员，应根据实际需要，弹性选择阻层的实施方式。
以下公开两种应用无核心层封装基板100的封装结构。
图2A与图2B为根据本发明一个实施方式的堆叠封装结构600的工艺各步骤的剖面图。无核心层封装基板100可应用于堆叠式封装(PackageonPackage，PoP)。如图2A所示，首先提供前述的无核心层封装基板100(如图1R’所示)，并放置晶片810于置晶凹槽102中，并可借由焊接等方式与凸块162形成电性连接。接着，填充绝缘材料(Non-conductivePaste)820于置晶凹槽102与晶片之间的空隙中。然后，以加热等方式使绝缘材料820固化而使晶片810固定于无核心层封装基板100中，以形成第一封装结构。
如图2B所示，使用第二封装结构610(其内部结构省略)与无核心层封装基板100及所封装的晶片810，其中第二封装结构610可借由多个焊料球611电性连接于导体柱124。
如图1J所示，由于介电层130凸出于图案化金属层120，所以在介电层130上的图案化金属层160的底部将会高于在图案化金属层120上的图案化金属层160的底部。于是，如图1R’所示，凸块162的设置高度将会高于介电层130的底部，而图案化金属层160的线路层164会设于介电层130下方表面，因此凸块162的设置高度将会高于线路层164(即凸块162的厚度T1大于设于介电层130下方表面的线路层164的厚度T2)。凸块162的设置高度高于第一介电层210，而线路层164设于第一介电层210中，因此对比于凸出于第一介电层210的凸块162，线路层164是埋在第一介电层210中。于是，凸块162与线路层164的设置位置明显有所区隔，因而在无核心层封装基板100工作时将不会互相干扰。另外，由于凸块162凸出于线路层164与第一介电层210，所以晶片810与凸块162的电性连接品质将会更好。
特别注意的是，因为凸块162凸出于线路层164与第一介电层210而产生更好电性连接品质的功效在具有微细间距(finepitch)的凸块162的实施方式中会特别明显。此外，凸块162的厚度T1与介电层130下方表面的线路层164的厚度T2之间的厚度差可以借由图1C与图1D中所示的薄化工艺来决定。
另外，相较于传统下基板借由焊料球与第二封装结构610的焊料球611连接，无核心层封装基板100使用导体柱124与焊料球611连接。如此一来，将可避免传统第一封装结构的焊料球与焊料球611在回焊(reflow)时同时熔融而使传统第一封装结构的焊料结构与第二封装结构610的焊料球611的整体结构的宽度变大。于是，使用无核心层封装基板100将能达成达成微细间距(finepitch)的需求。
此外，由于晶片810周围的介电层130在无核心层封装基板100的早期工艺即形成，所以无核心层封装基板100的形状将会被介电层130所固定，而减少因为工艺过程的温差而产生无核心层封装基板100的翘曲情况，因而避免焊料球611因为上下封装结构的热膨胀程度不同导致翘曲等问题，进而使堆叠封装结构600无法正常工作的情况。
以下将讨论另一种实施方式的封装结构700。如图2A所示，首先提供前述的第一封装结构。接着，如图2B’所示，其为根据本发明另一个实施方式的封装结构700的工艺其中一个步骤的剖面图，形成第二增层结构300于无核心层封装基板100具有晶片810的一侧，其中第二增层结构300包含第二介电层310、设于第二介电层310上的第二增层线路层320以及形成于第二介电层310中的多个第二导电盲孔330，其中部分的第二导电盲孔330电性连接导体柱124与所述第二增层线路层320。最后，形成绝缘保护层840于第二介电层310与第二增层线路层320上，以保护第二增层线路层320。
如图1R所示，借由图1A～1R所示的工艺可以制造一种无核心层封装基板100。无核心层封装基板100包含介电层130、第一介电层210、图案化金属层160以及多个导体柱124。介电层130具有多个贯孔132与置晶开口134。第一介电层210设于介电层130下方表面，并与置晶开口134形成置晶凹槽102。图形化金属层160具有埋设于第一介电层210中且部分设于介电层130下方表面的线路层164与埋设且外露于形成置晶凹槽的部分第一介电层210的多个凸块162。多个导体柱124，设于贯孔132中，并电性连接线路层164，其中设于导体柱124下方表面的线路层164与凸块162的厚度T1大于设于介电层130下方表面的线路层164的厚度T2。
如图1R’所示，图1R’中的无核心层封装基板100与图1R中的无核心层封装基板100大致相同，主要不同之处在于，凸块162凸出于第一介电层210。
无核心层封装基板100还可包含第一增层线路层220以及多个第一导电盲孔230。第一增层线路层220设于第一介电层210下方表面。多个第一导电盲孔230设于第一介电层210中，其中部分的第一导电盲孔230电性连接第一增层线路层220与线路层164。第一介电层210、第一增层线路层220以及第一导电盲孔230组成第一增层结构200。
如图2B所示，借由图2A与图2B所示的工艺可以制造一种堆叠封装结构600。堆叠封装结构600包含前述的无核心层封装基板100、晶片810、绝缘材料820以及第二封装结构610。晶片810设于置晶凹槽102中，且电性连接凸块162。绝缘材料820设于置晶凹槽102与晶片810的间的空隙中，使晶片810固定于无核心层封装基板100，以形成第一封装结构。第二封装结构610设于第一封装结构设有该晶片的一侧，且可借由多个焊料球611电性连接第一封装结构的导体柱124。
如图2B’所示，借由图2A与图2B’所示的工艺可以制造另一种封装结构700。封装结构700包含前述的无核心层封装基板100、晶片810、绝缘材料820以及第二增层结构300。晶片810设于置晶凹槽102中，且电性连接凸块162。绝缘材料820设于置晶凹槽102与晶片810之间的空隙中，使晶片810固定于无核心层封装基板100。第二增层结构300设于无核心层封装基板100设有晶片810的一侧，其中第二增层结构300包含至少一个第二介电层310、设于第二介电层310上的第二增层线路层320以及设于第二介电层310中的多个第二导电盲孔330，其中部分的第二导电盲孔330电性连接导体柱124与第二增层线路层320。
本发明上述实施方式借由使凸块162的设置高度高于线路层164，甚至使凸块162凸出于其周围的第一介电层210，而使晶片810与凸块162的电性连接品质更好。
虽然本发明已以实施方式公开如上，然其并非用来限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作各种不同的选择和修改，因此本发明的保护范围由权利要求书及其等同形式所限定。

Claims (8)

1.一种无核心层封装基板的制造方法，其特征在于，所述无核心层封装基板的制造方法包含：
在承载基板上形成第一图案化金属层，其中所述第一图案化金属层具有牺牲区块与多个导体柱；
在所述承载基板与所述第一图案化金属层上形成介电层；
平坦化所述介电层并裸露出所述第一图案化金属层；
薄化所述第一图案化金属层，使所述介电层凸出于所述第一图案化金属层；
在所述牺牲区块上形成蚀刻停止层；
在所述蚀刻停止层、所述介电层、与所述第一图案化金属层上形成第二图案化金属层；
在所述第二图案化金属层、所述蚀刻停止层、所述介电层、与所述第一图案化金属层上形成第一增层结构；
移除所述承载基板；
移除所述第一图案化金属层的所述牺牲区块，并形成置晶凹槽；以及
移除所述蚀刻停止层；
其中第一增层结构包含至少一个第一介电层、设于所述第一介电层上的第一增层线路层以及形成于所述第一介电层中的多个第一导电盲孔，其中部分的所述多个第一导电盲孔电性连接所述第二图形化金属层与所述第一增层线路层。
2.如权利要求1所述的制造方法，其特征在于，所述制造方法还包含：
移除所述第一介电层的部分表面厚度，使位于所述置晶凹槽的所述第二图案化金属层凸出于所述第一介电层并形成多个凸块。
3.一种堆叠封装结构的制造方法，其特征在于，所述堆叠封装结构的制造方法包含：
提供使用如权利要求1或2所述的制造方法所制造的无核心层封装基板；
在所述置晶凹槽中放置晶片，并与所述凸块形成电性连接；
在所述置晶凹槽与所述晶片之间的空隙中填充绝缘材料，使所述晶片固定于所述无核心层封装基板，以形成第一封装结构；以及
在所述第一封装结构设有所述晶片的一侧设置第二封装结构，且所述第二封装结构电性连接所述第一封装结构的所述多个导体柱。
4.一种封装结构的制造方法，其特征在于，所述封装结构的制造方法包含：
提供使用如权利要求1或2所述的制造方法所制造的无核心层封装基板；
在所述置晶凹槽中放置晶片，并与所述多个凸块形成电性连接；
在所述置晶凹槽与所述晶片之间的空隙中填充绝缘材料，使所述晶片固定于所述无核心层封装基板；以及
在所述无核心层封装基板设有所述晶片的一侧形成第二增层结构，其中所述第二增层结构包含至少一个第二介电层、形成于所述第二介电层上的第二增层线路层以及形成于所述第二介电层中的多个第二导电盲孔，其中部分的所述多个第二导电盲孔电性连接所述多个导体柱与所述第二增层线路层。
5.一种无核心层封装基板，其特征在于，所述无核心层封装基板包含：
介电层，其具有置晶开口与多个贯孔；
第一介电层，其设于所述介电层下方表面上，并与所述置晶开口构成置晶凹槽；
图形化金属层，其具有埋设于所述第一介电层中且部分设于所述介电层下方表面的线路层、与埋设且外露于构成所述置晶凹槽的部分所述第一介电层的多个凸块；
多个导体柱，其设于所述多个贯孔中，并电性连接所述线路层，其中设于所述多个导体柱下方表面的所述线路层的厚度与设于所述置晶凹槽的所述多个凸块的厚度皆大于设于所述介电层下方表面的线路层的厚度；
第一增层线路层，其设于所述第一介电层下方表面；以及；
多个第一导电盲孔，其设于所述第一介电层中，且所述多个第一导电盲孔电性连接所述第一增层线路层与所述线路层或所述多个凸块；其中
所述第一介电层、所述第一增层线路层、与所述多个第一导电盲孔构成第一增层结构或所述第一增层结构的最小增层单位。
6.如权利要求5所述的无核心层封装基板，其中所述多个凸块凸出于所述多个凸块周围的所述第一介电层。
7.一种堆叠封装结构，其特征在于，所述堆叠封装结构包含：
如权利要求5或6所述的无核心层封装基板；
晶片，其设于所述置晶凹槽中，且电性连接所述多个凸块；
绝缘材料，其设于所述置晶凹槽与所述晶片之间的空隙中，使所述晶片固定于所述无核心层封装基板，以形成第一封装结构；以及
第二封装结构，其设于所述第一封装结构设有所述晶片的一侧，且电性连接所述第一封装结构的所述多个导体柱。
8.一种封装结构，其特征在于，所述封装结构包含：
如权利要求5或6所述的无核心层封装基板；
晶片，其设于所述置晶凹槽中，且电性连接所述多个凸块；
绝缘材料，其设于所述置晶凹槽与所述晶片之间的空隙中，使所述晶片固定于所述无核心层封装基板；以及
第二增层结构，其设于所述无核心层封装基板设有所述晶片的一侧，其中所述第二增层结构包含至少一个第二介电层、设于所述第二介电层上的第二增层线路层以及设于所述第二介电层中的多个第二导电盲孔，其中部分的所述多个第二导电盲孔电性连接所述多个导体柱与所述第二增层线路层。
CN201410454899.4A 2014-09-09 2014-09-09 无核心层封装基板与其制造方法 Active CN105470144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410454899.4A CN105470144B (zh) 2014-09-09 2014-09-09 无核心层封装基板与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410454899.4A CN105470144B (zh) 2014-09-09 2014-09-09 无核心层封装基板与其制造方法

Publications (2)

Publication Number Publication Date
CN105470144A true CN105470144A (zh) 2016-04-06
CN105470144B CN105470144B (zh) 2018-01-02

Family

ID=55607719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410454899.4A Active CN105470144B (zh) 2014-09-09 2014-09-09 无核心层封装基板与其制造方法

Country Status (1)

Country Link
CN (1) CN105470144B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN107424973A (zh) * 2016-05-23 2017-12-01 恒劲科技股份有限公司 封装基板及其制法
CN108630621A (zh) * 2017-03-20 2018-10-09 英特尔公司 金属保护的扇出空腔
CN109904079A (zh) * 2019-01-30 2019-06-18 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN109935521A (zh) * 2019-01-30 2019-06-25 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN112366198A (zh) * 2020-09-02 2021-02-12 珠海越亚半导体股份有限公司 一种实现多面互连的连接器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20120153493A1 (en) * 2010-12-17 2012-06-21 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20120153493A1 (en) * 2010-12-17 2012-06-21 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424973A (zh) * 2016-05-23 2017-12-01 恒劲科技股份有限公司 封装基板及其制法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN108630621A (zh) * 2017-03-20 2018-10-09 英特尔公司 金属保护的扇出空腔
CN109904079A (zh) * 2019-01-30 2019-06-18 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN109935521A (zh) * 2019-01-30 2019-06-25 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN109904079B (zh) * 2019-01-30 2022-03-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN109935521B (zh) * 2019-01-30 2022-03-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及芯片封装结构
CN112366198A (zh) * 2020-09-02 2021-02-12 珠海越亚半导体股份有限公司 一种实现多面互连的连接器及其制造方法

Also Published As

Publication number Publication date
CN105470144B (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
CN105470144A (zh) 无核心层封装基板与其制造方法
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
US10490478B2 (en) Chip packaging and composite system board
CN102130071B (zh) 芯片封装体及其形成方法
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
CN104254917A (zh) 用于半导体封装的多层基底
US20180130727A1 (en) Fabrication method of electronic package
CN103904050A (zh) 封装基板、封装基板制作方法及封装结构
CN104602446A (zh) 基板结构及其制作方法
US9585257B2 (en) Method of forming a glass interposer with thermal vias
US10483194B2 (en) Interposer substrate and method of fabricating the same
CN105405775A (zh) 封装结构的制法
US20130313122A1 (en) Method For Fabricating Conductive Structures of Substrate
CN105489580B (zh) 半导体衬底及半导体封装结构
US10957614B2 (en) Heat dissipation substrate and fabricating method thereof
CN104766832A (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
KR20220025728A (ko) 칩 재배선 구조 및 그 제조 방법
CN213483740U (zh) 具有电互连桥的封装体器件
TWI574597B (zh) 無核心層封裝基板與其製造方法
TWI551207B (zh) 基板結構及其製法
US20120175044A1 (en) Manufacturing method of thermal conductivity substrate
CN105321894A (zh) 半导体封装件及其制法
US9601405B2 (en) Semiconductor package with an enhanced thermal pad
CN104218015A (zh) 封装结构及其制作方法
CN218514576U (zh) 电路板以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant