CN112366198A - 一种实现多面互连的连接器及其制造方法 - Google Patents

一种实现多面互连的连接器及其制造方法 Download PDF

Info

Publication number
CN112366198A
CN112366198A CN202010911278.XA CN202010911278A CN112366198A CN 112366198 A CN112366198 A CN 112366198A CN 202010911278 A CN202010911278 A CN 202010911278A CN 112366198 A CN112366198 A CN 112366198A
Authority
CN
China
Prior art keywords
layer
copper
circuit
dielectric
copper pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010911278.XA
Other languages
English (en)
Other versions
CN112366198B (zh
Inventor
陈先明
冯磊
黄本霞
洪业杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010911278.XA priority Critical patent/CN112366198B/zh
Publication of CN112366198A publication Critical patent/CN112366198A/zh
Priority to KR1020210099054A priority patent/KR102595247B1/ko
Application granted granted Critical
Publication of CN112366198B publication Critical patent/CN112366198B/zh
Priority to JP2021133180A priority patent/JP7266073B2/ja
Priority to TW110130984A priority patent/TWI772158B/zh
Priority to US17/463,736 priority patent/US11682621B2/en
Priority to US18/143,170 priority patent/US20230275023A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本发明公开了一种实现多面互连的连接器，其特征在于，所述连接器包括：在第一线路层和第二线路层之间的第一介电层；在所述第一介电层中连接所述第一线路层和所述第二线路层的第一铜柱层；在所述第一线路层上的第二介电层；在所述第二介电层上的第三线路层；以及连接所述第三线路层的竖直的第二铜柱层，其中在所述第二介电层中形成有开口以暴露出所述第一线路层，并且所述第二铜柱层暴露出朝向所述第一介电层和所述第二介电层的侧端面的侧面。

Description

一种实现多面互连的连接器及其制造方法
技术领域
本发明涉及电子器件封装结构，具体涉及在半导体封装中起连接作用的多面互连的连接器结构及其制造方法。
背景技术
随着工业的发展，人们对于消费电子在增加越加多样功能的同时，还追求更加轻、薄、小，这就要求电子产品的封装更加密集，单个封装体更薄更小，减薄减小尺寸，这对于工艺和设备已经构成了极大的挑战。但是，并列的不同封装体通常高低不同，所以对于并列器件和封装体还有进一步缩减的空间，实现不同的器件及封装体间的侧面电连接将为封装空间利用率提供一种解决方案。
增加封装体密度目前常用的方式是实现3D堆叠互连，如芯片堆叠后用多层打线的方式连接，或者用硅通孔TSV(Through Silicon Via)实现多芯片立体互连，还有利用载板将封装后的芯片与PCB板连接等。这些都是在“Z”方向上下连接导通，而在“X”方向和“Y”方向，目前只有自己本身内部有电连接，尚未实现不同的器件及封装体间的载板电连接。
要在“X”和“Y”方向上实现不同器件之间的电连接，目前只能通过打线来实现，但打线的距离长，电的传输路径长，成本高，而且打线必须拉出一定的弧度，这无疑占用的大量的可利用空间。
侧面导通可以直接实现相邻器件之间的“面对面”或“背靠背”形式的电连接，有效缩短传输距离，空间利用率高。实现侧面端子的暴露方式通常使用机械切割的方式，但是面板级机械切割的切割精度是百微米级，普遍不高。即使使用晶圆级切割设备，因不能跳刀，切割后变成单颗产品，不能完成后续的工艺，例如侧壁和表面的保护层的制作。另外，所有的电子行业的切割都会避免直接对金属的切割动作，主要原因是切割过程中金属的过热和延展以及金属的切割碎屑无法避免和去除，而切割过程中产生的局部过热会导致绝缘材料变性和碳化，并且在变性的同时金属的延展和切割碎屑的绝大部分会嵌入熔融的绝缘材料内部，在微米级距离范围内嵌入金属颗粒会直接使产品短路失效。此外，切割刀片常用的是高速钢、硬质合金材料、金刚石等，这些用于切割铜质金属，对刀片的磨损巨大，磨损量接近传统非金属材质的10倍，显著增加了加工成本。
因此，现有的增加封装体密度的技术存在以下缺点：
1.只能采用“Z”方向上的堆叠，空间利用率低；
2.只能用打线的方式实现”X”和“Y”方向上的电连接，成本高，电信号的传输路径长，同时空间利用率低；
3.用切割的方法实现侧面的端口暴露，切割金属对切割刀的磨损大，加工成本高；加工过程中产生的高热会使绝缘材料变性和碳化，同时金属延展和切削碎屑嵌入熔融的绝缘材料会使产品短路失效；而且会在金属表面产生切割痕迹，表面的粗糙度是百微米至毫米级，显著大于蚀刻表面的粗糙度。
因此，目前迫切需要一种能够实现多面互连的连接器及其制造方法，以实现不同的器件不仅能够在上下两面导通连接，而且还可以实现侧面电连接，从而提高空间利用率，缩短电传输路径，并且避免因机械切割导致的问题。
发明内容
本发明的实施方案意图解决上述技术问题，为此提供一种实现多面互连的连接器及其制造方法。本发明通过蚀刻方式实现金属侧面暴露来实现多面互连，从而提高空间利用率，缩短电传输路径，并且避免因机械切割导致的问题。
本发明涉及一种实现多面互连的连接器，包括：在第一线路层和第二线路层之间的第一介电层；在所述第一介电层中连接所述第一线路层和所述第二线路层的第一铜柱层；在所述第一线路层上的第二介电层；在所述第二介电层上的第三线路层；以及连接所述第三线路层的竖直的第二铜柱层，其中在所述第二介电层中形成有开口以暴露出所述第一线路层，并且所述第二铜柱层暴露出朝向所述第一介电层和所述第二介电层的侧端面的侧面。
在一些实施方案中，所述第二铜柱层暴露的侧面低于所述第一介电层和所述第二介电层的侧端面13-30微米，这个高度差可以防止在封装焊接中焊料造成的短路；若是直插式连接，也可以作为弹片的高度，以防止连接错位和脱落。
在一些实施方案中，在所述第二线路层的下方还形成有第三介电层和在第三介电层下方的第四线路层，并且在所述第三介电层中形成有开口以暴露出所述第二线路层，由此可以实现上下面器件堆叠互连和侧面电连接。
在一些实施方案中，在所述第三介电层中形成有连接所述第二线路层和所述第四线路层的第三铜柱层。
在一些实施方案中，在所述第二线路层和所述第三线路层上形成有阻焊层，或者在第二线路层和第四线路层上形成有阻焊层。
在一些实施方案中，第一、第二和第三介电层通过层压绝缘材料形成，所述绝缘材料包括苯并环丁烯树脂、聚苯醚、聚酰亚胺或环氧树脂。
本发明的另一方面涉及一种实现多面互连的连接器的制造方法，包括以下步骤：
a)准备双面覆铜的临时承载板；
b)在所述临时承载板的表面上形成第一铜柱层和牺牲铜柱层；
c)在牺牲铜柱层的侧面上施加蚀刻阻挡层并电镀形成第二铜柱层；
d)层压绝缘材料形成第一介电层；
e)在第一介电层上形成第一线路层；
f)在第一线路层上沿高度方向延伸第二铜柱层和牺牲铜柱层并且在第一线路层上形成牺牲铜层；
g)在第一线路层上层压绝缘材料形成第二介电层；
h)移除临时承载板；
i)在第一介电层和第二介电层上同时形成第二线路层和第三线路层；
j)蚀刻掉所述牺牲铜层和所述牺牲铜柱层。
优选地，所述临时承载板包括两面都有压覆的双层铜箔的临时承载板。
在一些实施方案中，步骤b包括：
在临时承载板上施加蚀刻阻挡层；
在蚀刻阻挡层上施加第一光刻胶层；
图案化第一光刻胶层形成第一图案；
在第一图案中电镀形成第一铜柱层和牺牲铜柱层；
移除第一光刻胶层。
在一些实施方案中，步骤c包括：
在第一铜柱层和牺牲铜柱层上施加第二光刻胶层；
图案化第二光刻胶层以形成暴露出所述牺牲铜柱层两侧的第二图案；
在所述牺牲铜柱层的两侧施加蚀刻阻挡层；
在所述蚀刻阻挡层上电镀形成第二铜柱层；
移除所述第二光刻胶层。
在一些实施方案中，步骤d包括：
在第一铜柱层、第二铜柱层和牺牲铜柱层上层压绝缘材料以形成第一介电层；
减薄第一介电层以暴露出第一铜柱层、第二铜柱层和牺牲铜柱层。
在一些实施方案中，步骤e包括：
在第一介电层上施加第一种子层；
在第一种子层上施加第三光刻胶层；
图案化第三光刻胶层形成第三图案；
在第三图案中电镀铜形成第一线路层；
移除第三光刻胶层。
在一些实施方案中，步骤f包括：
在高度方向上延伸第二铜柱层；
在第一线路层和第二铜柱层上施加第四光刻胶层；
图案化第四光刻胶层形成第四图案以暴露出第一线路层和第二铜柱层的侧面；
在第一线路层上和第二铜柱层的侧面上镀覆蚀刻阻挡层；
在蚀刻阻挡层上电镀铜形成在第一线路层上的牺牲铜层并且在高度方向上延伸牺牲铜柱层；
移除第四光刻胶层。
在一些实施方案中，步骤g包括：
在第一线路层、第二铜柱层、牺牲铜层和牺牲铜柱层上层压绝缘材料以形成第二介电层；
减薄第二介电层以暴露出第二铜柱层、牺牲铜层和牺牲铜柱层。
在一些实施方案中，步骤i包括：
在第二介质层上施加保护膜；
蚀刻第一介质层上的蚀刻阻挡层；
移除保护膜；
在第一介质层和第二介质层上施加第二种子层；
在第二种子层上施加第五光刻胶层；
图案化第五光刻胶层形成第五图案；
在第五图案中电镀铜形成在第一介质层上的第二线路层和在第二介质层上的第三线路层；
移除第五光刻胶层。
在一些实施方案中，步骤j包括：
在第二线路层和第三线路层上形成阻焊层；
在阻焊层上施加保护膜；
蚀刻牺牲铜层和牺牲铜柱层；
移除保护膜。
优选地，还包括在暴露的金属表面上进行表面金属处理形成保护层。
在一些实施方案中，在步骤i和j之间还包括以下步骤：
在高度方向上延伸第二铜柱层；
在第二线路层上形成牺牲铜层和在高度方向上延伸的牺牲铜柱层；
在第二线路层上层压第三介电层；
在第三介电层中形成第三铜柱层和第四线路层，使得第二线路层和第四线路层通过第三铜柱层连通。
在一些实施方案中，步骤j还包括：
在第三线路层和第四线路层上形成阻焊层；
在阻焊层上施加保护膜；
蚀刻牺牲铜层和牺牲铜柱层；
移除保护膜。
附图说明
为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1(a)～1(c)示出根据本发明一个实施方案的实现多面互连的连接器的示意图。
图1(d)～1(e)示出根据本发明另一实施方案的实现多面互连的连接器的示意图。
图2(a)～(w)示出本发明的实现多面互连的连接器的制造方法的各个步骤的中间结构的截面示意图。
具体实施方式
参照图1(a)，示出实现多面互连的连接器100的截面图。连接器100 包括：在第一线路层110和第二线路层112之间的第一介电层101；在第一介电层101中连接第一线路层110和第二线路层112的第一铜柱层120；在第一线路层110上的第二介电层102；在第二介电层102上的第三线路层114；以及连接第三线路层114的竖直的第二铜柱层122，在第二介电层102中形成有开口以暴露出第一线路层110，并且第二铜柱层122朝向第一介电层101 和第二介电层102的侧端面的侧面暴露。在第二线路层112和第三线路层114 上形成有阻焊层170。连接器100可通过侧端面暴露的第二铜柱层122进行侧面电连接，阻焊层170上的开窗可连接PCB板，第一线路层110上的暴露表面可以贴装芯片或器件，从而实现在上下两面和侧面上的多面互连。
图1(b)是图1(a)的侧视图，示出用于侧面电连接的第二铜柱层122 在连接器100的侧端面上的暴露侧面。
图1(c)是沿图1(b)的线B-B’的截面图。第二铜柱层122暴露的侧面152比连接器100的介电层的侧端面150低，优选低约13-30微米。这个高度差可以防止在封装焊接中焊料造成的短路；若是直插式连接，也可以作为弹片的高度，以防止连接错位和脱落。
图1(d)示出实现多面互连的连接器200的截面图。连接器200与连接器100类似，只是在第二线路层112的下方还形成有第三介电层103和在第三介电层103下方的第四线路层116，并且在第三介电层中103形成有开口以暴露出第二线路层112。在第三介电层103中形成有连接第二线路层和第四线路层的第三铜柱层124。在第二线路层112和第四线路层116上形成有阻焊层170。通过在第一线路层110和第二线路层112表面上贴装器件，在第二铜柱层122的侧面进行侧面电连接，以及通过阻焊层170的开窗连接 PCB板，可以实现上下面器件堆叠互连和侧面电连接。
图1(e)示出图1(d)的侧视图。第二铜柱层122贯穿通过第一、第二和第三介质层101、102、103，与第三线路层114电连接。
第一、第二和第三介电层101、102、103通过层压绝缘材料形成，所述绝缘材料包括苯并环丁烯树脂、聚苯醚、聚酰亚胺或环氧树脂。
图2(a)～(z)示出本发明的实现多面互连的连接器的制造方法的各个步骤的中间结构的截面示意图。
如图2(a)所示，准备临时承载板130，其可以是铜金属表面的刚性板，例如一定厚度的铜板或覆铜板，优选两面都有压覆的双层铜箔的有机板，例如上下表面都有压覆的双层铜箔(铜箔厚度为3微米/18微米，18微米厚的铜箔靠近承载板的内部，3微米厚铜箔暴露在临时承载板的外表面)的环氧树脂板，其表面的双层铜箔之间无间隙、无结合力，只是通过物理压覆在一起。这种覆铜板成本低，可以从临时承载板的上/下表面同时增层，产能提高一倍，而且板更轻，更易分板，便于制程作业。
以下制程均为从临时承载板两面同时增层，并且两面的设计相同，附图中对于两面中相同的要素不再重复标示。
如图2(b)所示，在临时承载板130的两面上施加蚀刻阻挡层132。蚀刻阻挡层是指不能被铜蚀刻剂蚀刻，但是可被其它蚀刻剂蚀刻的材料，通常包括镍、钛、锡、金，镍铜，钛铜，镍金等。作为一个具体实施例，蚀刻阻挡层可以是镍铜，其中镍层厚度为约3～10微米，铜层厚度为约10～20微米。
如图2(c)所示，在蚀刻阻挡层132上施加第一光刻胶层161，对其图案化形成暴露出铜柱位置的第一图案。
接着，如图2(d)所示，在第一图案中电镀铜，形成第一铜柱层120和牺牲铜柱层126，然后剥除第一光刻胶层161。其中，第一铜柱层120在最终产品中用作层间导通的通孔柱层，而牺牲铜柱层126则将会被蚀刻掉。光刻胶层可以使用感光干膜，通过退膜剂可以很容易地移除光刻胶层。第一光刻胶层161被移除后，暴露出第一铜柱层120和牺牲铜柱层126的所有侧面。
如图2(e)所示，在第一铜柱层120和牺牲铜柱层126上施加第二光刻胶层162，图案化第二光刻胶层162形成第二图案以暴露出牺牲铜柱层126 两侧以及用于侧面导通的第二铜柱层122，并且牺牲铜柱层126的顶面也被第二光刻胶层162覆盖，在牺牲铜柱层126的两侧施加蚀刻阻挡层132(厚度约5～20微米)，在蚀刻阻挡层103上电镀形成第二铜柱层122。
如图2(f)所示，左图是从右图的线A-A'剖开的截面图，左图示出移除第二光刻胶层162之后的截面图；右图示出左图中间圆圈区域的放大俯视图。可见在第二铜柱层122与牺牲铜柱层126之间形成有蚀刻阻挡层132，因此可以在蚀刻牺牲铜柱层126时防止第二铜柱层122也被蚀刻。
如图2(g)所示，在临时承载板130的表面上层压填充绝缘材料，绝缘材料包括苯并环丁烯树脂(BCB)、聚苯醚(PPO)、聚酰亚胺(PI)或环氧树脂(PP)等；将固化后的绝缘材料进行减薄以暴露出各个铜柱层的顶面，由此形成第一介电层101，第一介电层101的厚度为约20～150微米。减薄可以采用机械研磨方式或气体蚀刻方式，作为一个具体实施例，可以采用陶瓷刷研磨减薄的方式。
如图2(h)所示，在第一介电层101上形成第一种子层140。通常采用物理溅射的方式施加种子层。金属种子层通常包括钛、镍、钒、铜、铝、钨、铬、银、金及其合金中的至少一种。作为一个具体实施例，可以使用钛铜作为第一种子层101。
如图2(i)所示，在第一种子层140上形成第一线路层110。具体可以包括以下子步骤：在第一种子层140上施加第三光刻胶层(未示出)；图案化第三光刻胶层形成第三图案；在第三图案中电镀铜形成第一线路层110；移除第三光刻胶层。
如图2(j)所示，在第一线路层110上的第二铜柱层122的位置处在高度方向上延伸第二铜柱层122。第二铜柱层122的延伸可以采用光刻填铜工艺制作。
如图2(k)所示，在第二铜柱层122上施加第四光刻胶层164，图案化第四光刻胶层164形成第四图案，其中光刻胶层164将第二铜柱层122的顶面和外侧面覆盖，并暴露出第一线路层110和牺牲铜柱层126的顶面。
如图2(l)所示，在第一线路层110的表面和第二铜柱层122的侧面上电镀蚀刻阻挡层132，随后在第四图案中电镀铜，从而在第一线路层110上镀覆形成牺牲铜层128并且在高度方向上填充延伸了牺牲铜柱层126，使得牺牲铜柱层126顶面与第二铜柱层122的顶面基本齐平。蚀刻阻挡层132通常包括镍、钛、锡、金，镍铜，钛铜，镍金等，例如可以是镍铜，其中镍层厚度为约3～10微米，铜层厚度为约10～20微米。
如图2(m)所示，示出移除了第四光刻胶层164和暴露的第一种子层 101之后的截面图和俯视图。右图是结构的俯视图，左图是右图沿线A-A'的截面图。
如图2(n)所示，在图2(m)所示的结构上层压填充绝缘材料，绝缘材料包括苯并环丁烯树脂(BCB)、聚苯醚(PPO)、聚酰亚胺(PI)或环氧树脂(PP)等；将固化后的绝缘材料进行减薄以暴露出各个铜柱层的顶面，由此形成第二介电层102，第二介电层102的厚度为约30～200微米。减薄可以采用机械研磨方式或等离子体气体蚀刻方式，作为一个具体实施例，可以采用陶瓷刷研磨减薄的方式。
如图2(o)所示，进行分板操作，移除临时承载板130，使得承载板的两面成为两个相同的连接器结构100a和100b。当使用双面覆压双层铜箔的临时承载板时，可以通过简单分离双层铜箔来移除临时承载板130。后续制程均以一面上的结构100a为例示出。
如图2(p)所示，在第二介质层102的暴露的金属表面上贴附保护膜190，以防止蚀刻剂损伤第二介质层102的金属表面。保护膜190可以是抗蚀刻胶带或正面曝光后的光刻胶等。接着，蚀刻移除蚀刻阻挡层132。
如图2(q)所示，以类似于图2(h)和2(i)的方式在第一介质层101 和第二介质层102的外表面上形成第二线路层112和第三线路层114，其中第二线路层112和第一线路层110可通过第一铜柱层120导通连接，第三线路层114可以与第二铜柱层126导通连接。
如图2(r)所示，在第二线路层112和第三线路层114上施加阻焊层170，可以通过表面丝网印刷或表面贴装阻焊材料，例如AUS308或AUS410等，但不限上述材料。还可以在阻焊层170上通过施加光刻胶进行曝光和显影，在阻焊层170上开出特定的阻焊开窗172，用于连接器100在上下两面进行电连接。
如图2(s)所示，在第二线路层112和第三线路层114上的阻焊层170 上贴附保护膜190；然后蚀刻牺牲铜柱层126和第一线路层110上的牺牲铜层128，牺牲铜柱层126被蚀刻后形成分隔两个连接器单元的槽孔195，这两个单元可以相同也可以不同，同时暴露出第二铜柱层122的一个侧面上的蚀刻阻挡层132；而牺牲铜层128被蚀刻后，在第一线路层110上形成开口197，暴露出第一线路层110上的蚀刻阻挡层132。
通过蚀刻牺牲铜柱层126形成的槽孔的宽度约为80微米，而常规规格的铣刀的宽度为约0.8mm，即使封装工艺中切割用刀片的常用厚度也有约 0.15～0.2mm。显然，利用蚀刻方法可以节约面板宽度，有效增加面板单元排布数量。
如图2(t)所示，移除保护膜，并且进一步移除暴露的蚀刻阻挡层132，以暴露出第一线路层110和第二铜柱层122的金属表面。
如图2(u)所示，在暴露的金属表面上进行表面处理，形成保护层196。保护层196可以是棕化铜面、OSP(有机保焊膜)、NiAu、镍钯金中的任意一种，但不限于此。
如图2(v)所示，示出最终面板的俯视图。在蚀刻掉牺牲铜柱层126后，形成贯通的槽孔195，整片面板由切割道198内的绝缘材料连接和支撑。在完成最终的表面处理工序后，沿切割道切割面板后形成单颗连接器单元，切割可以使用旋转锯片或其它切割技术例如激光器来实现。
图2(w)示出根据本发明的一个实施方案的连接器单元的实际应用示例。例如，阻焊开窗172位置可以通过打线或焊球的方式与PCB板184或其它封装体连接；第一线路层110的暴露表面可以通过表面贴装的方式焊接器件 180，例如芯片、电容、电阻等；而侧面导通的第二铜柱层122可以通过直插式或银浆焊接塑封与其它模组182直接侧向连接，例如LCD/Display模组等，从而有效缩短线路传输距离，提升空间利用率，实现除了上下两面外还能够实现侧面电连接。
本领域技术人员将会认识到，本发明不限于上下文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (20)

1.一种实现多面互连的连接器，其特征在于，所述连接器包括：
在第一线路层和第二线路层之间的第一介电层；在所述第一介电层中连接所述第一线路层和所述第二线路层的第一铜柱层；在所述第一线路层上的第二介电层；在所述第二介电层上的第三线路层；以及连接所述第三线路层的竖直的第二铜柱层，
其中在所述第二介电层中形成有开口以暴露出所述第一线路层，并且所述第二铜柱层暴露出朝向所述第一介电层和所述第二介电层的侧端面的侧面。
2.如权利要求1所述的实现多面互连的连接器，其中所述第二铜柱层暴露的侧面低于所述第一介电层和所述第二介电层的侧端面13-30微米。
3.如权利要求1所述的实现多面互连的连接器，其中在所述第二线路层的下方还形成有第三介电层和在第三介电层下方的第四线路层，并且在所述第三介电层中形成有开口以暴露出所述第二线路层。
4.如权利要求1所述的实现多面互连的连接器，其中在所述第二线路层和所述第三线路层上形成有阻焊层。
5.如权利要求3所述的实现多面互连的连接器，其中在所述第二线路层和所述第四线路层上形成有阻焊层。
6.如权利要求1所述的实现多面互连的连接器，其中所述第一介电层和所述第二介电层包括苯并环丁烯树脂、聚苯醚、聚酰亚胺或环氧树脂。
7.如权利要求3所述的实现多面互连的连接器，其中所述第三介电层包括苯并环丁烯树脂、聚苯醚、聚酰亚胺或环氧树脂。
8.一种实现多面互连的连接器的制造方法，包括以下步骤：
a)准备双面覆铜的临时承载板；
b)在所述临时承载板的表面上形成第一铜柱层和牺牲铜柱层；
c)在牺牲铜柱层的侧面上施加蚀刻阻挡层并电镀形成第二铜柱层；
d)层压绝缘材料形成第一介电层；
e)在第一介电层上形成第一线路层；
f)在第一线路层上沿高度方向延伸第二铜柱层和牺牲铜柱层并且在第一线路层上形成牺牲铜层；
g)在第一线路层上层压绝缘材料形成第二介电层；
h)移除临时承载板；
i)在第一介电层和第二介电层上同时形成第二线路层和第三线路层；
j)蚀刻掉所述牺牲铜层和所述牺牲铜柱层。
9.根据权利要求8所述的方法，其中所述临时承载板包括两面都有压覆的双层铜箔的临时承载板。
10.根据权利要求8所述的方法，其中步骤b包括：
在临时承载板上施加蚀刻阻挡层；
在蚀刻阻挡层上施加第一光刻胶层；
图案化第一光刻胶层形成第一图案；
在第一图案中电镀形成第一铜柱层和牺牲铜柱层；
移除第一光刻胶层。
11.根据权利要求8所述的方法，其中步骤c包括：
在第一铜柱层和牺牲铜柱层上施加第二光刻胶层；
图案化第二光刻胶层以形成暴露出所述牺牲铜柱层两侧的第二图案；
在所述牺牲铜柱层的两侧施加蚀刻阻挡层；
在所述蚀刻阻挡层上电镀形成第二铜柱层；
移除所述第二光刻胶层。
12.根据权利要求8所述的方法，其中步骤d包括：
在第一铜柱层、第二铜柱层和牺牲铜柱层上层压绝缘材料以形成第一介电层；
减薄第一介电层以暴露出第一铜柱层、第二铜柱层和牺牲铜柱层。
13.根据权利要求8所述的方法，其中步骤e包括：
在第一介电层上施加第一种子层；
在第一种子层上施加第三光刻胶层；
图案化第三光刻胶层形成第三图案；
在第三图案中电镀铜形成第一线路层；
移除第三光刻胶层。
14.根据权利要求8所述的方法，其中步骤f包括：
在高度方向上延伸第二铜柱层；
在第一线路层和第二铜柱层上施加第四光刻胶层；
图案化第四光刻胶层形成第四图案以暴露出第一线路层和第二铜柱层的侧面；
在第一线路层上和第二铜柱层的侧面上镀覆蚀刻阻挡层；
在蚀刻阻挡层上电镀铜形成在第一线路层上的牺牲铜层并且在高度方向上延伸牺牲铜柱层；
移除第四光刻胶层。
15.根据权利要求8所述的方法，其中步骤g包括：
在第一线路层、第二铜柱层、牺牲铜层和牺牲铜柱层上层压绝缘材料以形成第二介电层；
减薄第二介电层以暴露出第二铜柱层、牺牲铜层和牺牲铜柱层。
16.根据权利要求8所述的方法，其中步骤i包括：
在第二介质层上施加保护膜；
蚀刻第一介质层上的蚀刻阻挡层；
移除保护膜；
在第一介质层和第二介质层上施加第二种子层；
在第二种子层上施加第五光刻胶层；
图案化第五光刻胶层形成第五图案；
在第五图案中电镀铜形成在第一介质层上的第二线路层和在第二介质层上的第三线路层；
移除第五光刻胶层。
17.根据权利要求8所述的方法，其中步骤j包括：
在第二线路层和第三线路层上形成阻焊层；
在阻焊层上施加保护膜；
蚀刻牺牲铜层和牺牲铜柱层；
移除保护膜。
18.根据权利要求17所述的方法，还包括在暴露的金属表面上进行表面金属处理形成保护层。
19.根据权利要求8所述的方法，其中在步骤i和j之间还包括以下步骤：
在高度方向上延伸第二铜柱层；
在第二线路层上形成牺牲铜层和在高度方向上延伸的牺牲铜柱层；
在第二线路层上层压第三介电层；
在第三介电层中形成第三铜柱层和第四线路层，使得第二线路层和第四线路层通过第三铜柱层连通。
20.根据权利要求19所述的方法，其中步骤j还包括：
在第三线路层和第四线路层上形成阻焊层；
在阻焊层上施加保护膜；
蚀刻牺牲铜层和牺牲铜柱层；
移除保护膜。
CN202010911278.XA 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法 Active CN112366198B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010911278.XA CN112366198B (zh) 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法
KR1020210099054A KR102595247B1 (ko) 2020-09-02 2021-07-28 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법
JP2021133180A JP7266073B2 (ja) 2020-09-02 2021-08-18 多面的な相互接続を実現するコネクタおよびその製造方法
TW110130984A TWI772158B (zh) 2020-09-02 2021-08-20 一種實現多面互連的連接器及其製造方法
US17/463,736 US11682621B2 (en) 2020-09-02 2021-09-01 Connector for implementing multi-faceted interconnection
US18/143,170 US20230275023A1 (en) 2020-09-02 2023-05-04 Connector for implementing multi-faceted interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010911278.XA CN112366198B (zh) 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法

Publications (2)

Publication Number Publication Date
CN112366198A true CN112366198A (zh) 2021-02-12
CN112366198B CN112366198B (zh) 2021-08-10

Family

ID=74516451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010911278.XA Active CN112366198B (zh) 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法

Country Status (5)

Country Link
US (2) US11682621B2 (zh)
JP (1) JP7266073B2 (zh)
KR (1) KR102595247B1 (zh)
CN (1) CN112366198B (zh)
TW (1) TWI772158B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220281009A1 (en) * 2021-03-02 2022-09-08 Palo Alto Research Center Incorporated Build plates for additive manufacturing systems and methods of using the same
US11738393B2 (en) 2021-03-02 2023-08-29 Xerox Corporation Build plates for additive manufacturing systems and methods for the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN103674399A (zh) * 2013-12-25 2014-03-26 北京必创科技有限公司 一种应力分散mems塑封压力传感器及其制备方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN208923192U (zh) * 2018-08-30 2019-05-31 深圳市聚飞光电股份有限公司 一种引线框架、支架、发光器件及发光装置
US20200194437A1 (en) * 2016-12-02 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299529A (ja) * 1992-04-21 1993-11-12 Ibiden Co Ltd リードレスチップキャリア
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板
JP2001326441A (ja) * 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
CN103635036A (zh) * 2012-08-22 2014-03-12 富葵精密组件(深圳)有限公司 柔性多层电路板及其制作方法
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN103674399A (zh) * 2013-12-25 2014-03-26 北京必创科技有限公司 一种应力分散mems塑封压力传感器及其制备方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
US20200194437A1 (en) * 2016-12-02 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN208923192U (zh) * 2018-08-30 2019-05-31 深圳市聚飞光电股份有限公司 一种引线框架、支架、发光器件及发光装置

Also Published As

Publication number Publication date
KR20220030164A (ko) 2022-03-10
US20230275023A1 (en) 2023-08-31
JP7266073B2 (ja) 2023-04-27
JP2022042482A (ja) 2022-03-14
KR102595247B1 (ko) 2023-10-30
US11682621B2 (en) 2023-06-20
TW202211414A (zh) 2022-03-16
CN112366198B (zh) 2021-08-10
US20220068825A1 (en) 2022-03-03
TWI772158B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
US20230275023A1 (en) Connector for implementing multi-faceted interconnection
JP2005209689A (ja) 半導体装置及びその製造方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2000216330A (ja) 積層型半導体装置およびその製造方法
CN111684585A (zh) 半导体装置的制造方法
JP2004311849A (ja) 配線基板およびその製造方法
JP5313854B2 (ja) 配線基板及び半導体装置
KR101156917B1 (ko) 반도체 패키지 기판 및 그 제조방법
CN111656516B (zh) 电子部件封装及其制造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
JP4549695B2 (ja) 配線基板の製造方法
CN111385971B (zh) 电路基板及其制造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
JP4260672B2 (ja) 半導体装置の製造方法及び中継基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP2004119472A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2019153668A (ja) 回路基板及びその製造方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI527164B (zh) 封裝基板之製造方法
JP2005072064A (ja) 配線基板およびその製造方法
JP2022080677A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant