TWI772158B - 一種實現多面互連的連接器及其製造方法 - Google Patents

一種實現多面互連的連接器及其製造方法 Download PDF

Info

Publication number
TWI772158B
TWI772158B TW110130984A TW110130984A TWI772158B TW I772158 B TWI772158 B TW I772158B TW 110130984 A TW110130984 A TW 110130984A TW 110130984 A TW110130984 A TW 110130984A TW I772158 B TWI772158 B TW I772158B
Authority
TW
Taiwan
Prior art keywords
layer
copper pillar
copper
dielectric layer
dielectric
Prior art date
Application number
TW110130984A
Other languages
English (en)
Other versions
TW202211414A (zh
Inventor
陳先明
馮磊
黃本霞
洪業杰
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202211414A publication Critical patent/TW202211414A/zh
Application granted granted Critical
Publication of TWI772158B publication Critical patent/TWI772158B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明公開了一種實現多面互連的連接器，其特徵在於，所述連接器包括：在第一線路層和第二線路層之間的第一介電層；在所述第一介電層中連接所述第一線路層和所述第二線路層的第一銅柱層；在所述第一線路層上的第二介電層；在所述第二介電層上的第三線路層；以及連接所述第三線路層的豎直的第二銅柱層，其中在所述第二介電層中形成有開口以暴露出所述第一線路層，並且所述第二銅柱層暴露出背向所述第一介電層和所述第二介電層的側端面的側面。

Description

一種實現多面互連的連接器及其製造方法
本發明涉及電子器件封裝結構，具體涉及在半導體封裝中起連接作用的多面互連的連接器結構及其製造方法。
隨著工業的發展，人們對於消費電子在增加越加多樣功能的同時，還追求更加輕、薄、小，這就要求電子產品的封裝更加密集，單個封裝體更薄更小，減薄減小尺寸，這對於工藝和設備已經構成了極大的挑戰。但是，並列的不同封裝體通常高低不同，所以對於並列器件和封裝體還有進一步縮減的空間，實現不同的器件及封裝體間的側面電連接將為封裝空間利用率提供一種解決方案。
增加封裝體密度目前常用的方式是實現3D堆疊互連，如晶片堆疊後用多層打線的方式連接，或者用矽通孔TSV(Through Silicon Via)實現多晶片立體互連，還有利用載板將封裝後的晶片與PCB板連接等。這些都是在“Z”方向上下連接導通，而在“X”方向和“Y”方向，目前只有自己本身內部有電連接，尚未實現不同的器件及封裝體間的載板電連接。
要在“X”和“Y”方向上實現不同器件之間的電連接，目前只能通過打線來實現，但打線的距離長，電的傳輸路徑長，成本高，而且打線必須拉出一定的弧度，這無疑佔用的大量的可利用空間。
側面導通可以直接實現相鄰器件之間的“面對面”或“背 靠背”形式的電連接，有效縮短傳輸距離，空間利用率高。實現側面端子的暴露方式通常使用機械切割的方式，但是面板級機械切割的切割精度是百微米級，普遍不高。即使使用晶圓級切割設備，因不能跳刀，切割後變成單顆產品，不能完成後續的工藝，例如側壁和表面的保護層的製作。另外，所有的電子行業的切割都會避免直接對金屬的切割動作，主要原因是切割過程中金屬的過熱和延展以及金屬的切割碎屑無法避免和去除，而切割過程中產生的局部過熱會導致絕緣材料變性和碳化，並且在變性的同時金屬的延展和切割碎屑的絕大部分會嵌入熔融的絕緣材料內部，在微米級距離範圍內嵌入金屬顆粒會直接使產品短路失效。此外，切割刀片常用的是高速鋼、硬質合金材料、金剛石等，這些用於切割銅質金屬，對刀片的磨損巨大，磨損量接近傳統非金屬材質的10倍，顯著增加了加工成本。
因此，現有的增加封裝體密度的技術存在以下缺點：
1.只能採用“Z”方向上的堆疊，空間利用率低；
2.只能用打線的方式實現”X”和“Y”方向上的電連接，成本高，電信號的傳輸路徑長，同時空間利用率低；
3.用切割的方法實現側面的端口暴露，切割金屬對切割刀的磨損大，加工成本高；加工過程中產生的高熱會使絕緣材料變性和碳化，同時金屬延展和切削碎屑嵌入熔融的絕緣材料會使產品短路失效；而且會在金屬表面產生切割痕跡，表面的粗糙度是百微米至毫米級，顯著大於蝕刻表面的粗糙度。
因此，目前迫切需要一種能夠實現多面互連的連接器及其製造方法，以實現不同的器件不僅能夠在上下兩面導通連接，而且還可以實 現側面電連接，從而提高空間利用率，縮短電傳輸路徑，並且避免因機械切割導致的問題。
本發明的實施方案意圖解決上述技術問題，為此提供一種實現多面互連的連接器及其製造方法。本發明通過蝕刻方式實現金屬側面暴露來實現多面互連，從而提高空間利用率，縮短電傳輸路徑，並且避免因機械切割導致的問題。
本發明涉及一種實現多面互連的連接器，包括：在第一線路層和第二線路層之間的第一介電層；在所述第一介電層中連接所述第一線路層和所述第二線路層的第一銅柱層；在所述第一線路層上的第二介電層；在所述第二介電層上的第三線路層；以及連接所述第三線路層的豎直的第二銅柱層，其中在所述第二介電層中形成有開口以暴露出所述第一線路層，並且所述第二銅柱層暴露出背向所述第一介電層和所述第二介電層的側端面的側面。
在一些實施方案中，所述第二銅柱層暴露的側面低於所述第一介電層和所述第二介電層的側端面13-30微米，這個高度差可以防止在封裝焊接中焊料造成的短路；若是直插式連接，也可以作為彈片的高度，以防止連接錯位和脫落。
在一些實施方案中，在所述第二線路層的下方還形成有第三介電層和在第三介電層下方的第四線路層，並且在所述第三介電層中形成有開口以暴露出所述第二線路層，由此可以實現上下面器件堆疊互連和側面電連接。
在一些實施方案中，在所述第三介電層中形成有連接所述第二線路層和所述第四線路層的第三銅柱層。
在一些實施方案中，在所述第二線路層和所述第三線路層上形成有阻焊層，或者在第二線路層和第四線路層上形成有阻焊層。
在一些實施方案中，第一、第二和第三介電層通過層壓絕緣材料形成，所述絕緣材料包括苯並環丁烯樹脂、聚苯醚、聚醯亞胺或環氧樹脂。
本發明的另一方面涉及一種實現多面互連的連接器的製造方法，包括以下步驟：
a)準備雙面覆銅的臨時承載板；
b)在所述臨時承載板的表面上形成第一銅柱層和犧牲銅柱層；
c)在犧牲銅柱層的側面上施加蝕刻阻擋層並電鍍形成第二銅柱層；
d)層壓絕緣材料形成第一介電層；
e)在第一介電層上形成第一線路層；
f)在第一線路層上沿高度方向延伸第二銅柱層和犧牲銅柱層並且在第一線路層上形成犧牲銅層；
g)在第一線路層上層壓絕緣材料形成第二介電層；
h)移除臨時承載板；
i)在第一介電層和第二介電層上同時形成第二線路層和第三線路層；
j)蝕刻掉所述犧牲銅層和所述犧牲銅柱層。
優選地，所述臨時承載板包括兩面都有壓覆的雙層銅箔的臨時承載板。
在一些實施方案中，步驟b包括：
在臨時承載板上施加蝕刻阻擋層；
在蝕刻阻擋層上施加第一光刻膠層；
圖案化第一光刻膠層形成第一圖案；
在第一圖案中電鍍形成第一銅柱層和犧牲銅柱層；
移除第一光刻膠層。
在一些實施方案中，步驟c包括：
在第一銅柱層和犧牲銅柱層上施加第二光刻膠層；
圖案化第二光刻膠層以形成暴露出所述犧牲銅柱層兩側的第二圖案；
在所述犧牲銅柱層的兩側施加蝕刻阻擋層；
在所述蝕刻阻擋層上電鍍形成第二銅柱層；
移除所述第二光刻膠層。
在一些實施方案中，步驟d包括：
在第一銅柱層、第二銅柱層和犧牲銅柱層上層壓絕緣材料以形成第一介電層；
減薄第一介電層以暴露出第一銅柱層、第二銅柱層和犧牲銅柱層。
在一些實施方案中，步驟e包括：
在第一介電層上施加第一種子層；
在第一種子層上施加第三光刻膠層；
圖案化第三光刻膠層形成第三圖案；
在第三圖案中電鍍銅形成第一線路層；
移除第三光刻膠層。
在一些實施方案中，步驟f包括：
在高度方向上延伸第二銅柱層；
在第一線路層和第二銅柱層上施加第四光刻膠層；
圖案化第四光刻膠層形成第四圖案以暴露出第一線路層和第二銅柱層的側面；
在第一線路層上和第二銅柱層的側面上鍍覆蝕刻阻擋層；
在蝕刻阻擋層上電鍍銅形成在第一線路層上的犧牲銅層並且在高度方向上延伸犧牲銅柱層；
移除第四光刻膠層。
在一些實施方案中，步驟g包括：
在第一線路層、第二銅柱層、犧牲銅層和犧牲銅柱層上層壓絕緣材料以形成第二介電層；
減薄第二介電層以暴露出第二銅柱層、犧牲銅層和犧牲銅柱層。
在一些實施方案中，步驟i包括：
在第二介電層上施加保護膜；
蝕刻第一介電層上的蝕刻阻擋層；
移除保護膜；
在第一介電層和第二介質層上施加第二種子層；
在第二種子層上施加第五光刻膠層；
圖案化第五光刻膠層形成第五圖案；
在第五圖案中電鍍銅形成在第一介電層上的第二線路層和在第二介電層上的第三線路層；
移除第五光刻膠層。
在一些實施方案中，步驟j包括：
在第二線路層和第三線路層上形成阻焊層；
在阻焊層上施加保護膜
蝕刻犧牲銅層和犧牲銅柱層；
移除保護膜。
優選地，還包括在暴露的金屬表面上進行表面金屬處理形成保護層。
在一些實施方案中，在步驟i和j之間還包括以下步驟：
在高度方向上延伸第二銅柱層；
在第二線路層上形成犧牲銅層和在高度方向上延伸的犧牲銅柱層；
在第二線路層上層壓第三介電層；
在第三介電層中形成第三銅柱層和第四線路層，使得第二線路層和第四線路層通過第三銅柱層連通。
在一些實施方案中，步驟j還包括：
在第三線路層和第四線路層上形成阻焊層；
在阻焊層上施加保護膜；
蝕刻犧牲銅層和犧牲銅柱層；
移除保護膜。
100:連接器
100a、100b:連接器結構
101:第一介電層
182:模組
184:PCB板
190:保護膜
195:槽孔
196:保護層
198:切割道
200:連接器
102:第二介電層
103:第三介電層
110:第一線路層
112:第二線路層
114:第三線路層
116:第四線路層
120:第一銅柱層
122:第二銅柱層
124:第三銅柱層
126:犧牲銅柱層
128:犧牲銅層
130:臨時承載板
132:蝕刻阻擋層
140:第一種子層
150:介電層的側端面
152:第二銅柱層暴露的側面
161:第一光刻膠層
162:第二光刻膠層
164:第四光刻膠層
170:阻焊層
172:阻焊開窗
180:器件
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照圖式。
具體參照圖式時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必須的詳細程度進行圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在圖式中：
圖1(a)~1(c)示出根據本發明一個實施方案的實現多面互連的連接器的示意圖。
圖1(d)~1(e)示出根據本發明另一實施方案的實現多面互連的連接器的示意圖。
圖2(a)~(w)示出本發明的實現多面互連的連接器的製造方法的各個步驟的中間結構的截面示意圖。
參照圖1(a)，示出實現多面互連的連接器100的截面圖。連接器100包括：在第一線路層110和第二線路層112之間的第一介電層101；在 第一介電層101中連接第一線路層110和第二線路層112的第一銅柱層120；在第一線路層110上的第二介電層102；在第二介電層102上的第三線路層114；以及連接第三線路層114的豎直的第二銅柱層122，在第二介電層102中形成有開口以暴露出第一線路層110，並且第二銅柱層122背向第一介電層101和第二介電層102的側端面的側面暴露。在第二線路層112和第三線路層114上形成有阻焊層170。連接器100可通過側端面暴露的第二銅柱層122進行側面電連接，阻焊層170上的開窗可連接PCB板，第一線路層110上的暴露表面可以貼裝晶片或器件，從而實現在上下兩面和側面上的多面互連。
圖1(b)是圖1(a)的側視圖，示出用於側面電連接的第二銅柱層122在連接器100的側端面上的暴露側面。
圖1(c)是沿圖1(b)的線B-B’的截面圖。第二銅柱層122暴露的側面152比連接器100的介電層的側端面150低，優選低約13-30微米。這個高度差可以防止在封裝焊接中焊料造成的短路；若是直插式連接，也可以作為彈片的高度，以防止連接錯位和脫落。
圖1(d)示出實現多面互連的連接器200的截面圖。連接器200與連接器100類似，只是在第二線路層112的下方還形成有第三介電層103和在第三介電層103下方的第四線路層116，並且在第三介電層中103形成有開口以暴露出第二線路層112。在第三介電層103中形成有連接第二線路層和第四線路層的第三銅柱層124。在第二線路層112和第四線路層116上形成有阻焊層170。通過在第一線路層110和第二線路層112表面上貼裝器件，在第二銅柱層122的側面進行側面電連接，以及通過阻焊層170的開窗連接PCB板，可以實現上下面器件堆疊互連和側面電連接。
圖1(e)示出圖1(d)的側視圖。第二銅柱層122貫穿通過第一、第二和第三介電層101、102、103，與第三線路層114電連接。
第二和第三介電層101、102、103通過層壓絕緣材料形成，所述絕緣材料包括苯並環丁烯樹脂、聚苯醚、聚醯亞胺或環氧樹脂。
圖2(a)~(z)示出本發明的實現多面互連的連接器的製造方法的各個步驟的中間結構的截面示意圖。
如圖2(a)所示，準備臨時承載板130，其可以是銅金屬表面的剛性板，例如一定厚度的銅板或覆銅板，優選兩面都有壓覆的雙層銅箔的有機板，例如上下表面都有壓覆的雙層銅箔(銅箔厚度為3微米/18微米，18微米厚的銅箔靠近承載板的內部，3微米厚銅箔暴露在臨時承載板的外表面)的環氧樹脂板，其表面的雙層銅箔之間無間隙、無結合力，只是通過物理壓覆在一起。這種覆銅板成本低，可以從臨時承載板的上/下表面同時增層，產能提高一倍，而且板更輕，更易分板，便於制程作業。
以下制程均為從臨時承載板兩面同時增層，並且兩面的設計相同，附圖中對於兩面中相同的要素不再重複標示。
如圖2(b)所示，在臨時承載板130的兩面上施加蝕刻阻擋層132。蝕刻阻擋層是指不能被銅蝕刻劑蝕刻，但是可被其他蝕刻劑蝕刻的材料，通常包括鎳、鈦、錫、金，鎳銅，鈦銅，鎳金等。作為一個具體實施例，蝕刻阻擋層可以是鎳銅，其中鎳層厚度為約3~10微米，銅層厚度為約10~20微米。
如圖2(c)所示，在蝕刻阻擋層132上施加第一光刻膠層161，對其圖案化形成暴露出銅柱位置的第一圖案。
接著，如圖2(d)所示，在第一圖案中電鍍銅，形成第一銅柱層120和犧牲銅柱層126，然後剝除第一光刻膠層161。其中，第一銅柱層120在最終產品中用作層間導通的通孔柱層，而犧牲銅柱層126則將會被蝕刻掉。光刻膠層可以使用感光乾膜，通過退膜劑可以很容易地移除光刻膠層。第一光刻膠層161被移除後，暴露出第一銅柱層120和犧牲銅柱層126的所有側面。
如圖2(e)所示，在第一銅柱層120和犧牲銅柱層126上施加第二光刻膠層162，圖案化第二光刻膠層162形成第二圖案以暴露出犧牲銅柱層126兩側以及用於側面導通的第二銅柱層122，並且犧牲銅柱層126的頂面也被第二光刻膠層162覆蓋，在犧牲銅柱層126的兩側施加蝕刻阻擋層132(厚度約5~20微米)，在蝕刻阻擋層132上電鍍形成第二銅柱層122。
如圖2(f)所示，左圖是從右圖的線A-A'剖開的截面圖，左圖示出移除第二光刻膠層162之後的截面圖；右圖示出左圖中間圓圈區域的放大俯視圖。可見在第二銅柱層122與犧牲銅柱層126之間形成有蝕刻阻擋層132，因此可以在蝕刻犧牲銅柱層126時防止第二銅柱層122也被蝕刻。
如圖2(g)所示，在臨時承載板130的表面上層壓填充絕緣材料，絕緣材料包括苯並環丁烯樹脂(BCB)、聚苯醚(PPO)、聚醯亞胺(PI)或環氧樹脂(PP)等；將固化後的絕緣材料進行減薄以暴露出各個銅柱層的頂面，由此形成第一介電層101，第一介電層101的厚度為約20~150微米。減薄可以採用機械研磨方式或氣體蝕刻方式，作為一個具體實施例，可以採用陶瓷刷研磨減薄的方式。
如圖2(h)所示，在第一介電層101上形成第一種子層140。 通常採用物理濺射的方式施加種子層。金屬種子層通常包括鈦、鎳、釩、銅、鋁、鎢、鉻、銀、金及其合金中的至少一種。作為一個具體實施例，可以使用鈦銅作為第一種子層101。
如圖2(i)所示，在第一種子層140上形成第一線路層110。具體可以包括以下子步驟：在第一種子層140上施加第三光刻膠層(未示出)；圖案化第三光刻膠層形成第三圖案；在第三圖案中電鍍銅形成第一線路層110；移除第三光刻膠層。
如圖2(j)所示，在第一線路層110上的第二銅柱層122的位置處在高度方向上延伸第二銅柱層122。第二銅柱層122的延伸可以採用光刻填銅工藝製作。
如圖2(k)所示，在第二銅柱層122上施加第四光刻膠層164，圖案化第四光刻膠層164形成第四圖案，其中第四光刻膠層164將第二銅柱層122的頂面和外側面覆蓋，並暴露出第一線路層110和犧牲銅柱層126的頂面。
如圖2(1)所示，在第一線路層110的表面和第二銅柱層122的側面上電鍍蝕刻阻擋層132，隨後在第四圖案中電鍍銅，從而在第一線路層110上鍍覆形成犧牲銅層128並且在高度方向上填充延伸了犧牲銅柱層126，使得犧牲銅柱層126頂面與第二銅柱層122的頂面基本齊平。蝕刻阻擋層132通常包括鎳、鈦、錫、金，鎳銅，鈦銅，鎳金等，例如可以是鎳銅，其中鎳層厚度為約3~10微米，銅層厚度為約10~20微米。
如圖2(m)所示，示出移除了第四光刻膠層164和暴露的第一種子層140之後的截面圖和俯視圖。右圖是結構的俯視圖，左圖是右圖沿線A-A'的截面圖。
如圖2(n)所示，在圖2(m)所示的結構上層壓填充絕緣材料，絕緣材料包括苯並環丁烯樹脂(BCB)、聚苯醚(PPO)、聚醯亞胺(PI)或環氧樹脂(PP)等；將固化後的絕緣材料進行減薄以暴露出各個銅柱層的頂面，由此形成第二介電層102，第二介電層102的厚度為約30~200微米。減薄可以採用機械研磨方式或等離子體氣體蝕刻方式，作為一個具體實施例，可以採用陶瓷刷研磨減薄的方式。
如圖2(o)所示，進行分板操作，移除臨時承載板130，使得承載板的兩面成為兩個相同的連接器結構100a和100b。當使用雙面覆壓雙層銅箔的臨時承載板時，可以通過簡單分離雙層銅箔來移除臨時承載板130。後續制程均以一面上的結構100a為例示出。
如圖2(p)所示，在第二介電層102的暴露的金屬表面上貼附保護膜190，以防止蝕刻劑損傷第二介電層102的金屬表面。保護膜190可以是抗蝕刻膠帶或正面曝光後的光刻膠等。接著，蝕刻移除蝕刻阻擋層132。
如圖2(q)所示，以類似於圖2(h)和2(i)的方式在第一介電層101和第二介電層102的外表面上形成第二線路層112和第三線路層114，其中第二線路層112和第一線路層110可通過第一銅柱層120導通連接，第三線路層114可以與第二銅柱層126導通連接。
如圖2(r)所示，在第二線路層112和第三線路層114上施加阻焊層170，可以通過表面絲網印刷或表面貼裝阻焊材料，例如AUS308或AUS410等，但不限上述材料。還可以在阻焊層170上通過施加光刻膠進行曝光和顯影，在阻焊層170上開出特定的阻焊開窗172，用於連接器100在上下兩面進行電連接。
如圖2(s)所示，在第二線路層112和第三線路層114上的阻焊層170上貼附保護膜190；然後蝕刻犧牲銅柱層126和第一線路層110上的犧牲銅層128，犧牲銅柱層126被蝕刻後形成分隔兩個連接器單元的槽孔195，這兩個單元可以相同也可以不同，同時暴露出第二銅柱層122的一個側面上的蝕刻阻擋層132；而犧牲銅層128被蝕刻後，在第一線路層110上形成開口197，暴露出第一線路層110上的蝕刻阻擋層132。
通過蝕刻犧牲銅柱層126形成的槽孔的寬度約為80微米，而常規規格的銑刀的寬度為約0.8mm，即使封裝工藝中切割用刀片的常用厚度也有約0.15~0.2mm。顯然，利用蝕刻方法可以節約面板寬度，有效增加面板單元排布數量。
如圖2(t)所示，移除保護膜，並且進一步移除暴露的蝕刻阻擋層132，以暴露出第一線路層110和第二銅柱層122的金屬表面。
如圖2(u)所示，在暴露的金屬表面上進行表面處理，形成保護層196。保護層196可以是棕化銅面、OSP(有機保焊膜)、NiAu、鎳鈀金中的任意一種，但不限於此。
如圖2(v)所示，示出最終面板的俯視圖。在蝕刻掉犧牲銅柱層126後，形成貫通的槽孔195，整片面板由切割道198內的絕緣材料連接和支撐。在完成最終的表面處理工序後，沿切割道切割面板後形成單顆連接器單元，切割可以使用旋轉鋸片或其他切割技術例如雷射器來實現。
圖2(w)示出根據本發明的一個實施方案的連接器單元的實際應用示例。例如，阻焊開窗172位置可以通過打線或焊球的方式與PCB板184或其他封裝體連接；第一線路層110的暴露表面可以通過表面貼裝的方式 焊接器件180，例如晶片、電容、電阻等；而側面導通的第二銅柱層122可以通過直插式或銀漿焊接塑封與其它模組182直接側向連接，例如LCD/Display模組等，從而有效縮短線路傳輸距離，提升空間利用率，實現除了上下兩面外還能夠實現側面電連接。
本領域具普通技術知識者將會認識到，本發明不限於上下文中具體圖示和描述的內容。而且，本發明的保護範圍由所附申請專利範圍限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
本文術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
100:連接器
101:第一介電層
102:第二介電層
112:第二線路層
114:第三線路層
120:第一銅柱層
122:第二銅柱層
170:阻焊層

Claims (20)

  1. 一種實現多面互連的連接器，其特徵在於，所述連接器包括：
    在第一線路層和第二線路層之間的第一介電層；在所述第一介電層中連接所述第一線路層和所述第二線路層的第一銅柱層；在所述第一線路層上的第二介電層；在所述第二介電層上的第三線路層；以及連接所述第三線路層的豎直的第二銅柱層，
    其中在所述第二介電層中形成有開口以暴露出所述第一線路層，並且所述第二銅柱層暴露出背向所述第一介電層和所述第二介電層的側端面的側面。
  2. 如請求項1所述的實現多面互連的連接器，其中所述第二銅柱層暴露的側面低於所述第一介電層和所述第二介電層的側端面13-30微米。
  3. 如請求項1所述的實現多面互連的連接器，其中在所述第二線路層的下方還形成有第三介電層和在第三介電層下方的第四線路層，並且在所述第三介電層中形成有開口以暴露出所述第二線路層。
  4. 如請求項1所述的實現多面互連的連接器，其中在所述第二線路層和所述第三線路層上形成有阻焊層。
  5. 如請求項3所述的實現多面互連的連接器，其中在所述第二線路層和所述第四線路層上形成有阻焊層。
  6. 如請求項1所述的實現多面互連的連接器，其中所述第一介電層和所述第二介電層包括苯並環丁烯樹脂、聚苯醚、聚醯亞胺或環氧樹脂。
  7. 如請求項3所述的實現多面互連的連接器，其中所述第三介電層包括苯並環丁烯樹脂、聚苯醚、聚醯亞胺或環氧樹脂。
  8. 一種實現多面互連的連接器的製造方法，包括以下步驟：
    (a)準備雙面覆銅的臨時承載板；
    (b)在所述臨時承載板的表面上形成第一銅柱層和犧牲銅柱層；
    (c)在犧牲銅柱層的側面上施加蝕刻阻擋層並電鍍形成第二銅柱層；
    (d)層壓絕緣材料形成第一介電層；
    (e)在第一介電層上形成第一線路層；
    (f)在第一線路層上沿高度方向延伸第二銅柱層和犧牲銅柱層並且在第一線路層上形成犧牲銅層；
    (g)在第一線路層上層壓絕緣材料形成第二介電層；
    (h)移除臨時承載板；
    (i)在第一介電層和第二介電層上同時形成第二線路層和第三線路層；
    (j)蝕刻掉所述犧牲銅層和所述犧牲銅柱層。
  9. 如請求項8所述的方法，其中所述臨時承載板包括兩面都有壓覆的雙層銅箔的臨時承載板。
  10. 如請求項8所述的方法，其中步驟b包括：
    在臨時承載板上施加蝕刻阻擋層；
    在蝕刻阻擋層上施加第一光刻膠層；
    圖案化第一光刻膠層形成第一圖案；
    在第一圖案中電鍍形成第一銅柱層和犧牲銅柱層；
    移除第一光刻膠層。
  11. 如請求項8所述的方法，其中步驟c包括：
    在第一銅柱層和犧牲銅柱層上施加第二光刻膠層；
    圖案化第二光刻膠層以形成暴露出所述犧牲銅柱層兩側的第二圖案；
    在所述犧牲銅柱層的兩側施加蝕刻阻擋層；
    在所述蝕刻阻擋層上電鍍形成第二銅柱層；
    移除所述第二光刻膠層。
  12. 如請求項8所述的方法，其中步驟d包括：
    在第一銅柱層、第二銅柱層和犧牲銅柱層上層壓絕緣材料以形成第一介電層；
    減薄第一介電層以暴露出第一銅柱層、第二銅柱層和犧牲銅柱層。
  13. 如請求項8所述的方法，其中步驟e包括：
    在第一介電層上施加第一種子層；
    在第一種子層上施加第三光刻膠層；
    圖案化第三光刻膠層形成第三圖案；
    在第三圖案中電鍍銅形成第一線路層；
    移除第三光刻膠層。
  14. 如請求項8所述的方法，其中步驟f包括：
    在高度方向上延伸第二銅柱層；
    在第一線路層和第二銅柱層上施加第四光刻膠層；
    圖案化第四光刻膠層形成第四圖案以暴露出第一線路層和第二銅柱層的側面；
    在第一線路層上和第二銅柱層的側面上鍍覆蝕刻阻擋層；
    在蝕刻阻擋層上電鍍銅形成在第一線路層上的犧牲銅層並且在高度方向上延伸犧牲銅柱層；
    移除第四光刻膠層。
  15. 如請求項8所述的方法，其中步驟g包括：
    在第一線路層、第二銅柱層、犧牲銅層和犧牲銅柱層上層壓絕緣材料以形成第二介電層；
    減薄第二介電層以暴露出第二銅柱層、犧牲銅層和犧牲銅柱層。
  16. 如請求項8所述的方法，其中步驟i包括：
    在第二介電層上施加保護膜；
    蝕刻第一介電層上的蝕刻阻擋層；
    移除保護膜；
    在第一介電層和第二介電層上施加第二種子層；
    在第二種子層上施加第五光刻膠層；
    圖案化第五光刻膠層形成第五圖案；
    在第五圖案中電鍍銅形成在第一介電層上的第二線路層和在第二介電層上的第三線路層；
    移除第五光刻膠層。
  17. 如請求項8所述的方法，其中步驟j包括：
    在第二線路層和第三線路層上形成阻焊層；
    在阻焊層上施加保護膜；
    蝕刻犧牲銅層和犧牲銅柱層；
    移除保護膜。
  18. 如請求項17所述的方法，還包括在暴露的金屬表面上進行表面金屬處理形成保護層。
  19. 如請求項8所述的方法，其中在步驟i和j之間還包括以下步驟：
    在高度方向上延伸第二銅柱層；
    在第二線路層上形成犧牲銅層和在高度方向上延伸的犧牲銅柱層；
    在第二線路層上層壓第三介電層；
    在第三介電層中形成第三銅柱層和第四線路層，使得第二線路層和第四線路層通過第三銅柱層連通。
  20. 如請求項19所述的方法，其中步驟j還包括：
    在第三線路層和第四線路層上形成阻焊層；
    在阻焊層上施加保護膜；
    蝕刻犧牲銅層和犧牲銅柱層；
    移除保護膜。
TW110130984A 2020-09-02 2021-08-20 一種實現多面互連的連接器及其製造方法 TWI772158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010911278.X 2020-09-02
CN202010911278.XA CN112366198B (zh) 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法

Publications (2)

Publication Number Publication Date
TW202211414A TW202211414A (zh) 2022-03-16
TWI772158B true TWI772158B (zh) 2022-07-21

Family

ID=74516451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130984A TWI772158B (zh) 2020-09-02 2021-08-20 一種實現多面互連的連接器及其製造方法

Country Status (5)

Country Link
US (2) US11682621B2 (zh)
JP (1) JP7266073B2 (zh)
KR (1) KR102595247B1 (zh)
CN (1) CN112366198B (zh)
TW (1) TWI772158B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11738393B2 (en) 2021-03-02 2023-08-29 Xerox Corporation Build plates for additive manufacturing systems and methods for the same
US20220281009A1 (en) * 2021-03-02 2022-09-08 Palo Alto Research Center Incorporated Build plates for additive manufacturing systems and methods of using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN103674399A (zh) * 2013-12-25 2014-03-26 北京必创科技有限公司 一种应力分散mems塑封压力传感器及其制备方法
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN208923192U (zh) * 2018-08-30 2019-05-31 深圳市聚飞光电股份有限公司 一种引线框架、支架、发光器件及发光装置
US20200194437A1 (en) * 2016-12-02 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299529A (ja) * 1992-04-21 1993-11-12 Ibiden Co Ltd リードレスチップキャリア
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板
JP2001326441A (ja) 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
CN103635036A (zh) * 2012-08-22 2014-03-12 富葵精密组件(深圳)有限公司 柔性多层电路板及其制作方法
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
CN105470144B (zh) * 2014-09-09 2018-01-02 欣兴电子股份有限公司 无核心层封装基板与其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN103674399A (zh) * 2013-12-25 2014-03-26 北京必创科技有限公司 一种应力分散mems塑封压力传感器及其制备方法
US20200194437A1 (en) * 2016-12-02 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN208923192U (zh) * 2018-08-30 2019-05-31 深圳市聚飞光电股份有限公司 一种引线框架、支架、发光器件及发光装置

Also Published As

Publication number Publication date
KR102595247B1 (ko) 2023-10-30
CN112366198A (zh) 2021-02-12
JP2022042482A (ja) 2022-03-14
KR20220030164A (ko) 2022-03-10
TW202211414A (zh) 2022-03-16
US20230275023A1 (en) 2023-08-31
CN112366198B (zh) 2021-08-10
US11682621B2 (en) 2023-06-20
US20220068825A1 (en) 2022-03-03
JP7266073B2 (ja) 2023-04-27

Similar Documents

Publication Publication Date Title
JP4251421B2 (ja) 半導体装置の製造方法
JP4208631B2 (ja) 半導体装置の製造方法
TWI772158B (zh) 一種實現多面互連的連接器及其製造方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US20080128865A1 (en) Carrier structure embedded with semiconductor chip and method for fabricating thereof
JP2005209689A (ja) 半導体装置及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2004311849A (ja) 配線基板およびその製造方法
TW201419491A (zh) 層疊封裝結構及其製作方法
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4549695B2 (ja) 配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP4321758B2 (ja) 半導体装置
JP4549693B2 (ja) 配線基板の製造方法
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法
TWI355725B (en) Multilayer module of stacked aluminum oxide-based
JP2005079108A (ja) 配線基板の製造方法
TW202349648A (zh) 封裝結構及其製作方法
JP4549691B2 (ja) 配線基板の製造方法
JP2005063988A (ja) 配線基板の製造方法