JP4203538B2 - 配線基板の製造方法、及び配線基板 - Google Patents

配線基板の製造方法、及び配線基板 Download PDF

Info

Publication number
JP4203538B2
JP4203538B2 JP2008126095A JP2008126095A JP4203538B2 JP 4203538 B2 JP4203538 B2 JP 4203538B2 JP 2008126095 A JP2008126095 A JP 2008126095A JP 2008126095 A JP2008126095 A JP 2008126095A JP 4203538 B2 JP4203538 B2 JP 4203538B2
Authority
JP
Japan
Prior art keywords
metal foil
wiring board
conductor
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008126095A
Other languages
English (en)
Other versions
JP2008193130A (ja
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008126095A priority Critical patent/JP4203538B2/ja
Publication of JP2008193130A publication Critical patent/JP2008193130A/ja
Application granted granted Critical
Publication of JP4203538B2 publication Critical patent/JP4203538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、コア基板を有さない配線基板、及びその製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(例えば、スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法と、それにより得られる信頼性の高い配線基板を提供することを課題とする。
課題を解決するための手段及び発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配された、分離可能な2つの金属箔が密着してなる金属箔密着体と、該金属箔密着体を包むよう形成され、かつ該金属箔密着体の周囲領域にて下地誘電体シートと密着して該金属箔密着体を封止する第一誘電体シートと、該第一誘電体シート上に形成された第一導体層と、該第一導体層と金属箔密着体とを接続する第一誘電体シートに貫通形成された第一ビア導体と、を有する積層シート体を形成するとともに、積層シート体のうち、金属箔密着体上の領域を配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、配線積層部を支持基板から、片方の金属箔が付着した状態で、金属箔密着体における2つの金属箔の界面にて剥離することを特徴とする。
上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を含有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を含有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように、分離可能な2つの金属箔5a、5bが密着してなる金属箔密着体5が配され、該金属箔密着体5を包むように第一誘電体シート11が配されている。なお、積層シート体10は、この他に、第一誘電体シート11上に形成された第一導体層31と、該第一導体層31と金属箔密着体5とを接続する第一誘電体シート11に貫通形成された第一ビア導体41と、も有するが、これらに関しては後述する。そして、該金属箔密着体5を包むよう形成された第一誘電体シート11は、金属箔密着体5(上側金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属箔密着体5は第一誘電体シート11に封止された状態とされている。
このように金属箔密着体5が第一誘電体シート11に封止されていることにより、金属箔密着体5(下側金属箔5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、金属箔密着体5の界面(すなわち、下側金属箔5aと上側金属箔5bとの界面)で配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
なお、図2に示すように、積層シート体10のうち、金属箔密着体5上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により上側金属箔5bが付着した状態で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
また、積層シート体10の形態は、配線積層部100(金属箔密着体5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、金属箔密着体5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。なお、この場合、最下層の誘電体シート111に形成され、金属箔密着体5に接続されるビア導体を第一ビア導体41とし、第一誘電体シート11上に形成された導体層を第一導体層31として、その間には導体層及びビア導体が配される。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図1(c)のように、配線積層部100を支持基板20から、金属箔密着体5の界面(すなわち、下側金属箔5aと上側金属箔5bとの界面)にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、金属箔密着体5のうち外縁端付近を除いた部分及び該部分上の領域によって構成し、その周囲領域を除去、すなわち金属箔密着体5の外縁端付近も除去するようにすることができる。
次に、積層シート体10は、その他、第一誘電体シート11上に形成された第一導体層31と、該第一導体層31と金属箔密着体5とを接続する第一誘電体シート11に貫通形成された第一ビア導体41と、を有する。そのため、図1(c)に示す金属箔5bが付着した配線積層体100は、例えば図10に示すように、金属端子8を形成するために金属箔5bを除去すると、その面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部100に対して、第一誘電体シート11´の穿孔したり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
また、図1(c)に示す金属箔5bが付着した配線積層体100は、該金属箔5bが第一ビア導体41を介して第一導体層31と接続されているので、例えば図15に示すように、該金属箔5bを一部とした金属端子8を形成することもできる。
また、本発明の配線基板の製造方法は、第一誘電体シートは、支持基板側の下部第一誘電体シートと、その上に形成された上部第一誘電体シートとにてなるものであり、下部第一誘電体シートの所定の位置に開口を貫通形成し、該開口の壁部および底部を含む領域を覆うように被膜導体部を形成し、該被膜導体部が封止されるように上部第一誘電体シートを下部第一誘電体シート上に形成し、前記開口の底部をなす部位と接続するように上部第一誘電体シートに第一ビア導体を貫通形成するとともに、配線積層部を支持基板から剥離し、該配線積層部の第一誘電体シートが構成する主表面に付着した金属箔を除去したのちには、当該主表面に露出した前記被膜導体部を金属端子パッドとすることを特徴とするものであってもよい。
これにより、形成された配線基板の金属端子となるパッド導体は、密着する誘電体シートとの密着面積が広く形成される。これにより、パッド導体と誘電体シートとの界面を起点に生じる誘電体シート内のクラック等を効果的に防止することができる。強度支持部分であるコア基板を有さない薄い配線基板においては、それらの防止効果を有するパッド構造は有効である。また、本発明の配線基板の製造方法では、前記第一導体層の形成は、前記上部第一誘電体シートにおいて、前記開口及びその近傍を除く領域をマスク材により被膜し、メッキ処理により前記被膜導体部を選択的に形成することを特徴とするものであってもよい。上記被膜導体部として形成されるパッド構造は、複雑な立体構造をなすが、所定パターンのマスク材を被覆した上で、電解メッキ処理を行うことによって、本パッド構造を容易に形成することが可能となる。
また、本発明の配線基板の製造方法は、金属箔密着体をなす2つの金属箔のうち、主表面が配線積層部の第一誘電体シートに付着する金属箔が、第一ビア導体または被膜導体部とは異なる金属材料からなることを特徴とするものであってもよい。これにより、配線積層部を支持基板から剥離した後、該配線積層部の第一誘電体シート側の主表面に付着した金属箔を除去するときに、露出する導体部(例えば、被膜導体部、ビア導体など)の端面に対して、金属箔を選択的に除去することができるため、表れる露出面(導体部と第一誘電体層からなる面)を平坦とすることができる。これらは、例えばウェットエッチングによる選択エッチングにより行うことができる。
また、本発明の配線基板は、ビア導体の端面が、第一誘電体層の第一主表面と同一平面をなすことを特徴とするものであってもよい。上記のように、金属箔に導体層とは異なる金属材料を用いる場合、金属箔を除去した際に現れる導体部と第一誘電体層とからなる露出面を、平坦に形成することができる。また、オーバーエッチングによる導体部表面の粗れを抑えることができる。
以下、本発明の実施の形態について、図面を参照して説明する。図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
図12は、本発明の配線基板の製造方法により得られる配線基板1の第二実施形態の断面構造の概略を表す図である。なお、ここでは、上記第一実施形態の配線基板1と異なる点についてのみ説明し、同じ点については図中に同符号を付することで説明を省略する。第二実施形態では、電子部品を搭載するための搭載面とされる第一主表面MP1上に、金属箔CFにて構成される金属端子TBが形成されている。金属端子TBは、裏面にビア導体VAが接続された金属箔CFと、該金属箔CFの表面に形成されたメッキ層NMとにより構成されている。メッキ層NMは、金属箔CFの表面を保護するものであり、例えばNi−Auメッキ等を用いることができる。また、言い換えると、金属箔CFは、ビア導体VAとメッキ層NMとの間に介在しており、このような構造は、ビア導体上に直接メッキ層が形成された場合と比べて、良好な接続信頼性を有する。
そのような金属端子TBは、例えばワイヤボンディング用の端子またはTAB(Tape Automated Bonding)用の端子、チップキャパシター搭載用の端子等として形成することができる。そして、図13に示すように、搭載面となる第一主表面MP1上に電子部品ICが搭載され、かつ電子部品ICと金属端子TBとがボンディングワイヤYB等により接続されることで半導体装置300となる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜5に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図7の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
次に、工程2に示すように、下地誘電体シート21の主表面上に、該主表面に包含されるよう配され、分離可能な2つの金属箔5a、5bが密着してなる金属箔密着体5を配す。なお、金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(下側金属箔5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。また、金属箔密着体5は、例えば2つの銅箔を金属メッキ(例えばCr)を介して密着させたものを用いることができる。
次に、工程3に示すように、金属箔密着体5を包むように第一誘電体シート11を形成する。そして、第一誘電体シート11は、金属箔密着体5(上側金属箔5b)とともに、金属箔密着体5の周囲領域にて下地誘電体シート21と密着して、金属箔密着体5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
次に、図8の工程4に示すように、第一誘電体シート11上に第一導体層31をパターン形成し、また第一誘電体シート11には該第一導体層31と金属箔密着体5とを接続する第一ビア導体41を形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。ただし、第一導体層31および第一部ビア導体41は必ずしも本工程4において形成されなくてもよい。工程4にて第一導体層31および第一ビア導体41を形成しない場合は、後述する工程8において配線積層部100を支持基板20から剥離した後、その際に該配線積層部100に付着して残る金属箔5b側から、第一誘電体シート11であった第一誘電体層11´に第一ビア導体41を形成することができる。なお、この場合、配線基板には第一導体層31が形成されず、第一ビア導体41の端面が露出して表れる。
次に、第一誘電体シート11(及び第一導体層31)上に第二誘電体シート12を形成し、該第二誘電体シート12内にビア導体42を形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程5に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された金属箔密着体5と、該金属箔密着体5を包むよう形成され、かつ該金属箔密着体5の周囲領域にて下地誘電体シート21と密着して該金属箔密着体5を封止する第一誘電体シート11と、を有する積層シート体10が形成される。
なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43は銅を主成分として構成することができる。
本実施形態では、積層シート体10の上側の露出した主表面が、図5及び図12に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5及び図12の配線基板1の金属パッドPDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。
次に、積層シート体10は、金属箔密着体5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、工程6に示すように、配線積層部100の周囲領域を除去し、端面103を露出させる(図9の工程7、図1および図2参照)。その際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面103の露出が容易である。
次に、工程8に示すように、配線積層部100を支持基板20から、片方の金属箔(上側金属箔5b)が付着した状態で、金属箔密着体5における2つの金属箔5a、5bの界面にて剥離する。
そして、配線積層部100を支持基板20から剥離した後に、図10に示すように、該配線積層部100の第一誘電体シート11’が構成する主表面に付着した金属箔5bを除去し(工程9)、第一ビア導体41と接続された金属端子(図5の配線基板1ではハンダバンプFB)を形成する(工程10)。これにより、図5に示す配線基板1が得られる。
工程9において、金属箔5bの除去は、例えばエッチングにより行うことができる。金属箔5bが除去された第一誘電体シート11’の主表面には、内部に第一ビア導体41が露出したビア孔11aが現れる。第一ビア導体41は、金属箔5bのエッチングにより多少エッチングされるので、その端面がビア孔内(例えば、開口11aの近傍)に位置することになる。つまり、完成した配線基板は、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層11´〜14´と導体層31〜33とが交互に積層され、第一主表面をなす第一誘電体層11´に貫通形成されたビア孔11a内に、該第一誘電体層11´直上の第一導体層31と接続されたビア導体41が形成されてなるとともに、該ビア導体41は、第一主表面側の端面がビア孔11a内に位置してなり、当該端面には、金属端子8が接続された構成となる。このように、ビア導体41の端面がビア孔11a内に位置すれば、例えばハンダからなる金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。
なお、図14に示すように、ビア導体41の端面の、第一主表面からの深さ位置をD、ビア孔の最大径をWとしたとき、比D/Wが0超過0.5以下となるよう設定することが好ましい。比D/Wが0.5を超えると、ビア導体41と、接続される金属端子8との間にボイドが発生し、接続信頼性が多少低下する場合がある。
一方、図15の工程9´及び10´に示すように、金属箔5bの一部5b´を利用した金属端子8を形成することもできる。すなわち、配線積層部100を支持基板20から剥離した後に、該配線積層部100の第一誘電体シート11’が形成された主表面に付着した金属箔5bを選択的に除去し(工程9´)、第一ビア導体41と接続され、かつ残存した金属箔5b´を一部とした金属端子8を形成する(工程10´)。つまり、完成した配線基板では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層11´〜14´と導体層31〜33とが交互に積層され、第一主表面に、金属箔5b´にて構成される金属端子8が形成された構成となる。
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
また、上記実施形態の工程2(図7)にて形成される金属箔密着体5のうち、導体層側をなす金属箔5bが、該金属箔5bに接続されるビア導体41と、異なる金属材料で構成することもできる。上記実施形態では導体層31〜33とビア導体41〜43とは銅を主成分として構成され、金属箔密着体5は2つの銅箔5a,5bを密着させたものを用いることが例示されているが、このときの金属箔密着体5の金属箔5bを、第一ビア導体41に対して選択エッチング性を有する金属材料を用いるとしてもよい。例えば、第一ビア導体がCuを主成分として構成し、主表面に前記配線積層部100側の第一誘電体シート11が付着した前記金属箔5bが、Ti,Cr,Al,Ag,Snのうち少なくとも1種以上からなる金属材料とすることができる。工程8(図)において、支持基板20側の剥離後、配線積層部100には金属箔5bが付着して残るが、この金属箔5bはエッチングによって除去される。このとき、金属箔5bが上記金属材料にて構成されていれば、銅に対して選択的にエッチングすることが可能となる。したがって、第一ビア導体41はエッチングされずにそのままの状態を保ちつつ、その端面が露出するため、このとき露出する配線基板の主表面は、第一ビア導体41の露出面と第一誘電体層11´の主表面とが同一平面をなし、極めてフラットな平面を形成できる。
また、本発明は、上記配線基板およびその製造方法に限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。そこで、上記実施形態を第一実施形態(図5〜図10)と第二実施形態(図12、図13、図15)とした上で、本発明に係わる他の実施形態の代表的なものを以下に説明する。
上記第一実施形態の配線基板の製造方法においては、図7〜図10に示されているように、電子部品搭載面側を支持基板20側とし、その搭載面を金属箔密着体5と密着するように積層形成されているが、電子部品搭載面の逆側の主表面を支持基板20側となるように積層する製造方法であってもよい。この場合、例えば図16のような配線基板1aを形成することが可能となる。図16では、上記第一実施形態(図7〜図10)の導体層33のような広面積の導体部PD1(他の基板やマザーボード等と接続される金属端子部である)が、第一導体層M1として第一誘電体層B1に形成され、上記実施形態(図7〜図10)の第一ビア導体41(電子部品搭載面側のビア導体)に対応するビア導体VAが、第三誘電体層B3に形成されている。また、図16では、第三誘電体層B3に形成されるビア導体VA上には導体部PD2が形成され、該第三誘電体層上の誘電体層(ソルダーレジスト層)SRの開口から露出し、その露出部にはメッキ層を介してハンダバンプFBが形成されている。
このときの図16に示す配線基板1aの製造方法を、図17〜図19にて主要な製造工程を示しつつ、説明する。図17に示す工程1a,2aは、上記第一実施形態の工程1,2(図7)と同様である。工程3aでは、金属箔密着体5上に第一導体層31をパターン形成した上で、第一誘電体シート11を金属箔密着体5と第一導体層31とが封止されるようにラミネートする。図18の工程4aでは、周知のビルドアップ法に基づき配線積層部100a(図19)を含む積層シート体10aを形成し、工程5aでは上記第一実施形態の工程7(図9)のように、配線積層部100aの端面が露出するように切断する。図19の工程6aでは、上記実施形態の工程8(図9)と同様に、配線積層部100aを支持基板20から、片方の金属箔(上側金属箔5b)が付着した状態で、金属箔密着体5における2つの金属箔5a、5bの界面にて剥離する。そして、工程7aが示すように、配線積層部100aの第一誘電体シート11’が構成する主表面に付着した金属箔5bを除去し、第三ビア導体43と接続された第四導体層34の導体部に金属端子8(図16の配線基板1aではハンダバンプFB)を形成する。これにより、図16に示す配線基板1aが得られる。なお、ここで述べた配線基板の製造方法および該製造方法によって形成されうる配線基板を、本発明の第三実施形態とする。
本発明の配線基板の金属端子は、図20に示すような導体部PD1のような、上記第一、第二、および第三実施形態とは異なる導体構造であってもよく、以下、図20に示す実施形態について説明する。この場合、第一誘電体層B1となるべき第一誘電体シート11は、下地誘電体層側をなす下部第一誘電体シート11a(後、下部第一誘電体層B1aとなる)と配線積層部側をなす上第一誘電体シート11b(後、上部第一誘電体層B1bとなる)とからなる。以下、図20に示す配線基板1bの製造方法を、図21〜図24にて主要な製造工程を示しつつ、簡単に説明する。
図21に示すに示す工程1b,2b,3bは、上記第一実施形態の工程1,2,3(図7)と同様である。ただし、工程3bにて形成される誘電体シートは第一誘電体シート11となるべき下部第一誘電体シート11aである。図22の工程4bでは、下部第一誘電体シート11aに開口を形成して、パターニングされた下部第一誘電体シート11aと開口とからなる最表層の露出面全面を覆うように、無電解メッキ処理を行う。さらにその無電解メッキ層31b上にメッキレジスト6を形成し、これをパターニング処理する。次いで工程5bでは、パターニングされたメッキレジスト6をマスクとして電解メッキ処理を行った後、メッキレジスト6を除去し、次いで電解メッキ層(被膜導体部)をメッキレジスト(図示なし)によりマスクして、マスクされていない領域の無電解メッキ層31bを除去し、メッキレジスト層(図示なし)を除去する。これにより、導体パターン31a(図20の導体部PD1)を形成することができる。このように形成された導体パターン31aは、下部第一誘電体シート11aの開口の壁部の側面側と上面側とを覆うように形成され、この壁部を覆っている壁面導体部は鉤型形状をなしている。工程6bでは、この導体パターン31aを覆うように上部第一誘電体シート11bをラミネートする。該上部部第一誘電体シート11bには、ビア用開口部を形成する。このビア用開口部は、開口内に形成されるビア導体41が導体部31aの底部の中央と接続するように形成される。これにより、第一誘電体シート11が、下部第一誘電体シート11aと上第一誘電体シート11bとにより形成され、導体部31aが、図20のように下部第一誘電体シート11aの開口の底部を覆うパッド本体PD1aと壁部を覆う壁面導体部PD1bとにて構成される構造を有する。
工程6b以降は、図23に示すように、工程7bでは、周知のビルドアップ法に基づき配線積層部100bを含む積層シート体10bを形成し、工程8bでは上記第一実施形態の工程7(図9)のように、配線積層部100bの端面が露出するように切断する。図24の工程9bでは、上記実施形態の工程8(図9)と同様に、配線積層部100bを支持基板20から、片方の金属箔(上側金属箔5b)が付着した状態で、金属箔密着体5における2つの金属箔5a、5bの界面にて剥離する。そして、工程10bが示すように、配線積層部100bの第一誘電体シート11’が構成する主表面に付着した金属箔5bを除去し、第三ビア導体43と接続された第四導体層34の導体部に金属端子8(図20の配線基板1ではハンダバンプFB)を形成する。これにより、図20に示す配線基板1bが得られる。この配線基板1bは、両主表面が誘電体層にて構成されるよう、導体層と誘電体層とが積層されるとともに、少なくとも一方の主表面をなす前記誘電体層の開口に形成された金属端子パッドを有する配線基板であって、前記金属端子パッドは、前記開口に露出面を有し、かつ該露出面の裏面で前記配線基板内部の前記導体層とビア接続されるパッド本体と、該パッド本体の外縁から前記配線基板の内層方向に、前記開口の壁部に沿って形成される壁面導体部と、にて構成されることを特徴とするものである。なお、ここで述べた配線基板の製造方法およびそれによって形成されうる配線基板を本発明の第四実施形態とする。
本発明に限らず、このような薄い配線基板の製造においては、ビルドアップ層(配線積層部を含む積層シート体)の積層時、支持体(積層時の補強部)時、及びその除去後の工程において発生する外力が、支持体と密着する導体部と、その直上に形成される誘電体層との界面に集中しやすくなる。そのため、そうした界面から、クラック等の欠陥が誘起されやすい。従って、薄いビルドアップ層を有する配線基板の製造方法においては、このようなクラック発生の問題に対して、何らかの対策が必要とされる場合がある。本発明の上記第三実施形態はそうした問題を解決する一つの実施形態を示すものであり、これによれば、第一導体層M1の導体部と第一誘電体層B1(第一誘電体シート11)との接着面積が、図5に示す第一実施形態および図16に示す第二実施形態よりも大きく確保され、外力の集中を緩和することができる。
本発明の配線基板の製造方法の工程を簡略的に示す図。 積層シート体10に含まれる配線積層シート体100を示す図。 積層シート体10の変形例を表す図。 積層シート体10における配線積層部100とする領域の変形例。 本発明の一実施形態である配線基板の断面構造の概略を表す図。 図5の配線基板1を用いた半導体装置。 本発明の一実施形態である配線基板の製造方法の工程を表す図。 図7に続く図。 図8に続く図。 図9に続く図。 多数個取りワーク基板とされた配線積層部100を上部より見た図。 本発明の第二実施形態である配線基板の断面構造の概略を表す図。 図12の配線基板1を用いた半導体装置。 ビア孔内に露出する第一ビア導体41の端面位置を表す図。 第二実施形態の配線基板を製造するための工程を表す図。 本発明の第三実施形態である配線基板の断面構造の概略を表す図。 第三実施形態の配線基板を製造するための工程を表す図。 図17に続く図。 図18に続く図。 本発明の第四実施形態である配線基板の断面構造の概略を表す図。 第四実施形態の配線基板を製造するための工程を表す図。 図21に続く図。 図22に続く図。 図23に続く図。
符号の説明
1 配線基板
5 金属箔密着体
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層

Claims (6)

  1. 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
    支持基板を用意する工程と、
    前記支持基板の上部に配置されると共に、互いに密着し、かつ、分離可能な複数の金属箔を含む金属箔密着体と、前記金属箔密着体上に配置された第一導体層と、前記金属箔密着体および前記第一導体層上に配置された第一誘電体シートと、前記第一誘電体シートを貫通すると共に前記第一導体層に接続する第一ビア導体と、前記第一誘電体シート上に配置されると共に前記第一ビア導体を介して前記金属箔密着体と接続する第二導体層と、を含む積層シート体を形成する工程と、
    を備え、
    前記金属箔密着体は、金属メッキを介して互いに密着させた2つの銅箔により構成され
    前記積層シート体は、1つの前記配線基板に対応する個体を複数含む、配線基板の製造方法。
  2. 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
    支持基板を用意する工程と、
    互いに密着し、かつ、分離可能な複数の金属箔を含む金属箔密着体を用意する工程と、
    前記支持基板の上部に配置された前記金属箔密着体と、前記金属箔密着体上に配置された第一導体層と、前記金属箔密着体および前記第一導体層上に配置された第一誘電体シートと、前記第一誘電体シートを貫通すると共に前記第一導体層に接続する第一ビア導体と、前記第一誘電体シート上に配置されると共に前記第一ビア導体を介して前記金属箔密着体と接続する第二導体層と、を含む積層シート体を形成する工程と、
    を備え、
    前記積層シート体は、1つの前記配線基板に対応する個体を複数含む、配線基板の製造方法。
  3. 請求項2に記載の配線基板の製造方法であって、
    前記金属箔密着体は、金属メッキを介して互いに密着させた2つの銅箔により構成される、配線基板の製造方法。
  4. 請求項1ないし請求項3のいずれかに記載の配線基板の製造方法であって、さらに、
    前記積層シート体の周囲部を除去して前記金属箔密着体の端部を露出させる工程を備える、配線基板の製造方法。
  5. 請求項に記載の配線基板の製造方法であって、
    除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含む、配線基板の製造方法。
  6. 請求項または請求項に記載の配線基板の製造方法であって、さらに、
    前記金属箔密着体に含まれる互いに密着する2つの金属箔を界面にて剥離して、前記積層シート体における前記金属箔密着体上の領域である配線積層部を前記金属箔が付着した状態で前記支持基板から分離する工程を備える、配線基板の製造方法。
JP2008126095A 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板 Expired - Fee Related JP4203538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126095A JP4203538B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003206800 2003-08-08
JP2008126095A JP4203538B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004055503A Division JP4549695B2 (ja) 2003-08-08 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008193130A JP2008193130A (ja) 2008-08-21
JP4203538B2 true JP4203538B2 (ja) 2009-01-07

Family

ID=39752849

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2008126094A Expired - Fee Related JP4203537B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008126083A Expired - Fee Related JP4203536B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008125999A Expired - Fee Related JP4203535B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008126095A Expired - Fee Related JP4203538B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008286947A Pending JP2009076928A (ja) 2003-08-08 2008-11-07 配線基板の製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2008126094A Expired - Fee Related JP4203537B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008126083A Expired - Fee Related JP4203536B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板
JP2008125999A Expired - Fee Related JP4203535B2 (ja) 2003-08-08 2008-05-13 配線基板の製造方法、及び配線基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008286947A Pending JP2009076928A (ja) 2003-08-08 2008-11-07 配線基板の製造方法

Country Status (1)

Country Link
JP (5) JP4203537B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527586B2 (ja) * 2009-12-17 2014-06-18 日立化成株式会社 多層配線基板
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
CN103781292B (zh) * 2012-10-17 2017-09-19 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP6169894B2 (ja) * 2013-05-28 2017-07-26 日東電工株式会社 配線回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2008227537A (ja) 2008-09-25
JP4203537B2 (ja) 2009-01-07
JP2008193130A (ja) 2008-08-21
JP2009076928A (ja) 2009-04-09
JP2008244491A (ja) 2008-10-09
JP2008227538A (ja) 2008-09-25
JP4203535B2 (ja) 2009-01-07
JP4203536B2 (ja) 2009-01-07

Similar Documents

Publication Publication Date Title
JP6133227B2 (ja) 配線基板及びその製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP2006222164A (ja) 半導体装置及びその製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP4170266B2 (ja) 配線基板の製造方法
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4549695B2 (ja) 配線基板の製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP4549693B2 (ja) 配線基板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP4445778B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP4549691B2 (ja) 配線基板の製造方法
JP2005079108A (ja) 配線基板の製造方法
JP2005063988A (ja) 配線基板の製造方法
JP2005063989A (ja) 配線基板の製造方法
KR100917124B1 (ko) 초박판형 패키지 기판 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080617

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees