JP4549691B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4549691B2 JP4549691B2 JP2004052707A JP2004052707A JP4549691B2 JP 4549691 B2 JP4549691 B2 JP 4549691B2 JP 2004052707 A JP2004052707 A JP 2004052707A JP 2004052707 A JP2004052707 A JP 2004052707A JP 4549691 B2 JP4549691 B2 JP 4549691B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric sheet
- sheet
- metal foil
- foil layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板を用意する工程と、
前記支持基板に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう互いに密着し、かつ、分離可能な粘着層及び金属箔層を介して配置された第一誘電体シートと、該第一誘電体シートを貫通する第一ビア導体と、前記第一誘電体シート上に配置されるとともに前記第一ビア導体と接続する第一導体層と、前記第一誘電体シート、前記粘着層及び前記金属箔層をくるむよう該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成する工程と、
前記積層シート体の周囲部を除去して前記金属箔層の端部を露出させる工程と、
前記粘着層と前記金属箔層との界面にて剥離して、前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程と、
を備えることを特徴とする。
この場合、前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程を行った後、前記配線積層部に付着した前記金属箔層をエッチング除去する金属箔層除去工程を行うようにすることもできる。
また、上記課題を解決するため、本発明の第二の配線基板の製造方法では、
誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう互いに密着し、かつ、分離可能な粘着層及び金属箔層と、該金属箔層を介して配された第一誘電体シートと、その第一誘電体シート上に配置される第一導体層と、前記第一誘電体シート、前記粘着層及び前記金属箔層をくるむよう該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、その第二誘電体シートを貫通するとともに前記第一導体層と接続する第二ビア導体と、前記第二誘電体シート上に配置されるとともに前記第二ビア導体と接続する第二導体層と、を有する積層シート体を形成する工程と、
前記積層シート体の周囲部を除去して前記金属箔層の端部を露出させる工程と、
前記粘着層と前記金属箔層との界面にて剥離して、前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程と、
前記配線積層部に付着した前記金属箔層をエッチング除去する金属箔層除去工程と、
を備えることを特徴とする。
この場合、前記金属箔層除去工程を行った後、前記第一誘電体シートを貫通するとともに前記第一導体層と接続する第一ビア導体を形成する工程を行うようにすることができる。
また、上記した配線基板の製造方法において、前記粘着層は、土台となる基材シートを介して前記下地誘電体シート上に配置され、前記基材シート、前記粘着層及び前記金属箔層がこの順に積層された複層シートをなすよう構成されるようにすることができる。
さらに、前記積層シート体を形成する工程において、前記粘着層及び前記金属箔層は、半硬化状態の前記下地誘電体シート上に配されるようにすることができ、前記積層シート体は、1つの前記配線基板に対応する個体を複数含むようにすることもできる。
図5は、本発明の配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
10 積層シート体
11 第一誘電体シート
12 第二誘電体シート
20 支持基板
21 下地誘電体シート
5 複層シート
51 粘着層
52 シート基材
100 配線積層部
Claims (7)
- 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板を用意する工程と、
前記支持基板に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう互いに密着し、かつ、分離可能な粘着層及び金属箔層を介して配置された第一誘電体シートと、該第一誘電体シートを貫通する第一ビア導体と、前記第一誘電体シート上に配置されるとともに前記第一ビア導体と接続する第一導体層と、前記第一誘電体シート、前記粘着層及び前記金属箔層をくるむよう該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成する工程と、
前記積層シート体の周囲部を除去して前記金属箔層の端部を露出させる工程と、
前記粘着層と前記金属箔層との界面にて剥離して、前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程と、
を備えることを特徴とする配線基板の製造方法。 - 前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程を行った後、前記配線積層部に付着した前記金属箔層をエッチング除去する金属箔層除去工程を行うことを特徴とする請求項1に記載の配線基板の製造方法。
- 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう互いに密着し、かつ、分離可能な粘着層及び金属箔層と、該金属箔層を介して配された第一誘電体シートと、その第一誘電体シート上に配置される第一導体層と、前記第一誘電体シート、前記粘着層及び前記金属箔層をくるむよう該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、その第二誘電体シートを貫通するとともに前記第一導体層と接続する第二ビア導体と、前記第二誘電体シート上に配置されるとともに前記第二ビア導体と接続する第二導体層と、を有する積層シート体を形成する工程と、
前記積層シート体の周囲部を除去して前記金属箔層の端部を露出させる工程と、
前記粘着層と前記金属箔層との界面にて剥離して、前記積層シート体における前記金属箔層上の領域である配線積層部を前記金属箔層が付着した状態で前記支持基板から分離する工程と、
前記配線積層部に付着した前記金属箔層をエッチング除去する金属箔層除去工程と、
を備えることを特徴とする配線基板の製造方法。 - 前記金属箔層除去工程を行った後、前記第一誘電体シートを貫通するとともに前記第一導体層と接続する第一ビア導体を形成する工程を行うことを特徴とする請求項3に配線基板の製造方法。
- 前記粘着層は、土台となる基材シートを介して前記下地誘電体シート上に配置され、前記基材シート、前記粘着層及び前記金属箔層がこの順に積層された複層シートをなすよう構成されることを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
- 前記積層シート体を形成する工程において、前記粘着層及び前記金属箔層は、半硬化状態の前記下地誘電体シート上に配されることを特徴とする請求項1ないし5のいずれか1項に記載の配線基板の製造方法。
- 前記積層シート体は、1つの前記配線基板に対応する個体を複数含むことを特徴とする請求項1ないし6のいずれか1項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052707A JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052707A JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005243980A JP2005243980A (ja) | 2005-09-08 |
JP4549691B2 true JP4549691B2 (ja) | 2010-09-22 |
Family
ID=35025382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004052707A Expired - Fee Related JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549691B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144974A (ja) * | 1991-11-21 | 1993-06-11 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2001308548A (ja) * | 2000-04-11 | 2001-11-02 | Lg Electronics Inc | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ |
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
-
2004
- 2004-02-27 JP JP2004052707A patent/JP4549691B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144974A (ja) * | 1991-11-21 | 1993-06-11 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2001308548A (ja) * | 2000-04-11 | 2001-11-02 | Lg Electronics Inc | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ |
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005243980A (ja) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
KR101215246B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
US8153909B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2006222164A (ja) | 半導体装置及びその製造方法 | |
JP4565861B2 (ja) | 配線基板の製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP2005302922A (ja) | 配線基板およびその製造方法 | |
JP4445777B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP4203538B2 (ja) | 配線基板の製造方法、及び配線基板 | |
JP4549695B2 (ja) | 配線基板の製造方法 | |
JP3935456B2 (ja) | 配線基板の製造方法 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP4549693B2 (ja) | 配線基板の製造方法 | |
JP2005063987A (ja) | 配線基板の製造方法、及び配線基板 | |
JP4549694B2 (ja) | 配線基板の製造方法及び多数個取り基板 | |
JP4549691B2 (ja) | 配線基板の製造方法 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 | |
JP6682963B2 (ja) | 多層配線基板の製造方法及び剥離用積層基板 | |
JP2005079108A (ja) | 配線基板の製造方法 | |
JP2005340355A (ja) | 配線基板 | |
JP2005063988A (ja) | 配線基板の製造方法 | |
JP2005063989A (ja) | 配線基板の製造方法 | |
TWI507109B (zh) | A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |