TWI400025B - 線路基板及其製作方法 - Google Patents

線路基板及其製作方法 Download PDF

Info

Publication number
TWI400025B
TWI400025B TW099141954A TW99141954A TWI400025B TW I400025 B TWI400025 B TW I400025B TW 099141954 A TW099141954 A TW 099141954A TW 99141954 A TW99141954 A TW 99141954A TW I400025 B TWI400025 B TW I400025B
Authority
TW
Taiwan
Prior art keywords
layer
layers
conductive
patterned
insulating
Prior art date
Application number
TW099141954A
Other languages
English (en)
Other versions
TW201124028A (en
Inventor
Chih Hong Chuang
Tzu Wei Huang
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW98145638 priority Critical
Priority to TW99112313 priority
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW099141954A priority patent/TWI400025B/zh
Priority claimed from CN2010106062075A external-priority patent/CN102194703A/zh
Publication of TW201124028A publication Critical patent/TW201124028A/zh
Publication of TWI400025B publication Critical patent/TWI400025B/zh
Application granted granted Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Description

線路基板及其製作方法

本發明是有關於一種線路基板及其製作方法,且特別是有關於一種無核心(coreless)線路基板及其製作方法。

目前在半導體製程中,晶片封裝載板是經常使用的封裝元件之一。晶片封裝載板例如為一多層線路板,其主要是由多層線路層以及多層介電層交替疊合所構成,其中介電層配置於任兩相鄰之線路層之間,而線路層可藉由貫穿介電層之導通孔(Plating Through Hole,PTH)或導電孔(via)而彼此電性連接。由於晶片封裝載板具有佈線細密、組裝緊湊以及性能良好等優點,已成為晶片封裝結構(chip package structure)之主流。

一般而言,多層線路板的線路結構大多採用積層(build up)方式或是壓合(laminated)方式來製作,因此具有高線路密度與縮小線路間距的特性。超薄的基板由於剛性不足,因此必須先提供一具有一定厚度的基板來作為一支撐載體。接著,依序塗佈大量的膠體與形成多層線路層以及與線路層交替排列的多層介電層於基板的相對兩側表面上。最後,移除膠體,使膠體上之線路層、介電層與基板分離,而形成相互分離的二個多層線路板。此外,若欲形成導通孔或導電孔,則可於形成一層介電層後,先形成一盲孔,以暴露出此介電層下方之線路層。之後,再藉由電鍍的方式電鍍一銅層於盲孔內與此介電層上,而形成另一線路層與導通孔或導電孔。

由於習知必須提供具有一定厚度之基板來作為銅箔層的支撐載體,且若基板採用金屬材質,其本身的材料成本也會較高,因此多層線路板所需之製造成本也會提高。此外,銅箔層與基板之間必須使用大量的膠體來進行固定,因此移除膠體的步驟較為困難,且其製程良率亦無法提升。另外,藉由電鍍方式所形成之線路層,其銅厚均勻度不佳,因此當所需之線路層的厚度較薄時,則需經由薄化製程(例如蝕刻製程)來降低線路層的厚度。如此一來,不但會增加多層線路板的製作步驟,亦會降低多層線路板的製程良率。

本發明提供一種線路基板及其製作方法,其可減少製程步驟、降低生產成本,並且可提高製程良率,進而增加產品的可靠度。

本發明提出一種線路基板的製作方法,包括下列步驟。接合二金屬層的周緣,以形成一密合區。形成至少一貫穿密合區的貫孔。形成二絕緣層於二金屬層上,並形成二導電層於二絕緣層上。壓合二絕緣層及二導電層至二金屬層上,其中相接合的二金屬層內埋於二絕緣層中,且二絕緣層填入於貫孔內。分離二金屬層的密合區,以形成各自分離的二線路基板。

在本發明之一實施例中,上述之接合二金屬層的周緣的方法包括電銲、點銲或藉由一膠合劑,其中膠合劑的材質包括氰基丙烯酸酯類或聚丙烯樹脂。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:於壓合二絕緣層及二導電層至二金屬層上之後,移除部分二絕緣層與部分二導電層,以形成多個顯露出二金屬層的盲孔。形成一導電材料於盲孔中與未被移除的二導電層上。於分離二金屬層的密合區之後,圖案化導電材料、金屬層與導電層。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:於壓合二絕緣層及二導電層至二金屬層上之後,移除部分二絕緣層與部分二導電層,以形成多個顯露出二金屬層的盲孔。移除二導電層以暴露出二絕緣層。形成二電鍍種子層於二絕緣層上與盲孔內。於分離二金屬層的密合區之後,並移除金屬層以暴露出部分絕緣層。分別形成一圖案化光阻層於電鍍種子層上以及於被暴露出的絕緣層上。以圖案化光阻層為罩幕,對電鍍種子層進行電鍍。移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:於壓合二絕緣層及二導電層至二金屬層上之後,圖案化二導電層,以形成二圖案化導電層。形成另二絕緣層於二圖案化導電層上,以及形成另二導電層於另二絕緣層上。壓合絕緣層及另二導電層,且二圖案化導電層內埋於絕緣層中。於分離二金屬層的密合區之後,移除部分絕緣層、部分金屬層及部分另一導電層,以形成多個顯露出圖案化導電層的盲孔。形成一導電材料於盲孔中與未被移除的金屬層與另一導電層上。圖案化導電材料、金屬層與另一導電層。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:於壓合二絕緣層及二導電層至二金屬層上之後,圖案化二導電層,以形成二圖案化導電層。形成另二絕緣層於二圖案化導電層上,以及形成另二導電層於另二絕緣層上。壓合絕緣層及另二導電層,且二圖案化導電層內埋於絕緣層中。於分離二金屬層的密合區之後,移除部分絕緣層、部分金屬層及部分另一導電層,以形成多個顯露出圖案化導電層的盲孔。移除另一導電層以及金屬層,以暴露出絕緣層。形成二電鍍種子層於絕緣層上與盲孔內。形成二圖案化光阻層於二電鍍種子層上。以圖案化光阻層為罩幕,對電鍍種子層進行電鍍。移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:於壓合二絕緣層及二導電層至二金屬層上之後,移除部分二絕緣層與部分二導電層,以形成多個顯露出二金屬層的第一盲孔。移除二導電層以暴露出二絕緣層。形成二電鍍種子層於二絕緣層上與第一盲孔內。形成二圖案化光阻層於電鍍種子層上。以圖案化光阻層為罩幕,對電鍍種子層進行電鍍。移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分,以於二絕緣層上形成二圖案化導電層以及多個導電通孔結構。形成另二絕緣層於二圖案化導電層上,以及形成另二導電層於另二絕緣層上。壓合絕緣層及另二導電層,且二圖案化導電層內埋於絕緣層中。於分離二金屬層的密合區之後,移除部分絕緣層、金屬層及另一導電層,以形成多個顯露出圖案化導電層的第二盲孔。形成另二電鍍種子層於另二絕緣層上、第一盲孔的一端以及第二盲孔內。形成另二圖案化光阻層於另二電鍍種子層上。以另二圖案化光阻層為罩幕,對另二電鍍種子層進行電鍍。移除另二圖案化光阻層以及另二電鍍種子層被另二圖案化光阻層覆蓋的部分。

在本發明之一實施例中,上述之二金屬層分別包括一第一銅箔層以及一第二銅箔層,且每一第二銅箔層的厚度實質上大於每一第一銅箔層的厚度,第二銅箔層彼此相接合。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:壓合二絕緣層及二導電層至二金屬層上之後,圖案化二導電層,以形成一第一圖案化導電層以及一第二圖案化導電層。形成多個從第一圖案化導電層延伸至第二圖案化導電層的第一貫孔。於分離二金屬層的密合區之後,移除第二銅箔層。形成一第一絕緣層於第一圖案化導電層上,以及形成一第一導電層於第一絕緣層上。壓合第一絕緣層及第一導電層,且第一圖案化導電層內埋於絕緣層與第一絕緣層中。移除部分絕緣層、第一絕緣層、部分第一銅箔層及部分第一導電層,以形成多個顯露出第一圖案化導電層的第一盲孔。分別形成一電鍍種子層於未移除之第一銅箔層上與第一盲孔內以及於未移除之第一導電層上與第一盲孔內。形成二圖案化光阻層於電鍍種子層上。以圖案化光阻層為罩幕,對電鍍種子層進行電鍍,以於第一盲孔內形成多個導電盲孔結構。移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分。

在本發明之一實施例中,上述之形成第一絕緣層於第一圖案化導電層上,以及形成第一導電層於第一絕緣層上是在分離二金屬層的密合區之後。

在本發明之一實施例中,上述之形成第一絕緣層於第一圖案化導電層上,以及形成第一導電層於第一絕緣層上是在分離二金屬層的密合區之前。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:形成第一絕緣層於第一圖案化導電層上,以及形成第一導電層於第一絕緣層上時,形成一第二絕緣層與第二圖案化導電層上,以及形成一第二導電層於第二絕緣層上。

在本發明之一實施例中,上述之線路基板的製作方法,更包括:移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分之後,形成一第一保護層於第一絕緣層上,以及形成一第二保護層於第二絕緣層上,其中第一保護層與第二保護層覆蓋導電盲孔結構。進行一研磨製程,以移除部分第一保護層與部分第二保護層至暴露出導電盲孔結構。移除遺留的第一保護層與第二保護層。

在本發明之一實施例中,上述之線路基板的製作方法,更包括移除圖案化光阻層以及電鍍種子層被圖案化光阻層覆蓋的部分之後,形成一第一防焊層於第一絕緣層上,以及形成一第二防焊層於第二絕緣層上,其中第一防焊層具有多個第一開口,第二防焊層具有多個第二開口,第一開口與第二開口暴露出部分導電盲孔結構。

本發明提出一種線路基板,其包括一圖案化的金屬層、一圖案化的導電層、一絕緣層以及一導電材料。絕緣層位於圖案化的金屬層與圖案化的導電層之間。導電材料位於多個盲孔中,其中盲孔貫穿絕緣層,而導電材料電性連接於圖案化的金屬層與圖案化的導電層。

本發明提出一種線路基板,其包括一圖案化的金屬層、一圖案化的導電層、一圖案化導電層、二絕緣層以及一導電材料。圖案化導電層位於圖案化的金屬層與圖案化的導電層之間。絕緣層分別位於圖案化的金屬層與圖案化導電層之間與圖案化的導電層與圖案化導電層之間。導電材料位於多個盲孔中,其中盲孔貫穿絕緣層,而導電材料電性連接於圖案化的金屬層與圖案化導電層之間與圖案化的導電層與圖案化導電層之間。

基於上述,本發明先將二金屬層的周圍接合,以形成一密封區。待完成雙面的絕緣層及雙面的導電層的壓合步驟之後,再將二金屬層分離。因此,相較於習知技術而言,本發明之線路基板的製作方法無需採用金屬基板來作為支撐載板,意即為一種無核心(coreless)線路基板結構,可有效降低線路基板的製作成本,且可提高線路基板的可靠度及有效降低製作線路基板的時程。

為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。

圖1A至圖1H為本發明之一實施例之線路基板的製作方法的剖面示意圖。請先同時參考圖1A與圖1B,關於本實施例的線路基板的製作方法,首先,提供二金屬層102,其中這些金屬層102例如是銅箔或其他金屬箔片,並接合這些金屬層102的周緣,以形成一密合區104。在本實施例中,接合這些金屬層102的周緣的方法包括電銲或點銲,使這些金屬層102暫時地接合在一起,以避免後續製程中所使用的藥劑滲入於這些金屬層102之間。當然,除了使用電銲或點銲之外,亦可使用膠合劑,其材質包括氰基丙烯酸酯類或聚丙烯樹脂,或其他的膠體,使這些金屬層102的周緣暫時地接合在一起。值得一提的是,在此所述的這些金屬層102可視為一無核心(coreless)結構層。

此外,請再參考圖1B,在本實施例中,接合這些金屬層102的周緣之後,更可形成至少一貫穿密合區的貫孔H(圖1B中僅示意地繪示兩個)。形成這些貫孔H的方法包括雷射成孔或機械鑽孔,由於這些貫孔H的孔徑小於密合區104,因此密合區104的密封性不會被這些貫孔H破壞。

接著,請同時參考圖1C與圖1D,形成二絕緣層112於這些金屬層102上,形成二導電層122於這些絕緣層112上,並壓合這些絕緣層112以及這些導電層122,且相接合的這些金屬層102內埋於這些絕緣層112之間。同時,這些絕緣層112於壓合時,更可填入於密合區104的這些貫孔H中。由於這些絕緣層112的尺寸大於這些金屬層102的尺寸,因此這些金屬層102可完全地被包覆於這些絕緣層112中,不會被外界的雜質或藥劑污染。

接著,請參考圖1E,移除部分這些絕緣層112與部分這些導電層122,以形成多個顯露出這些金屬層102的盲孔V。在本實施例中,形成這些盲孔V的方法包括雷射成孔,而移除部分這些導電層122的方法包括雷射蝕刻或微影蝕刻等。

接著,請參考圖1F,形成一導電材料124於這些盲孔V中與未被移除的這些導電層122上。其中,形成導電材料124的方法包括電鍍,導電材料124例如是銅或其他金屬。在此必須說明的是,由於這些金屬層102可完全地被包覆於這些絕緣層112中,而不會被外界的雜質或藥劑污染,因此當透過電鍍製程而形成導電材料124於這些盲孔V中與未被移除的這些導電層122上時,不會影響到內埋於這些絕緣層112中之這些金屬層102原本的尺寸與厚度。

接著,請同時參考圖1F與圖1G,分離這些金屬層102的密合區104,以形成各自分離的二線路基板100a’。本實施例可利用成型機或其他工具,以這些貫孔H為基準點,將密合區104包覆這些金屬層102區域移除,即可使這些金屬層102完全地分離。當然,分離這些金屬層102不限定以上述的方式進行。

之後,請參考圖1H,圖案化導電材料124、這些金屬層102以及這些導電層122,以形成所需的線路於各自的線路基板100a’上,而形成二線路基板100a。簡言之,本實施例之每一線路基板100a包括一圖案化的金屬層102、一圖案化的導電層122、一絕緣層112以及一導電材料124,其中絕緣層112位於圖案化的金屬層102與圖案化的導電層122之間。導電材料124位於多個盲孔V中,其中這些盲孔V貫穿絕緣層112,而導電材料124電性連接於圖案化的金屬層102與圖案化的導電層122。至此,已完成無核心之線路基板100a的製作。

在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。

圖1A至圖1E以及1F’至圖1J’為本發明另一實施例之線路基板的製作方法的剖面示意圖。本實施例之線路基板100b的製作方法與現路基板100a的製作方法相似,其不同之處在於:於圖1E之步驟後,意即移除部分這些絕緣層112與部分這些導電層122,以形成多個顯露出這些金屬層102的盲孔V以及這些導電層122。之後,請同時參考圖1E與圖1F’,薄化這些導電層122以形成多個導電層122’,並形成二電鍍種子層132於這些導電層122’上與這些盲孔V內,其中這些電鍍種子層132完全覆蓋這些導電層122’與這些盲孔V的內壁以及部分這些金屬層102。接著,請參考圖1G’,分離這些金屬層102的密合區104以暴露出金屬層102。接著,請參考圖1H',分別形成一圖案化光阻層134於電鍍種子層132上以及於被暴露出的金屬層102上。之後,請參考圖1I’,以這些圖案化光阻層134為罩幕,對電鍍種子層132以及金屬層102進行電鍍,以形成一導電材料124’。最後,請參考圖1J’,移除這些圖案化光阻層134、電鍍種子層132被圖案化光阻層134覆蓋的部分以及金屬層102被圖案化光阻層134覆蓋的部分,以暴露出絕緣層112的部分上表面112a與部分下表面112b,而形成一第一圖案化導電材料層124a、一第二圖案化導電材料層124b以及一導電盲孔結構124c,其中導電盲孔結構124c電性連接第一圖案化導電材料層124a以及第二圖案化導電材料層124b。至此,已完成線路基板100b的製作。

上述實施例是形成兩層線路基板100a、100b,但在另一實施例中,可將兩層線路基板100a、100b做為核心層,並依序完成四層、六層或六層以上的線路基板,其作法為一般的線路基板製程,在此不再贅述。另外,為了製作奇數層的線路,本發明另提出一種線路基板的製作方法。

圖2A至圖2I為本發明之一實施例之另一實施例之線路基板的製作方法的剖面示意圖。請先同時參考圖2A與圖2B,關於本實施例的線路基板的製作方法,首先,提供二金屬層202,例如是銅箔或其他金屬箔片,並接合這些金屬層202的周緣,以形成一密合區204。其中,接合這些金屬層202的周緣的方法包括電銲或點銲,使這些金屬層202暫時地接合在一起,以避免後續製程中所使用的藥劑滲入於這些金屬層202之間。當然,除了使用電銲或點銲之外,亦可使用膠合劑,其材質包括氰基丙烯酸酯類或聚丙烯樹脂,或其他的膠體,使這些金屬層202的周緣暫時地接合在一起。值得一提的是,在此所述之這些金屬層202可視為一無核心(coreless)結構層。

請再參考圖2B,在本實施例中,接合這些金屬層202的周緣之後,更可形成至少一貫穿密合區204的貫孔H(圖2B中僅示意地繪示兩個)。其中,形成這些貫孔H的方法包括雷射成孔或機械鑽孔。

接著,請參考圖2C至圖2E,形成二絕緣層212於這些金屬層202上,形成二導電層222於這些絕緣層212上。可在這些金屬層202尚在密合狀態下,同時圖案化這些導電層222,以形成二圖案化導電層222a。接著,形成另二絕緣層232於這些圖案化導電層222a上,並形成另二導電層242於這些絕緣層232上。在圖2C中,壓合這些絕緣層212以及這些導電層222,且相接合的這些金屬層202內埋於這些絕緣層212中。此外,在圖2E中,壓合這些絕緣層232、212及這些導電層242,而這些圖案化導電層222a內埋於這些絕緣層232、212中。同時,這些絕緣層212於壓合時,更可填入於密合區204的這些貫孔H中。由於這些絕緣層212的尺寸大於這些金屬層202的尺寸,因此這些金屬層202可完全地被包覆於這些絕緣層212中,不會被外界的雜質或藥劑污染。

接著,請參考圖2F,分離這些金屬層202的密合區204,以形成各自分離的二線路基板200a’。於此,這些線路基板200a’分別具有三層線路。本實施例可利用成型機或其他工具,以這些貫孔H(請參考圖2E)為基準點,將密合區204包覆這些金屬層202區域移除,即可使這些金屬層202完全地分離。當然,分離這些金屬層202不限定以上述的方式進行。

接著,請參考圖2G,僅繪示其中一個線路基板200a’。移除部分這些絕緣層212、232、部分金屬層202以及部分導電層242,以形成多個顯露出圖案化導電層222a的盲孔V。其中,形成這些盲孔V的方法包括雷射成孔。之後,請參考圖2H,形成一導電材料244於這些盲孔V中與未被移除的金屬層202以及導電層242上。其中,形成導電材料244的方法包括電鍍,導電材料244例如是銅或其他金屬。最後,請參考圖2I,圖案化導電材料244、金屬層202與導電層242,以形成所需的線路於各自的線路基板200a’上,而完成線路基板200a的製作。

簡言之,如圖2I所示之具有三層線路之線路基板200a’,其包括一圖案化的金屬層202、一圖案化的導電層242、一圖案化導電層222a、二絕緣層212、232以及一導電材料244。圖案化導電層222a位於圖案化的金屬層202與圖案化的導電層242之間。這些絕緣層212、232分別位於圖案化的金屬層202與圖案化導電層222a之間與圖案化的導電層242與圖案化導電層222a之間。導電材料244位於多個盲孔V中,這些盲孔V貫穿這些絕緣層212、232,而導電材料244電性連接於圖案化的金屬層202與圖案化導電層222a之間與圖案化的導電層242與圖案化導電層222a之間。

圖2A至圖2G以及圖2H’至圖2K’為本發明另一實施例之線路基板的製作方法的剖面示意圖。本實施例之線路基板200b的製作方法與現路基板200a的製作方法相似,其不同之處在於:於圖2G之步驟後,意即移除部分這些絕緣層212、232、部分金屬層202及部分導電層242,以形成顯露出圖案化導電層222a的這些盲孔V之後,請參考圖2H',移除導電層242以及金屬層202,以暴露出絕緣層232、212,並形成二電鍍種子層252於這些絕緣層212、232上與這些盲孔V內。接著,請參考圖2I',形成二圖案化光阻層254於這些電鍍種子層252上。之後,請參考圖2J’,以這些圖案化光阻層254為罩幕,對這些電鍍種子層252進行電鍍,以形成一導電材料244’。最後,請參考圖2K',移除這些圖案化光阻層254以及這些電鍍種子層252被這些圖案化光阻層254覆蓋的部分,以暴露出絕緣層232的部分上表面232a與絕緣層212的部分下表面212b,而形成一第一圖案化導電材料層244a、一第二圖案化導電材料層244b以及多個導電盲孔結構244c,其中這些導電盲孔結構224c電性連接第一圖案化導電材料層244a與圖案化導電層222a以及圖案化導電層222a與第二圖案化導電材料層244b。至此,已完成線路基板200b的製作。

圖2A至圖2C以及圖2D"至圖2M"為本發明另一實施例之線路基板的製作方法的剖面示意圖。本實施例之線路基板200c的製作方法與現路基板200a的製作方法相似,其不同之處在於:於圖2C之步驟後,意即壓合這些絕緣層212及這些導電層222至這些金屬層202上之後,請參考圖2D",移除部分這些絕緣層212與部分這些導電層222,以形成多個顯露出這些金屬層202的第一盲孔V1。接著,請參考圖2E",移除這些導電層222以暴露出這些絕緣層212,並形成二電鍍種子層252於這些絕緣層212上與這些第一盲孔V1內。接著,請參考圖2F",形成二圖案化光阻層254於這些電鍍種子層252上。接著,請參考圖2G",以這些圖案化光阻層254為罩幕,對這些電鍍種子層252進行電鍍,以形成一導電材料246。接著,請參考圖2H",移除這些圖案化光阻層254以及這些電鍍種子層252被這些圖案化光阻層254覆蓋的部分,以於這些絕緣層252上形成二圖案化導電材料層246a以及多個導電通孔結構246b。

接著,請參考圖2I",形成另二絕緣層234於這些圖案化導電層246a上,以及形成另二導電層248於這些絕緣層234上。接著,壓合這些絕緣層234及這些導電層248,且這些圖案化導電層246a內埋於這些絕緣層212、234中。接著,請參考圖2J",分離這些金屬層202的密合區204,以形成各自分離的二線路基板200c’。在此必須說明的是,圖2J"中僅繪示其中一個線路基板200c’。接著,請再參考圖2J",移除部分絕緣層234、金屬層202以及導電層248,以形成多個顯露出圖案化導電層246a的第二盲孔V2。接著,請參考圖2K",形成另二電鍍種子層256於這些絕緣層212、234上、第一盲孔V1的一端以及第二盲孔V2內。然後,請參考圖2L",形成另二圖案化光阻層258於這些電鍍種子層256上,並以這些圖案化光阻層258為罩幕,對這些電鍍種子層256進行電鍍,以形成一導電材料249。最後,請參考圖2M",移除這些圖案化光阻層258以及這些電鍍種子層256被這些圖案化光阻層258覆蓋的部分,以於這些絕緣層212、234上形成二圖案化導電材料層249a以及多個導電通孔結構249b。於此,這些導電通孔結構246b、249b電性連接圖案化導電層246a與這些圖案化導電材料層249a。至此,以完成具有三層線路之線路基板200c的製作。

值得一提的是,上述實施例是形成三層線路之線路基板200a、200b、200c,但在其他未繪示的實施例中,可將三層線路的線路基板200a、200b、200c做為核心層,並依序完成五層、七層或七層以上的線路基板,其作法為一般的線路基板製程,本領域的技術人員當可參照前述實施例的說明,依據實際需求,而選用前述構件,以達到所需的技術效果,故在此不再贅述。

由上述的說明可知,無論是奇數層線路或偶數層線路均可使用上述的線路基板100a、100b、200a、200b、200c的製作方法完成,不僅可在相同的製作時間內完成二個線路基板100a、100b、200a、200b、200c,以加快多層線路板的製作時程,還可避免線路基板100a、100b、200a、200b、200c翹曲的問題。此外,相較於習知技術而言,本實施例之線路基板100a、100b、200a、200b、200c的製作方法無需採用金屬基板來作為支撐載板,即為一種無核心線路基板,可有效降低線路基板100a、100b、200a、200b、200c的製作成本,且可提高線路基板100a、100b、200a、200b、200c的可靠度及有效降低製作線路基板100a、100b、200a、200b、200c的時程。

值得一提的是,本發明並不限定這些金屬層102、202的形態,雖然此處所提及的這些金屬層102、202具體化分別為單一金屬層的形態,但於其他實施例中,這些金屬層102、202亦可是由多層銅箔層所組成之金屬層,此仍屬於本發明可採用的技術方案,不脫離本發明所欲保護的範圍。

詳細來說,圖3A至圖3P為本發明之一實施例之另一實施例之線路基板的製作方法的剖面示意圖。請先參考圖3A,關於本實施例的線路基板的製作方法,首先,提供二金屬層310’、310”,其中金屬層310’是由一第一銅箔層310a、一位於第一銅箔層310a上的第二銅箔層310b所組成,而金屬層310”是由一第三銅箔層310c以及一位於第三銅箔層310c上的第四銅箔層310d。其中,第二銅箔層310b藉由一膠合劑320局部結合於第四銅箔層310d上。也就是說,膠合劑320位於第二銅箔層310b與第四銅箔層310d之間,且僅局部地黏合第二銅箔層310b與第四銅箔層310d。此外,在此所述之第一銅箔層310a與其上的第二銅箔層310b可視為一無核心(coreless)結構層。同理,第三銅箔層310c與其上的第四銅箔層310d可視為一無核心結構層。

在本實施例中,第二銅箔層310b的厚度實質上大於第一銅箔層310a的厚度,其中第一銅箔層310a的厚度例如為3微米(μm),而第二銅箔層310b的厚度例如是12微米(μm)。第一銅箔層310a的厚度與第三銅箔層310c的厚度實質上相同,意即第三銅箔層310c的厚度亦例如為3微米(μm)。第二銅箔層310b的厚度與第四銅箔層110d的厚度實質上相同,意即第四銅箔層310d的厚度亦例如為12微米(μm)。其中,本實施例之第二銅箔層310b可用以作為支撐第一銅箔層310a之用,同理,第四銅箔層310d可用以作為支撐第三銅箔層310c之用。因此,本實施例無須如同習知一般使用金屬基板來作為支撐載體,可有效降低製作成本。此外,本實施例之膠合劑320例如是氰基丙烯酸酯類(一般俗稱三秒膠)、聚丙烯樹脂(即為PP膠)。值得一提的是,雖然於本實施例中是採用膠合劑320接合第二銅箔層310b與第四銅箔層310d,但於其他未繪示的實施例中,亦可透過熔接銅箔的方式來結合第二銅箔層310b與第四銅箔層310d,而此時之膠合劑320則為熔融之銅箔。此處,所述之接合方式仍應屬於本發明所欲涵蓋之樣態。

接著,請參考圖3B,形成多個從第一銅箔層310a延伸至第三銅箔層310c的第一貫孔332。意即,第一貫孔332至少貫穿第一銅箔層310a、第二銅箔層310b、第四銅箔層310d以及第三銅箔層310c。在本實施例中,形成第一貫孔332的方法包括機械鑽孔。

接著,請參考圖3C,壓合一第一絕緣層350a與一位於第一絕緣層350a上的第一導電層342於第一銅箔層310a上,以及同時壓合一第二絕緣層350b與一位於第二絕緣層350b上的第二導電層344於第三銅箔層310c上。在本實施例中,第一絕緣層350a以及第二絕緣層350b分別面對第一銅箔層310a與第三銅箔層310c,其中於壓合時,部分的第一絕緣層350a與第二絕緣層350b填充於第一貫孔332內,以填滿第一貫孔332。此外,第一導電層342與第二導電層344的材質例如是銅。

特別是,在本實施例中,第一絕緣層350a的厚度加上第一導電層342的厚度大於第一銅箔層310a的厚度加上第二銅箔層310b的厚度。其中,第一絕緣層350a的厚度例如是40微米(μm),而第一導電層342的厚度例如是18微米(μm)。同理,第二絕緣層350b的厚度加上第二導電層344的厚度大於第三銅箔層310c的厚度加上第四銅箔層310d的厚度。其中,第二絕緣層350b的厚度與第一絕緣層350a的厚度實質上相同,其例如是40微米(μm)。第二導電層344的厚度與第一導電層342的厚度實質上相同,其例如是18微米(μm)。

接著,請參考圖3D,形成多個從第一導電層342延伸至第二導電層344的第二貫孔334,其中第二貫孔334至少貫穿第一導電層342、第一絕緣層350a、第一銅箔層310a、第二銅箔層310b、第四銅箔層310d以及第三銅箔層310c、第二絕緣層350b以及第二導電層344。此外,第二貫孔334可用以作為後續輔助移除膠合劑320之用,意即移除第二銅薄層310b與第四銅箔層310d相結合的區域。一般來說,第一導電層342與第二導電層344上通常皆會由多個金屬圖案(未繪示),而金屬圖案的目的在於製程中可作為定位與對位的基準點。也就是說,第一導電層342與第二導電層344上的金屬圖案可作為與第一銅箔層310a以及第三銅箔層310c定位與對位的基準,亦可作為與後續第五銅箔層310e(請參考圖3G)的定位與對位的基準。

接著,請參考圖3E,圖案化第一導電層342與第二導電層344,以形成一第一線路層342a與一第二線路層344a。其中,圖案化第一導電層342與第二導電層344的方法包括微影蝕刻製程。特別是,由於本實施例之第一導電層342與第二導電層344是透過壓合的方式分別壓合於第一絕緣層350a上與第二絕緣層350b上,且經由圖案化的方式而形成第一線路層342a與第二線路層344a。因此,相較於習知利用電鍍方式所形成之線路層而言,本實施例之第一線路層342a與第二線路層344a具有較佳的銅厚均勻度。此外,由於本實施之第一銅箔層310a、第二銅箔層310b、第三銅箔層310以及第四銅箔層310d皆因為熱壓合而內埋於第一絕緣層350a與第二絕緣層350b中,因此於圖案化第一導電層342與第二導電層344時,可以避免外界的雜質或藥劑污染,而可維持第一銅箔層310a、第二銅箔層310b、第三銅箔層310以及第四銅箔層310d的尺寸與厚度。

接著,請參考圖3F,移除膠合劑320,以形成相互分離的一第一線路基板360a以及一第二線路基板360b。在本實施例中,可藉由前述所述之第二貫孔334來輔助移除膠合劑320。也就是說,透過第二貫孔334的形成可破壞膠合劑320與第二銅箔層310b以及第四銅箔層310d之間的黏著力,因此較易移除膠合劑320。此外,移除膠合劑320的方法例如是機械鑽孔或銑床加工。值得一提的是,在本實施例中,由於膠合劑320僅局部結合於第二銅箔層310b與第四銅箔層310d之間,因此相較於習知移除線路層與金屬基板之間大量的膠體而言,本實施例於移除膠合劑320的步驟較為簡單且製程困難度也較低,可提高製程良率。

在本實施例中,移除膠合劑320後所形成之第一線路基板360a與第二線路基板360b為相對稱之結構。其中,第一線路基板360a依序包括第一線路層342a、第一絕緣層350a、第一銅箔層310a以及第二銅箔層310b。第二線路基板360b依序包括第二線路層344a、第二絕緣層350b、第三銅箔層310c以及第四銅箔層310d。以下為了方便說明起見,僅以第一線路基板360a為例進行後續之線路基板的製作。

接著,請參考圖3G,移除第二銅箔層310b,且壓合一第三絕緣層350c以及位於第三絕緣層350c上的一第五銅箔層310e於第一線路層342a上。在本實施例中,移除第二銅箔層310b的方法例如是剝離法(lift-off),意即利用剝離的方式將第二銅箔層310b剝離第一銅箔層310a。此外,壓合第三絕緣層350c以及第五銅箔層310e於第一線路層342a上,以使第一線路層342a變成一內部線路層。意即,第一線路層342a為內埋於第三絕緣層350c與第一絕緣層350a之間的線路層。此外,壓合第五銅箔層310e於第一線路層342a上是以第一線路層342a(原第一導電層342)上的金屬圖案(未繪示)來作為基準,可確保第一銅箔層310a、第一線路層342a以及第五銅箔層310e之間具有較佳的對位精準度。

一般來說,第五銅箔層310e的厚度較薄,其例如是3微米(μm),因此當欲壓合第五銅箔層310e時,通常會先於第五銅箔層310e上再加上另一厚度較厚的銅箔層(未繪示),其厚度例如是12微米(μm),可防止壓合後第五銅箔層310e呈現彎折的現象,以保持壓合後之第五銅箔層310e的表面平整度。之後,於壓合後,再將厚度較厚的銅箔層剝離,而留下厚度較薄的第五銅箔層310e來進行後續之製程。

簡言之,本實施例之第三絕緣層350c與位於第三絕緣層350c上的第五銅箔層310e是在移除膠合劑320之後被壓合於第一線路層342a上。然而,本發明並不限定壓合第三絕緣層350c與位於其上之第五銅箔層310e以及移除膠合劑320的步驟順序。於其他實施例中,第三絕緣層350c與位於第三絕緣層350c上的第五銅箔層310e亦可在移除膠合劑320之前被壓合於第一線路層342a上。

詳細而言,可如圖4A所示,先壓合第三絕緣層350c以及位於第三絕緣層350c上的第五銅箔層310e於第一線路層342a上,以及同時壓合第四絕緣層350d以及位於第四絕緣層350d上的第六銅箔層310f於第二線路層344a上。接著,再如圖4B所示,移除膠合劑320、第二銅箔層310b以及第四銅箔層310d,以形成相互分離的一第三線路基板400c以及一第四線路基板400d。其中,移除膠合劑320、第二銅箔層310b以及第四銅箔層310d後所形成之第三線路基板400c與第四線路基板400d為相對稱之結構,且第三線路基板400c依序包括第五銅箔層310e、第三絕緣層350c、第一線路層342a、第一絕緣層350a以及第一銅箔層310a。同理,第四線路基板400d依序包括第六銅箔層310f、第四絕緣層350d、第二線路層344a、第二絕緣層350b以及第三銅箔層310c。換言之,可根據製程需求而選擇性的調整壓合絕緣層及位於其上之銅箔層於線路層上與移除膠合劑320的步驟,因此上述圖3F至圖3G僅為舉例說明,並不以此為限。

至此,已完成第一線路基板400a的製作,其中第一線路基板400a依序包括第五銅箔層310e、第三絕緣層350c、第一線路層342a、第一絕緣層350a以及第一銅箔層310a。

接著,請參考圖3H,對第五銅箔層310e與第一銅箔層310a進行一鑽孔製程,以形成多個從第五銅箔層310e延伸至第一線路層342a的第一盲孔412,以及多個從第一銅箔層310a延伸至第一線路層342a的第二盲孔414。其中,第一盲孔412與第二盲孔414暴露出部分第一線路層342a。在本實施例中,鑽孔製程例如是雷射鑽孔,意即第一盲孔412與第二盲孔414是採用雷射燒蝕的方式所形成。

接著,請參考圖3I,形成一化學銅層420於第一盲孔412與第二盲孔414內,其中化學銅層420連接第五銅箔層310e與第一線路層342a以及連接第一銅箔層310a與第一線路層342a。具體而言,在本實施例中,化學銅層420覆蓋第五銅箔層310e、第一盲孔412、第一銅箔層310a以及第二盲孔414,且第五銅箔層310e透過化學銅層420與第一線路層342a電性連接,而第一銅箔層310a透過化學銅層420與第一線路層342a電性連接。此外,形成化學銅層420的方法例如進行一無電解電鍍製程(electroless plating process)。

接著,請參考圖3J,形成一第一圖案化乾膜光阻層432於第五銅箔層310e上,以及形成一第二圖案化乾膜光阻層434於第一銅箔層310a上。其中,第一圖案化乾膜光阻層432至少暴露出第一盲孔412,第二圖案化乾膜光阻層434至少暴露出第二盲孔414。具體而言,在本實施例中,第一圖案化乾膜光阻層432暴露出位於第一盲孔412內的化學銅層420以及位於部分第五銅箔層310e上的化學銅層420。第二圖案化乾膜光阻層434暴露出位於第二盲孔414內之的化學銅層420以及位於部分第一銅箔層310e上的化學銅層420。

接著,請參考圖3K,至少於第一盲孔412內與第二盲孔414內形成一電鍍銅層440,其中電鍍銅層440填滿第一盲孔412以及第二盲孔414,且覆蓋部分化學銅層420。在本實施例中,藉由第一圖案化乾膜光阻層432與第二圖案化乾膜光阻層434作為電鍍時的罩幕,以採用填孔電鍍(via filling plating)的方式形成電鍍銅層440於第一盲孔412內、第二盲孔414內以及未覆蓋第一圖案化乾膜光阻層432與第二圖案化乾膜光阻層434的化學銅層420上。

接著,請參考圖3L,移除第一圖案化乾膜光阻層432與位於第一圖案化乾膜光阻層432之下的部分化學銅層420與部分第五銅箔層310e,以及移除第二圖案化乾膜光阻層434與位於第二圖案化乾膜光阻層434之下的部分化學銅層420與部分第一銅箔層310a。如此,以暴露出部分第三絕緣層350c與部分第一絕緣層350a,且於第一盲孔412內形成第一導電盲孔結構412a,於第二盲孔414內形成第二導電盲孔結構414a。在本實施例中,移除第一圖案化乾膜光阻層432、位於第一圖案化乾膜光阻層432之下的部分化學銅層420與部分第五銅箔層310e、第二圖案化乾膜光阻層434以及位於第二圖案化乾膜光阻層434之下的部分化學銅層420與第一銅箔層310a的方法,例如是進行一蝕刻製程。至此,已形成與第一線路層342a電性連接的第一導電盲孔結構412a與第二導電盲孔結構414a。

接著,請參考圖3M,形成一第一保護層452於第三絕緣層350c上,以及形成一第二保護層454於第一絕緣層350a上。在本實施例中,第一保護層452覆蓋第三絕緣層350c與暴露於第三絕緣層350c上的第一導電盲孔結構412a,用以保護第一導電盲孔結構412a的圖案完整性。同理,第二保護層454覆蓋第一絕緣層350a與暴露於第一絕緣層350a上的第二導電盲孔結構414a,用以保護第二導電盲孔結構414a的圖案完整性。此外,形成第一保護層452與第二保護層454的方法例如是網版印刷,而第一保護層452與第二保護層454的材質例如是油墨。

接著,請參考圖3N,進行一研磨製程,以移除部分第一保護層452至暴露出第一導電盲孔結構412a的表面,以及移除部分第二保護層454至暴露出第一導電盲孔結構412a的表面。此時,第一保護層452的表面與第一導電盲孔結構412a的表面實質上切齊,而第二保護層454的表面與第二導電盲孔結構414a的表面實質上切齊。

接著,請參考圖3O,移除遺留的第一保護層452與第二保護層454,以暴露出部分第三絕緣層350c、暴露於第三絕緣層350c上的第一導電盲孔結構412a、部分第一絕緣層350a以及暴露於第一絕緣層350a上的第二導電盲孔結構414a。在本實施例中,形成第一保護層452與第二保護層454、進行研磨製程以及移除第一保護層452與第二保護層454等連續之製程步驟的目的在於使第一導電盲孔結構412a的表面與第二導電盲孔結構414a的表面具有較佳的表面平整度,有利於後續與晶片的封裝製程。

接著,請參考圖3P,形成一第一防焊層462於第三絕緣層350c上,以及形成一第二防焊層464於第一絕緣層350a上。在本實施例中,第一防焊層462具有多個第一開口462a,其中第一開口462a暴露出部分第一導電盲孔結構412a,可用以作為接合墊之用。第二防焊層464具有多個第二開口464a,其中第二開口464a暴露出部分第二導電盲孔結構414a,可用以作為接合墊之用。至此,已完成線路基板300的製作。

由於第一防焊層462之第一開口462a所暴露出部分第一導電盲孔結構412a可用以作為接合墊之用,而第二防焊層464之第二開口464a所暴露出部分第二導電盲孔結構414a可用以作為接合墊之用。如此,當晶片(未繪示)藉由打線接合或覆晶接合的方式與接合墊電性連接,並以填膠模具將晶片包覆於一膠體(未繪示)內之後,即可完成晶片封裝製程。換言之,本實施例之線路基板300適於作為晶片封裝載板。

簡言之,由於本實施例無須藉由金屬基板來支撐第一銅箔層310a與第三銅箔層310c,因此相較於習知技術而言,本實施例之線路基板300的製作方法可有效降低製作成本。此外,本實施例藉由壓合第一導電層342與第二導電層344,之後再藉由圖案化第一導電層342與第二導電層344的方式來形成第一線路層342a與第二線路層344a。相較於習知藉由電鍍方式所形成之線路層而言,本實施例之第一線路層342a與第二線路層344a具有較佳的銅厚均勻度。此外,本實施例藉由第一線路層342a(原第一導電層342)作為第一銅箔層310a與第五銅箔層310e的定位與對位基準。如此一來,可有效提昇線路基板300的對位精準度,使所形成線路基板300具有較佳的生產良率與可靠度。

綜上所述,本發明先將二金屬層的周圍接合,以形成一密封區。待完成雙面的絕緣層及雙面的導電層的壓合步驟之後,再將二金屬層分離。因此,相較於習知技術而言,本發明之線路基板的製作方法無需採用金屬基板來作為支撐載板,意即為一無核心線路基板,可有效降低線路基板的製作成本,且可提高線路基板的可靠度及有效降低製作線路基板的時程。此外,本發明亦無需如同習知使用大量的膠體來固定金屬基板與線路層,因此本發明之線路基板的製作方法無須面臨移除大量膠體層的難題,可有效減少製程困難度與製程步驟。此外,由於本發明亦可利用壓合的方式壓合導電層,之後再藉由圖案化導電層的方式來形成線路層。

雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100a’、100b...線路基板

102...金屬層

104...密合區

112...絕緣層

112a...上表面

112b...下表面

122、122’...導電層

124、124’...導電材料

124a...第一圖案化導電材料

124b...第二圖案化導電材料

124c...導電盲孔結構

132...電鍍種子層

134...圖案化光阻層

200a、200a’、200b、200c、200c’...線路基板

202...金屬層

204...密合區

232、212、234...絕緣層

212b...下表面

222...導電層

222a...圖案化導電層

232a...上表面

242、248...導電層

244、244’...導電材料

244a...第一圖案化導電材料層

244b...第二圖案化導電材料層

244c...導電盲孔結構

246...導電材料

246a...圖案化導電材料層

246b...導電盲孔結構

249...導電材料

249a...圖案化導電材料層

249b...導電盲孔結構

252、256...電鍍種子層

254、258...圖案化光阻層

300...線路基板

310’、310”...金屬層

310a...第一銅箔層

310b...第二銅箔層

310c...第三銅箔層

310d...第四銅箔層

310e...第五銅箔層

310f...第六銅箔層

320...膠合劑

332...第一貫孔

334...第二貫孔

342...第一導電層

342a...第一線路層

344...第二導電層

344a...第二線路層

350a...第一絕緣層

350b...第二絕緣層

350c...第三絕緣層

350d...第四絕緣層

360a...第一線路基板

360b...第二線路基板

400a...第一線路基板

400c...第三線路基板

400d...第四線路基板

412...第一盲孔

412a...第一導電盲孔結構

414...第二盲孔

414a...第二導電盲孔結構

420...化學銅層

432...第一圖案化乾膜光阻層

434...第二圖案化乾膜光阻層

440...電鍍銅層

452...第一保護層

454...第二保護層

462...第一防焊層

462a...第一開口

464...第二防焊層

464a...第二開口

H...貫孔

V...盲孔

V1...第一盲孔

V2...第二盲孔

圖1A至圖1H為本發明之一實施例之線路基板的製作方法的剖面示意圖。

圖1A至圖1E以及1F’至圖1J’為本發明另一實施例之線路基板的製作方法的剖面示意圖。

圖2A至圖2I為本發明之一實施例之另一實施例之線路基板的製作方法的剖面示意圖。

圖2A至圖2G以及圖2H’至圖2K’為本發明另一實施例之線路基板的製作方法的剖面示意圖。

圖2A至圖2C以及圖2D"至圖2M"為本發明另一實施例之線路基板的製作方法的剖面示意圖。

圖3A至圖3P為本發明之一實施例之另一實施例之線路基板的製作方法的剖面示意圖。

圖4A至圖4B為本發明之一實施例之另一實施例之線路基板的製作方法的剖面示意圖。

100a’...線路基板

102...金屬層

112...絕緣層

122...導電層

124...導電材料

V...盲孔

Claims (16)

  1. 一種線路基板的製作方法,包括:接合二金屬層的周緣,以形成一密合區;形成至少一貫穿該密合區的貫孔;形成二絕緣層於該二金屬層上,並形成二導電層於該二絕緣層上;壓合該二絕緣層及該二導電層至該二金屬層上,其中相接合的該二金屬層內埋於該二絕緣層中,且該二絕緣層填入於該貫孔內;以及分離該二金屬層的該密合區,以形成各自分離的二線路基板。
  2. 如申請專利範圍第1項所述之線路基板的製作方法,其中接合該二金屬層的周緣的方法包括電銲、點銲或藉由一膠合劑,且該膠合劑的材質包括氰基丙烯酸酯類或聚丙烯樹脂。
  3. 如申請專利範圍第1項所述之線路基板的製作方法,更包括:於壓合該二絕緣層及該二導電層至該二金屬層上之後,移除部分該二絕緣層與部分該二導電層,以形成多個顯露出該二金屬層的盲孔;形成一導電材料於該些盲孔中與未被移除的該二導電層上;以及於分離該二金屬層的該密合區之後,圖案化該導電材料、該金屬層與該導電層。
  4. 如申請專利範圍第1項所述之線路基板的製作方法,更包括:於壓合該二絕緣層及該二導電層至該二金屬層上之後,移除部分該二絕緣層與部分該二導電層,以形成多個顯露出該二金屬層的盲孔;移除該二導電層以暴露出該二絕緣層;形成二電鍍種子層於該二絕緣層上與該些盲孔內;於分離該二金屬層的該密合區之後,並移除該金屬層以暴露出部分該絕緣層;分別形成一圖案化光阻層於位於該電鍍種子層上以及於被暴露出的該絕緣層上;以該些圖案化光阻層為罩幕,對該些電鍍種子層進行電鍍;以及移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分。
  5. 如申請專利範圍第1項所述之線路基板的製作方法,更包括:於壓合該二絕緣層及該二導電層至該二金屬層上之後,圖案化該二導電層,以形成該二圖案化導電層;形成另二絕緣層於該二圖案化導電層上,以及形成另二導電層於該另二絕緣層上;壓合該些絕緣層及該另二導電層,且該二圖案化導電層內埋於該些絕緣層中;於分離該二金屬層的該密合區之後,移除部分該些絕緣層、部分該金屬層及部分該另一導電層,以形成多個顯露出該圖案化導電層的盲孔;形成一導電材料於該些盲孔中與未被移除的該金屬層與該另一導電層上;以及圖案化該導電材料、該金屬層與該另一導電層。
  6. 如申請專利範圍第1項所述之線路基板的製作方法,更包括:於壓合該二絕緣層及該二導電層至該二金屬層上之後,圖案化該二導電層,以形成該二圖案化導電層;形成另二絕緣層於該二圖案化導電層上,以及形成另二導電層於該另二絕緣層上;壓合該些絕緣層及該另二導電層,且該二圖案化導電層內埋於該些絕緣層中;於分離該二金屬層的該密合區之後,移除部分該些絕緣層、部分該金屬層及部分該另一導電層,以形成多個顯露出該圖案化導電層的盲孔;移除該另一導電層以及該金屬層,以暴露出該些絕緣層;形成二電鍍種子層於該些絕緣層上與該些盲孔內;形成二圖案化光阻層於該二電鍍種子層上;以該些圖案化光阻層為罩幕,對該些電鍍種子層進行電鍍;以及移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分。
  7. 如申請專利範圍第1項所述之線路基板的製作方法,更包括:於壓合該二絕緣層及該二導電層至該二金屬層上之後,移除部分該二絕緣層與部分該二導電層,以形成多個顯露出該二金屬層的第一盲孔;移除該二導電層以暴露出該二絕緣層;形成二電鍍種子層於該二絕緣層上與該些第一盲孔內;形成二圖案化光阻層於該些電鍍種子層上;以該些圖案化光阻層為罩幕,對該些電鍍種子層進行電鍍;移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分,以於該二絕緣層上形成二圖案化導電層以及多個導電通孔結構;形成另二絕緣層於該二圖案化導電層上,以及形成另二導電層於該另二絕緣層上;壓合該些絕緣層及該另二導電層,且該二圖案化導電層內埋於該些絕緣層中;於分離該二金屬層的該密合區之後,移除部分該些絕緣層、該金屬層及該另一導電層,以形成多個顯露出該圖案化導電層的第二盲孔;形成另二電鍍種子層於該另二絕緣層上、該些第一盲孔的一端以及該些第二盲孔內;形成另二圖案化光阻層於該另二電鍍種子層上;以該另二圖案化光阻層為罩幕,對該另二電鍍種子層進行電鍍;以及移除該另二圖案化光阻層以及該另二電鍍種子層被該另二圖案化光阻層覆蓋的部分。
  8. 如申請專利範圍第1項所述之線路基板的製作方法,其中該二金屬層分別包括一第一銅箔層以及一第二銅箔層,且各該第二銅箔層的厚度實質上大於各該第一銅箔層的厚度,該些第二銅箔層彼此相接合。
  9. 如申請專利範圍第8項所述之線路基板的製作方法,更包括:壓合該二絕緣層及該二導電層至該二金屬層上之後,圖案化該二導電層,以形成一第一圖案化導電層以及一第二圖案化導電層;形成多個從該第一圖案化導電層延伸至該第二圖案化導電層的第一貫孔;於分離該二金屬層的該密合區之後,移除該第二銅箔層;形成一第一絕緣層於該第一圖案化導電層上,以及形成一第一導電層於該第一絕緣層上;壓合該第一絕緣層及該第一導電層,且該第一圖案化導電層內埋於該絕緣層與該第一絕緣層中;移除部分該絕緣層、該第一絕緣層、部分該第一銅箔層及部分該第一導電層,以形成多個顯露出該第一圖案化導電層的第一盲孔;分別形成一電鍍種子層於未移除之該第一銅箔層上與該些第一盲孔內以及於未移除之該第一導電層上與該些第一盲孔內;形成二圖案化光阻層於該些電鍍種子層上;以該些圖案化光阻層為罩幕,對該些電鍍種子層進行電鍍,以於該些第一盲孔內形成多個導電盲孔結構;以及移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分。
  10. 如申請專利範圍第9項所述之線路基板的製作方法,其中形成該第一絕緣層於該第一圖案化導電層上,以及形成該第一導電層於該第一絕緣層上是在分離該二金屬層的該密合區之後。
  11. 如申請專利範圍第9項所述之線路基板的製作方法,其中形成該第一絕緣層於該第一圖案化導電層上,以及形成該第一導電層於該第一絕緣層上是在分離該二金屬層的該密合區之前。
  12. 如申請專利範圍第11項所述之線路基板的製作方法,更包括:形成該第一絕緣層於該第一圖案化導電層上,以及形成該第一導電層於該第一絕緣層上時,形成一第二絕緣層與該第二圖案化導電層上,以及形成一第二導電層於該第二絕緣層上。
  13. 如申請專利範圍第9項所述之線路基板的製作方法,更包括:移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分之後,形成一第一保護層於該第一絕緣層上,以及形成一第二保護層於該第二絕緣層上,其中該第一保護層與該第二保護層覆蓋該些導電盲孔結構;進行一研磨製程,以移除部分該第一保護層與部分該第二保護層至暴露出該些導電盲孔結構;移除遺留的該第一保護層與該第二保護層。
  14. 如申請專利範圍第9項所述之線路基板的製作方法,更包括移除該些圖案化光阻層以及該些電鍍種子層被該些圖案化光阻層覆蓋的部分之後,形成一第一防焊層於該第一絕緣層上,以及形成一第二防焊層於該第二絕緣層上,其中該第一防焊層具有多個第一開口,該第二防焊層具有多個第二開口,該些第一開口與該些第二開口暴露出部分該導電盲孔結構。
  15. 一種以申請專利範圍第3項所述之線路基板的製作方法所製作的線路基板,包括:一圖案化的金屬層;一圖案化的導電層;一絕緣層,位於該圖案化的金屬層與該圖案化的導電層之間;以及一導電材料,位於多個盲孔中,該些盲孔貫穿該些絕緣層,而該導電材料電性連接於該圖案化的金屬層與該圖案化的導電層。
  16. 一種以申請專利範圍第5項所述之線路基板的製作方法所製作的線路基板,包括:一圖案化的金屬層;一圖案化的導電層;一圖案化導電層,位於圖案化的該金屬層與圖案化的該導電層之間;二絕緣層,分別位於圖案化的該金屬層與該圖案化導電層之間與圖案化的該導電層與該圖案化導電層之間;以及一導電材料,位於多個盲孔中,該些盲孔貫穿該些絕緣層,而該導電材料電性連接於圖案化的該金屬層與該圖案化導電層之間與圖案化的該導電層與該圖案化導電層之間。
TW099141954A 2009-12-29 2010-12-02 線路基板及其製作方法 TWI400025B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW98145638 2009-12-29
TW99112313 2010-04-20
TW099141954A TWI400025B (zh) 2009-12-29 2010-12-02 線路基板及其製作方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
TW099141954A TWI400025B (zh) 2009-12-29 2010-12-02 線路基板及其製作方法
EP10195993A EP2421340A1 (en) 2009-12-29 2010-12-20 Circuit substrate and manufacturing method thereof
CN2010106062075A CN102194703A (zh) 2010-03-16 2010-12-24 线路基板及其制作方法
JP2010291071A JP2011139064A (ja) 2009-12-29 2010-12-27 回路板とその製造方法
US12/979,334 US20110154658A1 (en) 2009-12-29 2010-12-28 Circuit substrate and manufacturing method thereof
US13/552,654 US9603263B2 (en) 2009-12-29 2012-07-19 Manufacturing method of circuit substrate

Publications (2)

Publication Number Publication Date
TW201124028A TW201124028A (en) 2011-07-01
TWI400025B true TWI400025B (zh) 2013-06-21

Family

ID=44185735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141954A TWI400025B (zh) 2009-12-29 2010-12-02 線路基板及其製作方法

Country Status (4)

Country Link
US (2) US20110154658A1 (zh)
EP (1) EP2421340A1 (zh)
JP (1) JP2011139064A (zh)
TW (1) TWI400025B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451817B (zh) * 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI445118B (zh) 2012-02-09 2014-07-11 Subtron Technology Co Ltd 分邊設備及其操作方法
JP2014082490A (ja) * 2012-09-28 2014-05-08 Hitachi Chemical Co Ltd 多層配線基板
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI621381B (zh) * 2014-04-02 2018-04-11 Jx Nippon Mining & Metals Corp Laminated body with metal foil with carrier
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
JP6493404B2 (ja) * 2014-07-18 2019-04-03 三菱瓦斯化学株式会社 積層体の製造方法及び半導体素子搭載用基板の製造方法
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
US10332757B2 (en) * 2017-11-28 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a multi-portion connection element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008218450A (ja) * 2007-02-28 2008-09-18 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
US3346950A (en) * 1965-06-16 1967-10-17 Ibm Method of making through-connections by controlled punctures
JPH06120661A (ja) * 1992-10-01 1994-04-28 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
JP2000036659A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
US20020125044A1 (en) * 2000-12-28 2002-09-12 Henry Johnson Layered circuit boards and methods of production thereof
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP4203537B2 (ja) * 2003-08-08 2009-01-07 日本特殊陶業株式会社 配線基板の製造方法、及び配線基板
TWI231166B (en) * 2004-04-16 2005-04-11 Unimicron Technology Corp Structure for connecting circuits and manufacturing process thereof
JP4502697B2 (ja) * 2004-04-21 2010-07-14 三洋電機株式会社 多層基板の製造方法、多層基板および回路装置
JP4461912B2 (ja) * 2004-06-08 2010-05-12 日立化成工業株式会社 多層プリント配線板の製造方法
JP2006049660A (ja) * 2004-08-06 2006-02-16 Cmk Corp プリント配線板の製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-02 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TWI306370B (en) * 2006-03-31 2009-02-11 Advanced Semiconductor Eng Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same
TWI294678B (en) * 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
JP5280032B2 (ja) * 2007-09-27 2013-09-04 新光電気工業株式会社 配線基板
JP2009164492A (ja) * 2008-01-09 2009-07-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
US20090321932A1 (en) * 2008-06-30 2009-12-31 Javier Soto Gonzalez Coreless substrate package with symmetric external dielectric layers
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218450A (ja) * 2007-02-28 2008-09-18 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品装置の製造方法
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Also Published As

Publication number Publication date
EP2421340A1 (en) 2012-02-22
US9603263B2 (en) 2017-03-21
JP2011139064A (ja) 2011-07-14
TW201124028A (en) 2011-07-01
US20110154658A1 (en) 2011-06-30
US20120279630A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
US9018538B2 (en) Wiring substrate having columnar protruding part
US9258899B2 (en) Method of fabricating a wiring board
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI598221B (zh) 配線基板之製造方法及支持件
US8387239B2 (en) Manufacturing method of embedded circuit substrate
US20130118680A1 (en) Method for fabricating a packaging substrate
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
JP3615727B2 (ja) 半導体装置用パッケージ
KR100333627B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
US7550320B2 (en) Method of fabricating substrate with embedded component therein
US8168513B2 (en) Method for fabricating packaging substrate
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP4271590B2 (ja) 半導体装置及びその製造方法
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
CN100569051C (zh) 电路基板制造方法
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP6271021B2 (ja) 超微細ピッチのPoPコアレスパッケージ
US8797757B2 (en) Wiring substrate and manufacturing method thereof
TWI286359B (en) Method for producing wiring substrate
JP5339928B2 (ja) 配線基板及びその製造方法
TWI437668B (zh) 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法
KR101103857B1 (ko) 인쇄 배선 보드 및 그 제조 방법
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns