KR100917124B1 - 초박판형 패키지 기판 제조 방법 - Google Patents

Abstract

본 발명은 초박판형 패키지 기판을 제조하는 방법에 관한 것으로, 코어리스 기판 패키지 기판을 제조하는 데 있어서 기판을 가공하는 단계에서는 적정 기판 두께를 유지함으로써 기판 가공 중에 기판이 휘는 문제를 해결함과 동시에 기판 가공 후 반도체 다이를 패키징하고 나면 기판의 두께를 초박판화할 수 있는 제조 공법을 제공한다.

본 발명은 동박 피복 레이어(CCL) 또는 CAC 캐리어에 레이어를 적층하고 홀을 형성하고 솔더 도금을 진행하여, 구리 캡핑 레이어와 함께 상부에 동도금 층을 형성한 후 Ni/Au 층을 형성함으로써 반도체 다이 패키지를 위한 패드와 솔더를 완성하고 나면, 사용하였던 캐리어를 필 오프하여 제거함으로써 기판의 두께를 초박형화하는 기술을 제공한다.

초박형, 패키지 기판, 플립 칩, 기판, 솔더, SIP, SoP.

Description

초박판형 패키지 기판 제조 방법{METHOD OF FABRICATING AN ULTRA THIN PACKAGE SUBSTRATE}

본 발명은 초박판형(Ultra Thin) 패키지 기판(Package Substrate)을 제조하는 방법에 관한 것으로, 코어가 없는 기판(coreless substrate; "코어리스 기판"이라 칭함) 형태의 패키지 기판을 제조하는 방법에 관한 것이다. 본 발명은 반도체 다이를 실장하는 패키지 기판의 두께를 80 ㎛ 정도로 초박판화 하면서도, 기판 가공 시에 기판이 얇아서 발생하는 기판의 휨 문제 및 이로 인한 불량 발생 문제를 해결하고, 고신뢰성 및 저비용의 솔더(solder)를 형성하는 제조 공법에 관한 것이다.

최근 들어, 전자제품이 소형화 되어감에 따라 반도체 칩을 웨이퍼 레벨에서 실장하는 패키지 기판의 두께가 100 ㎛ 이하로 초박형화 하고 있다. 반도체 칩(또는 "반도체 다이"라 칭함)을 패키지 기판에 탑재하기 위해서는, 기판의 패드 위에 반도체 칩을 직접 솔더(solder)로써 접합하는 기술을 사용하고 있다.

반도체 다이를 플립 칩 방식으로 패키지 기판에 직접 접합하기 위하여 여러 가지 공법이 소개되고 있으며, 도1a 내지 도1h는 당업계에서 실시하고 있는 종래 기술 중 한 공법에 따라 패키지 기판을 형성하는 프로세스 플로우를 나타낸 도면이다.

도1a를 참조하면, 절연층(10)을 사이로 하여 양면에 동박(11, 12)이 피복되어 있는 동박 피복 레이어(copper cladded layer; 통상 당업계에서는 "CCL"이라 칭함; 100)가 도시되어 있다.

도1b에 도시한 바와 같이, CCL(100)에 드라이 필름(도시 생략)을 도포하고 패턴 형성하여 동박(11)을 선택적으로 에칭함으로써 패드가 형성될 부분을 정의한다. 계속해서, 노출된 절연층(10)에 대해 식각을 수행함으로써 홀을 형성한다(도1c). 이어서, 도1d를 참조하면 동도금(15)을 수행하여 식각된 부위를 충진한다.

이어서, 패드 부분을 가리도록 드라이 필름(30)을 패턴 형성하고(도1e) 식각 공정을 진행함으로써 노출된 동박을 식각 제거한다(도1f). 그리고 나면, 드라이 필름(30)은 제거되고(도1g) 솔더 레지스트(40)가 도포된다(도1g). 솔더 레지스트(40)는 감광성 솔더 레지스트를 이용할 수 있다. 이어서, Ni 도금(41)과 금도금 층(42)이 형성한다(도1h).

그런데, 종래 기술의 경우 CCL 코어를 사용하므로 기판의 전체 두께가 두꺼워지는 문제가 있다. 이와 같은 문제를 해결하기 위하여, 동판에 금도금 패드를 형성하여 반도체 칩을 실장하고 본딩 작업을 진행하고 에폭시 몰딩을 완료한 후에 동판을 알칼리 에칭을 통해 제거함으로써 기판의 두께를 박형화하는 방식이 제안되었다.

그러나, 종래 기술의 경우 코어리스 기판을 가공하는 과정에서 기판이 휘는 문제가 발생하게 되며, 특히 IR 리플로우(reflow) 공정 단계에서 박형 기판이 휘는 문제가 심각하다. 또한, 종래 기술의 경우 소프트 금도금을 수행하므로 제조 원가가 상승하는 효과가 있고, 캐리어 타입에 적용 시에 Cu 메탈 마이그레이션(metal migration)으로 인한 신뢰성 저하 문제가 대두하고 있다.

따라서, 본 발명의 제1 목적은 패키지 기판의 두께를 초박형으로 유지하면서도 기판 가공 시에 기판이 휘는 문제를 해결할 수 있는 패키지 기판 제조 방법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 신뢰성이 우수한 저비용 솔더 형성 방법과 Cu 메탈 마이그레이션 문제를 해결한 패키지 기판 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 CCL 코어 기판의 상하부면 및 측면 전체에 대해 동도금을 실시하여 캐리어를 준비한 후에 캐리어의 상하부면에 레이어를 적층하고, 홀 가공과 금도금 공정을 진행하여 패드 및 솔더를 가공한 후에, 캐리어의 측면에 형성한 동도금을 알칼리 에칭을 하여 제거하여 캐리어의 중간 절연층을 기준으로 하여 상하 적층 구조를 각각 서로 필 오프 박리함으로써 두 개의 패키지 기판을 분리해서 형성한 후 반도체 다이를 실장하고 다이싱 한 후에 기판 하부면에 부착되어 있는 동박을 알칼리 에칭을 통해 분리 제거함으로써 최종적으로 초박형 패키지 기판을 얻는 공법을 제안하고 있다.

보다 구체적으로 설명하면, 본 발명은 반도체 다이를 실장하는 패키지 기판을 제조하는 방법에 있어서, (a) 절연층("제1 절연층"이라 칭함)을 사이에 두고 상하 양면에 동박("제1 동박"이라 칭함)이 피복된 코어 기판의 상하 양면과 측면 전체에 대해 동도금을 수행하여 노출된 절연층 측면에 대해서도 동박("제2 동박"이라 칭함)을 피복하는 단계; (b) 상기 코어 기판의 표면에 절연층("제2 절연층"이라 칭함)과 동박("제3 동박"이라 칭함)을 적층하고 상기 제3 동박을 선택적으로 개구하여 패드를 형성할 부위를 정의하고, 선택적으로 개구되어 노출된 상기 제2 절연층 표면으로부터 제2 동박이 노출될 때까지 상기 제2 절연층을 식각함으로써 홀("제1 홀"이라 칭함)을 형성하고, 전해 솔더 도금을 실시하여 상기 제1 홀 내부를 솔더 도금으로 충진하는 단계; (c) 상기 패드 위치를 정의하기 위하여 사용되었던 드라이 필름을 박리 제거하고 기판 표면을 연마하여 평탄화한 후, 기판의 전면에 동도금을 실시하여 제4 동박을 형성하는 단계; (d) 상기 제3 동박과 제4 동박을 선택적으로 식각하여 상기 솔더 도금으로 충진된 홀의 상부를 제4 동박으로 캡핑하는 구리 캡핑 레이어를 형성하는 단계; (e) 상기 기판의 표면에 절연층("제3 절연층"이라 칭함)과 동박("제5 동박"이라 칭함)을 적층하고, 상기 제5 동박을 상기 구리 캡핑 레이어가 위치한 부위 상단만을 정렬하여 선택적으로 개구하고 상기 제3 절연층을 상기 구리 캡핑 레이어 표면까지 선택적으로 식각함으로써 상기 제3 절연층에 홀("제2 홀"이라 칭함)을 상기 구리 캡핑 레이어 위에 형성하고, 동도금을 실시하여 상기 제2 홀을 동도금으로 충진하여 패드를 형성하는 단계; (f) 상기 제2 홀 형 성 및 동도금을 을 위해 사용하였던 드라이 필름을 박리 제거하고 기판의 표면에 절연 잉크 또는 솔더 레지스트를 페이스트하고, 상기 노출된 동도금 패드 표면에 Ni/Au 도금을 수행하는 단계; (g) 상기 기판을 알칼리 에칭 용액으로 식각함으로써 기판의 측면에 노출 형성되어 있는 제2 동박을 식각 제거하는 단계; 및 (h) 측면 동박(제2 동박)이 제거되어 밀착력이 약화된 기판으로부터 제1 절연층을 벗겨 냄(peel off)으로써, 상기 제1 절연층을 기준으로 하여 상하로 각각 동박(제1 동박) 위에 적층된 두 개의 기판으로 서로 분리하는 단계를 포함하는 패키지 기판 제조 방법을 제공한다.

또한, 본 발명에 따라 제작되어 표면에 Ni/Au 도금된 패드 위에 반도체 다이를 플립 칩 실장하고 나면, 각각의 반도체 다이를 서로 분리하도록 반도체 칩 별로 다이싱 절단하는 하고, 다이싱 된 기판의 하부에 아직 붙어 있는 동박(제1 동박)은 알칼리 식각 용액으로 식각하여 동박 판을 제거하면 얇은 두께의 반도체 칩 실장 패키지 기판을 얻게 된다.

이상에서 살펴 본 바와 같이, 본 발명은 반도체 칩을 실장할 때까지는 캐리어 CCL을 포함하여 가공을 하므로 가공 도중에 기판이 휘거나 구부러지는 위험 요소가 전혀 없음을 알 수 있으며, 다이 실장을 위한 패드는 Ni/Au 코팅된 동도금 패드를 사용하고 마더 보드 기판에 패키지 기판을 실장할 솔더는 전해 도금으로 형성되고 솔더 사이에는 댐이 형성되어 있으므로 솔더 실장 시에 전기적 단락의 위험이 전혀 없다. 본 발명에 따라 사용되는 캐리어(carrier)의 양호한 실시예로서, 동 박 피복된 레이어(CCL) 또는 CAC 동박을 이용할 수 있으며, 캐리어 양면에 제품을 빌드업(build-up) 하여, 한 번에 2장의 동일 제품을 생산할 수 있는 장점이 있다.

또한, 본 발명은 CCL 층을 캐리어로 이용하고 프로세스 완료 후에는 적층 구조로부터 박리하여 제거하므로, 프로세스 과정 중에는 기판의 두께를 340 ~ 500 ㎛ 정도로 유지함으로써 공정 진행 중에 기판이 휘는 현상을 방지할 수 있다. 한편, 반도체 다이를 패키지 하는 단계에서의 기판 두께는 약 150 ~ 230 ㎛ 정도로 유지하고, 패키지 완료 후에는 동박판을 제거하게 되므로 약 80 ㎛ 내외의 초박형 패키지를 확보할 수 있게 된다.

더욱이, 본 발명의 경우 솔더를 소프트 골드 공법으로 처리하는 대신에 솔더 도금을 시행하므로 솔더의 신뢰성을 높일 수 있음은 물론이고 내열성이 제고되고 제조 단가를 낮출 수 있는 장점이 있다. 또한, 소프트 골드 공법보다 솔더 도금에 의한 솔더 형성 방법은 구리 메탈 마이그레이션(metal migration)에 대하여 뛰어난 특징이 있다.

이하에서는, 첨부 도면 도2a 내지 도2p를 참조하여 본 발명에 따른 초박형 패키지 기판의 제조 방법을 상세히 설명한다. 도2a 내지 도2p는 본 발명의 양호한 실시예에 따른 초박형 패키지 기판 제조 공법을 나타낸 도면이다.

도2a를 참조하면, 본 발명은 양호한 실시예로서 동박(11, 12, "제1 동박"이라 칭함)이 절연층(10; "제1 절연층"이라 칭함)의 상하 양쪽 표면에 피복된 레이어(copper cladded layer; 통상 당업계에서는 "CCL"이라 칭하고 있다; 100)을 캐리 어(carrier)로 해서 시작된다. 본 발명의 양호한 실시예로서, 캐리어 역할로서 CCL 대신에 CAC를 사용할 수도 있으며, CCL(100)에 대해 전기 동도금을 진행하여 CCL의 상부면과 하부면은 물론 측면 절연층 위에도 전기 동도금 층(101; "제2 동박"이라 칭함)을 형성한다(도2b).

이하에서 상술하겠지만, CCL 층의 측면에 도금된 동박을 공정을 모두 진행한 후에 최종 제거하고 절연층 위아래의 적층판을 서로 벗겨 냄으로써 두 개의 패키지 기판을 생산하는 것을 본 발명의 요지로 하고 있다.

이어서, 절연층("제2 절연층"이라 칭함; 103)과 동박("제3 동박"이라 칭함; 104)을 적층하게 된다. 도2c에는 제2 절연층(103)과 제3 동박(104)이 적층된 후 식각 패턴 형성된 모습을 보이고 있다. 여기서, 본 발명의 양호한 실시예로서, 레진(resin)이 도포된 동박, 즉 RCC(resin coated copper; 105)를 적층하고, 패드 부위를 정의하기 위한 포토리소그래피(photolithography) 작업을 위하여 감광성의 드라이 필름(D/F; 130; "제1 보호층"이라 칭함)을 도포하고 현상, 식각 공정을 진행하여 도2c와 같이 선택적으로 제2 절연층(103)이 노출되도록 제3 동박(104)을 식각 패턴을 형성한다.

이어서, 플라즈마 에칭 공정을 진행하여 노출된 제2 절연층(103)을 식각함으로써 홀("제1 홀"이라 칭함; 131)을 형성한다. 이어서, 전해 솔더 도금을 진행해서 제1 홀 내부를 솔더(132)로 드라이 필름(130) 층 높이까지 충진한다(도2e). 그리고 나면, 드라이 필름(130)을 박리하여 제거하고, 그 결과 기판의 표면에는 솔더(132)와 패턴 형성된 제3 동박(104)이 나타나게 된다(도2f).

이어서, 도2g를 참조하면, 기판의 표면 전면을 연마하여 평탄화하고, 기판 전면에 동도금을 진행하여 솔더(132) 위에 구리 캡핑 레이어(Cu capping layer)를 패턴 형성할 동박(151; "제4 동박"이라 칭함)을 도포한다. 제4 동박(151) 표면에 드라이 필름(도시하지 않음; "제2 보호층"이라 칭함)을 도포하고 솔더(132) 위에만 제4 동박(151)이 남도록 드라이 필름을 선택적으로 식각 패턴 형성하고 식각 공정을 수행함으로써, 제4 동박(151)과 하층의 제3 동박(104)을 선택적으로 식각한다.

그 결과, 기판의 표면에는 솔더(132) 상부에는 제4 동박을 선택 식각하여 형성한 구리 캡핑 레이어(151')를 지닌 형태가 얻어지고, 나머지 부위는 제2 절연층(103)이 노출된 상태가 된다(도2h).

도2i를 참조하면, 절연층(162; "제3 절연층"이라 칭함)으로서 프리프레그(PREPREG)와 동박(163; "제5 동박"이라 칭함)이 적층되고, 다시 드라이 필름(도시하지 않음; "제3 보호층"이라 칭함)을 도포하여 패턴 형성하고, 식각 공정을 수행함으로써 구리 캡핑 레이어(151')가 덮여진 솔더(132) 위에 홀("제2 홀"이라 칭함; 도면에 도시하지 않았으며 도면에는 동도금이 충진된 모습을 도시하고 있음)을 형성하고 동도금을 수행함으로써 구리 캡핑 레이어 위에 동도금 패드(171)를 형성한다(도2j).

이어서, 도2k에서와 같이 기판 전면에 감광성 솔더 레지스트(PSR; 172)를 도포하고, 본 발명의 양호한 실시예로서 Ni/Au 도금을 진행하여 Ni 층(173)과 금 도금 층(174)을 형성한다. 이와 같이 하여, 캐리어를 기준으로 하여 상하에 각각 한 쌍씩 반도체 다이 접합을 위한 솔더 패드(171)와 솔더(132)가 형성되어 있게 된다.

이제, 남은 작업은 상하 한 쌍의 패키지 기판을 두 개로 분리하는 작업인데, 본 발명은 기판의 상부 적층 구조와 하부 적층 구조를 잇고 있는 제1 절연층(10)을 벗겨(peel off) 냄으로써 서로 분리한는 것을 특징으로 한다.

이를 위하여, 본 발명에 따라 제작된 기판을 알칼리 용액에 담구어서 에칭하면 기판의 측면에 동도금되어 붙어 있던 동박(제2 동박)이 제거된다(도2l). 그 결과, 캐리어를 구성하는 제1 절연층(10)은 대기에 노출하게 되며 그 밀착력은 약화된다. 따라서, 기판을 양손으로 붙잡고 측면으로 비틀어 힘을 가하면 상하 적층판은 쉽게 필오프 (peel off) 된다. 즉, 기판이 슬립되도록 껍질을 벗기는 방식으로 기판을 손톱으로 필 오프(peel off)하면 절연 수지층(10)을 사이에 두고 적층된 기판이 서로 두 개로 분리되게 된다(도2m).

도2m은 절연 수지층을 사이에 두고 슬립 필 오프(peel off) 분리된 적층 기판 중 하나를 도시한 도면으로서 동박(101') 층 위에 솔더(132)와 패드(171) 위의Ni/Au 층(173, 174)이 형성되어 있다. 도2a 내지 도2m까지의 도면에서는 동박(101') 층의 두께가 마치 그 위에 적층된 레이어들 보다 얇은 것이 보이지만, 실제 스케일은 적층된 레이어 전체의 두께가 약 70 ㎛이라면, 동박층(101)의 두께는약 150 ㎛ 이 된다. 도2n에는 실제 상황에 맞게 동박(101')의 두께가 더 두껍도록 도면을 그리고 있다.

이어서, 도2n을 참조하면 솔더 볼(210)을 이용해서 반도체 다이(220)을 실장하고 밀봉 봉지를 수행하고, 도2o에서와 같이 다이싱을 진행한 후 알칼리 에칭을 통해 아래의 동박판을 제거하게 된다. 도2p는 최종적으로 반도체 다이 별로 각각 다이싱이 된 후 동박판이 알칼리 에칭에 의해 제거된 모습을 나타낸 도면이다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명에 따른 초박형 패키지 기판 제조 방법은 캐리어로서 CCL 또는 CAC를 사용하여 캐리어 상하로 레이어를 적층하고 솔더를 도금 방식으로 형성하므로 기존의 PCB 라인을 통해 기판 가공하는 과정에서 기판이 휘는 문제를 해소할 수 있다. 또한, 본 발명은 프로세스가 완료될 시점에 캐리어를 필 오프하여 제거하고 다이싱 한 후에 동박 판을 알칼리 에칭하여 분리 제거하므로 최종적으로는 초박형 패키지 기판을 실현할 수 있게 된다.

도1a 내지 도1h는 당업계에서 실시하고 있는 종래 기술 중 한 공법에 따라 패키지 기판을 형성하는 프로세스 플로우를 나타낸 도면.

도2a 내지 도2p는 본 발명의 양호한 실시예에 따른 초박형 패키지 기판 제조 공법을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10: 절연층

11, 12: 동박

30, 130: 드라이 필름

40: 솔더 레지스트

41: Ni 도금

42: 금도금

100: 동박 피복 레이어(CCL)

101: 전기 동도금 층

105: RCC(resin coated copper)

132: 솔더

151': 구리 캡핑 레이어

172: 감광성 솔더 레지스트

210: 솔더 볼

220: 반도체 다이

Claims (2)

1. 반도체 다이를 실장하는 패키지 기판을 제조하는 방법에 있어서,

   (a) 제1 절연층을 사이에 두고 상하 양면에 제1 동박이 피복된 코어 기판의 상하 양면과 측면 전체에 대해 동도금을 수행하여 노출된 절연층 측면에 대해서도 제2 동박을 피복하는 단계;

   (b) 기판의 상하 표면에 제2 절연층과 제3 동박을 적층하고 상기 제3 동박을 선택적으로 식각하여 개구부를 형성하고, 상기 개구부에 의해 노출된 제2 절연층을 상기 제2 동박 표면이 노출될 때까지 식각함으로써 홀을 형성하고, 전해 솔더 도금을 실시하여 상기 홀 내부를 솔더 도금으로 충진하는 단계;

   (c) 기판 상하 표면을 연마하여 평탄화한 후, 기판의 상하 전면에 동도금을 실시하여 제4 동박을 형성하는 단계;

   (d) 제3 동박과 제4 동박을 선택적으로 식각하여 솔더 도금으로 충진된 홀의 상부를 제4 동박으로 캡핑하는 구리 캡핑 레이어를 형성하는 단계;

   (e) 상기 단계 (b), (c), (d)를 필요 시 반복 실시하고, 기판의 상하 표면에 절연 잉크 또는 솔더 레지스트를 페이스트하고, 선택 노출된 구리 캡핑 레이어 표면에 Ni/Au 도금을 수행하는 단계;

   (f) 알칼리 에칭 용액으로 기판의 측면에 노출 형성되어 있는 제2 동박을 식각 제거하는 단계; 및

   (g) 기판 측면의 제2 동박이 제거되어 밀착력이 약화된 기판으로부터 제1 절연층을 벗겨 냄으로써, 기판을 제1 절연층을 기준으로 하여 상하로 각각 제1 동박 위에 적층된 두 개의 기판으로 서로 분리하는 단계

   를 포함하는 패키지 기판 제조 방법.
2. 제1항에 따른 제조 방법으로 제조한 패키지 기판의 패드 상에 반도체 다이를 실장하고 각각의 반도체 다이를 분리하도록 다이싱 절단하고 다이싱 된 기판을 알칼리 식각 용액으로 식각하여 패키지 기판 하단에 부착된 동박을 식각 제거하여 실장한 반도체 패키지.

Images