KR101097741B1 - 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판 - Google Patents

일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판 Download PDF

Info

Publication number
KR101097741B1
KR101097741B1 KR1020090092513A KR20090092513A KR101097741B1 KR 101097741 B1 KR101097741 B1 KR 101097741B1 KR 1020090092513 A KR1020090092513 A KR 1020090092513A KR 20090092513 A KR20090092513 A KR 20090092513A KR 101097741 B1 KR101097741 B1 KR 101097741B1
Authority
KR
South Korea
Prior art keywords
copper foil
pad
substrate
conductive layer
insulating layer
Prior art date
Application number
KR1020090092513A
Other languages
English (en)
Other versions
KR20110029051A (ko
Inventor
오화동
이형도
이승헌
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Publication of KR20110029051A publication Critical patent/KR20110029051A/ko
Application granted granted Critical
Publication of KR101097741B1 publication Critical patent/KR101097741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 칩을 기판에 실장하는 공법에 관한 것으로, 특히 와이어 본딩 또는 플립 칩 실장을 위한 칩 면 패드와 솔더 볼을 형성하기 위한 볼 면 패드를 일층의 동박 상하 양면에 형성을 할 수 있도록 함과 동시에, 더블 기판 공법을 적용하여 생산성을 배가할 수 있는 패키지 기판 제조 기술에 관한 것이다.
본 발명은 이형 필름의 상하층에 제1 절연층과 제1 동박을 적층하고 있는 코어 기판에 대해 볼 패드가 위치할 부위에 대해 홀 가공을 먼저 진행하고, 액상 레진과 같은 절연체를 흘려서 홀 플러깅을 진행하여 제2 절연층을 형성한다. 무전해 동도금 또는 무전해 동도금과 전기동도금의 조합으로 제2 동박을 형성하고, 선정된 회로 패턴에 따라 이미지 공정을 진행해서 회로 패턴을 동박에 전사함으로써 일층의 도전층에 패턴을 형성하고 솔더 레지스트를 도포한 후 이형 필름을 벗겨 내어 상하 두 개의 제품으로 분리하고, 스퀴지를 표면에 대고 밀어 제품 표면에 남아 있던 제2 절연층을 제거한다. 본 발명은 액상 레진 대신에 솔더 페이스트를 스크린 인쇄하여 홀을 충진함으로써 피니시 처리 공정을 생략할 수 있으며, 이 경우 볼 면 패드의 평탄도를 개선할 수 있다.
패키지 기판, 솔더, 패드, 솔더 볼, 플립 칩, 와이어 본딩, 더블 기판.

Description

일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판{METHOD OF FORMING A DIE ATTACHMENT PAD AND A SOLDER BALL PAD ON EACH SIDE OF A SINGLE CONDUCTING LAYER AND PACKAGE SUBSTRATE MANUFACTURED THEREOF}
본 발명은 반도체 칩(chip)을 실장하는 기판 및 제조 공법에 관한 것으로, 특히 와이어 본딩(wire bonding) 또는 플립 칩(flip-chip) 실장을 위한 패드('칩 면 패드'라 칭함)와 솔더 볼을 형성하기 위한 패드('볼 면 패드'라 칭함)를 일층의 동박 상하 양면에 형성할 수 있도록 함과 동시에, 더블 기판(double substrate) 공법을 적용하여 생산성을 배가할 수 있는 패키지 기판 제조 기술에 관한 것이다.
본 명세서에서 더블 기판 공법이란 이형층(release layer)과 같은 희생층(sacrificial layer)을 가운데 두고 상하 양쪽에 대칭 구조물을 형성하도록 프로세스를 진행한 후에 이형층을 분리 제거함으로써 상하 두 개의 구조물을 획득하여 생산성을 배가하는 제조 기술이다.
반도체 칩을 패키지 기판에 실장하기 위해서는 칩을 기판 위에 올려놓고, 반도체 칩과 기판을 전기적으로 접속하고 패키지 기판에는 솔더 볼을 형성하여야 한 다. 반도체 칩과 패키지 기판을 접속하기 위해서는 통상적으로 반도체 칩과 패키지 기판에 형성된 도전층 패드를 서로 와이어 본드로 접속하고 있으며, 최근 들어서는 칩 실장 밀도를 증대하기 위해 플립 칩 방식이 통용되고 있다.
도1a는 종래 기술에 따라 와이어 본드로 접속 실장한 패키지 기판의 단면을 나타낸 도면이다. 기판(200) 위에 접착층(105)을 통해 반도체 칩(100) 또는 다이를 올려놓고, 와이어 본딩(120)을 통해 칩과 기판 사이에 전기적 접속을 형성하고, 몰딩(300)을 진행하여 봉지(encapsulation)를 한 후에, 패키지 기판의 하부 면의 패드에 솔더 볼 어레이(210)를 형성한다.
패키지 기판의 실장 밀도를 증대시키기 위하여 플립 칩 공법이 사용되는데, 종래 기술에 따른 플립 칩 방식의 패키지 기판 단면이 도1b에 도시되어 있다. 도1b를 참조하면, 플립칩 기술은 반도체 칩(100)과 기판(200)의 전기적 접속을 위해 와이어 본딩을 사용하는 대신에 직접 볼 어레이(130)를 이용해서 기판(200)에 접속함으로써 실장 밀도를 증대하는 특징이 있다.
도1a 및 도1b에 나타낸 종래 기술에 따른 와이어 본딩 또는 플립 칩 패키지 기판 기술의 경우, 통상적으로 패키지 기판의 일 표면에 제작된 도전층 패드(칩 면 패드; 도시 생략)와 기판 하부면의 도전층 패드(볼 면 패드; 도시 생략) 사이의 전기적 접속은 비아 홀(도시 생략)을 형성한 후 도금을 진행하여 상층의 칩 면 패드와 하층의 볼 면 패드를 서로 접속하는 방식이 통용되고 있다. 이에 따라, 종래 기술의 경우 패키지 기판의 상부면와 하부면 양쪽에 형성된 이층의 도전층(two layers)에 전기적 접속을 위하여 추가의 홀 가공을 하여야 하는 복잡성과 공정상의 제조 원가 상승 원인이 있다.
한편, 또 다른 종래 기술로서 BOC(board on chip) 공법이 있는데, BOC 기술은 기판을 기계적인 라우터 비트(router bit)를 이용해서 기판을 관통하는 공간('슬롯'이라 칭함)을 형성하고, 기판의 일 표면에 실장한 반도체 칩을 기판의 반대면에 형성된 도전층 패드(볼 면 패드)에 슬롯 공간을 통과하도록 와이어 본딩 접속하고 있다. 도1c는 종래 기술에 따른 BOC 공법을 나타낸 도면이다.
도1c를 참조하면, 기판(200)에 실장한 반도체 칩(100)으로부터 기판(200)의 하부면에 형성된 도전층 패드(볼 면 패드)에, 라우터 비트 가공처리된 슬롯(150)을 통해 와이어 본딩(120)을 수행하게 되므로, 와이어 본딩(120)을 위한 패드와 솔더 볼 어레이(210)를 위한 패드를 기판의 같은 일층 도전층 표면에 형성할 수 있다. 즉, BOC 공법의 특징은 본딩 패드와 솔더 볼 패드를 동일 평면의 도전층에 형성할 수 있으므로 일층의 도전층(one layer)을 이용하게 되는 특징이 있다.
즉, 도1a 및 도1b에 나타낸 종래 기술에 따른 패키지 기판 제조 기술은 칩 면 패드와 볼 면 패드를 기판(200)의 양 표면 각각에 형성하여야 하므로 소위 이층 레이어(two layers)를 사용하고 있는 반면에, 도1c의 BOC 기술은 기판(200)의 하부면 일층 레이어(one layer)만을 사용해서 와이어 본딩(120)과 솔더 볼 어레이(210)를 위한 패드를 동시에 형성하는 특징이 있어 제조 원가를 절감하는 효과가 있다.
한편, 당업계에서는 BOC와 같은 일층의 도전층 기판에 대해서 더블 기판(double substrate) 공법이 이용되고 있는데, 더블 기판 공법은 이형 필름(release film)을 사이에 두고 절연층과 동박을 상하 양면에 대칭 형태로 형성해 서, 이미지 공정과 솔더 레지스트 공정, 금도금 공정 등으로 구성되는 프로세스를 진행하여 기판을 형성한 후, 이형 필름을 벗겨내어서 상하 구조물을 서로 분리시킴으로써 두 배의 수율을 얻는 공법이다.
그런데, 최근 당업계에서 사용되는 CSP(chip scale package) 및 BGA(ball grid array)의 경우, 기판 제조 비용을 절감하여 제품 경쟁력을 갖추기 위해서는, 기판의 일 표면에만 일층의 전도층(one layer)을 형성하면서 동시에 더블 기판 공법을 적용할 수 있는 것이 필요하다. 이 경우, 이형 필름을 벗겨내어 상하 분리한 기판(200)의 절연층에 대해 솔더 볼 어레이(210)를 형성하기 위해서는 일층으로 형성된 동박(180)과 전기 접속할 수 있도록 기판(200)의 절연층에서 볼 패드로 지정된 영역을 제거하여 동박(180)을 노출시켜야 한다.
도1d는 종래기술로부터 당업자가 용이하게 안출할 수 있는 형태의 실시예로서, 더블 기판 공법 적용을 위해 일층의 도전층의 양면에 볼 면 패드와 칩 면 패드를 형성하기 위하여 볼 패드 영역을 가공하고 솔더 볼을 형성한 모습을 나타낸 도면이다.
도1d를 참조하면, 기판(200)에 솔더 볼 형성을 위한 볼 패드 제작을 위해서는 레이저 드릴 또는 기계적 드릴 공정을 진행하게 되는데, 드릴 공정 과정에서 동박(180)의 표면이 손상되지 않으면서 표면이 노출되도록 깊이 콘트롤(depth control) 하는 것이 필요하다.
즉, 도1d에서 홀 가공 과정 중에 과도하게 드릴링이 진행되면 동박(180) 표면이 손상될 수 있고, 홀 가공 식각 프로세스가 부족한 경우 솔더 볼 어레이(210) 와 금속 패드 사이의 전기 접속 불량이 발생할 수 있다. 따라서, 홀 가공을 하는 것은 공정의 신뢰성을 저하시키고 생산 수율을 저하시키므로, 가능하다면 홀 가공을 생략할 수 있는 공법의 안출이 절실히 필요하다.
따라서, 본 발명은 일층 도전층의 상부 면과 하부 면을 각각 사용해서 다이 접속과 솔더 볼 어레이 형성을 할 수 있는 볼 패드를 동시에 제공하는 일층 도전층 레이어를 제공하되, 생산성 향상을 위한 더블 기판 공법을 적용할 수 있는 새로운 제조 방법을 제공하고자 한다.
따라서 본 발명의 제1 목적은 일층 도전층의 일 표면에는 반도체 칩을 와이어 본딩 또는 플립 칩 접속하도록 하는 칩 면 패드를 제공하고, 일층 도전층의 다른 일 표면은 솔더 볼 어레이를 부착할 수 있는 볼 면 패드를 제공하는 패키지 기판 제조 기술을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 일층 도전층의 양 표면을 볼 패드로 사용하되, 더블 기판 공법을 적용할 수 있는 패키지 기판 제조 기술을 제공하는데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 더블 기판 공법을 적용하여 일층 도전층의 양 표면으로만 볼 패드를 형성하되, 두께 콘트롤이 필요한 홀 절삭 가공을 생략하고도 솔더 볼을 형성할 수 있는 대체 제조 공법을 제공하는데 있다.
본 발명의 제1 실시예는 코어 중앙에 이형 필름(release film)의 상하층에 제1 절연층과 제1 동박을 적층하고 있는 상하 대칭 형태의 코어 기판에 대해서 볼 패드(ball pad)가 제작될 부위에 대해 홀 가공을 먼저 진행하는 것을 특징으로 한다. 이때에, 코어 기판은 여러 장(예를 들어, 10장 정도)을 겹쳐 놓고 일괄적으로 기계적 드릴을 진행해서 홀을 형성할 수 있으므로, 제조 시간을 단축하고 생산 수율을 증대시키고 원가를 절감할 수 있다.
이어서, 본 발명의 제1 실시예는 관통하는 홀이 형성된 코어 기판에 액상 레진과 같은 절연체를 흘려서, 홀 플러깅(hole plugging)을 진행한다. 홀 플러깅이 진행되고 나면 경화과정을 거쳐, 코어 기판을 관통하는 홀을 충진 매립한 제2 절연층을 형성한다.
본 발명의 제1 실시예는 관통 홀을 제2 절연층으로 플러깅한 코어 기판에 대해서 상하 전면 동도금을 실시하고, 선정된 회로 패턴에 따라 사진, 현상, 식각 공정으로 이어지는 이미지 공정을 진행해서 회로 패턴을 동박에 전사함으로써 일층의 도전층을 형성한다. 이때에, 물론 일층의 도전층 형성 과정에서 볼 패드가 함께 형성된다.
이어서, 본 발명의 제1 실시예는 감광성 솔더 레지스트(PSR; photosensitive solder resist)와 같은 잉크를 페이스트 함으로써 솔더 레지스트를 형성하고, 후처리 공정을 진행할 수도 있다. 후처리 공정 시에는 용도에 따라 금도금을 진행할 수도 있다.
그리고 나서, 본 발명의 제1 실시예에 따른 제조 공법은 이형 필름을 벗겨 내어 상하 두 개의 제품으로 분리를 하도록 하는데, 상하 두 개의 기판의 일측 표면에는 경화된 제2 절연층이 부분적으로 잔존하게 되는데, 스퀴지를 표면에 대고 밀어 홀 플러깅 되어있던 제2 절연층을 제거한다. 이어서, 본 발명은 필요 시에 표면 방청막(OSP)을 형성하고 솔더 볼 어레이를 형성한다.
본 발명의 제2 실시예는 제1 실시예에서 사용하였던 액상 레진 대신에 솔더 페이스트를 이용하여 홀을 충진(plugging)하는 공법이다. 본 발명의 제2 실시예는 공정 초기 단계에서 홀에 솔더 페이스트를 매립하여 형성하므로, 나중에 볼 면 패드 위에 OSP와 같은 피니시 처리를 생략할 수 있는 장점이 있다.
본 발명의 제2 실시예는 솔더 페이스트를 홀에 매립한 코어 기판에 대해 전면 동도금을 실시하고, 선정된 회로 패턴에 따라 사진, 현상, 식각 공정으로 이어지는 이미지 공정을 진행해서 회로 패턴을 동박에 전사함으로써 일층의 도전층 패드를 형성한다. 도전층 패드에 감광성 레지스트를 도포하고 선택적으로 식각함으로써 상기 도전층 패드의 일 표면을 칩 면 패드로 사용하게 된다. 본 발명의 제2 실시예의 경우, 도전층 패드의 반대면 쪽에는 홀 내부에 솔더 페이스트가 형성되어 있으므로 볼 면 패드가 형성되어 있는 것이며, 제1 실시예와 달리 표면 피니시 처리 단계가 필요 없다.
이상과 같이, 본 발명은 일층 도전층의 양쪽 면을 볼 면 패드와 칩면 패드로 사용함으로써 서로 전기적 접속의 필요성을 사전에 배제한다. 본 발명은 종래 기술과 달리 CSP 및 BGA 제품을 이층 도전층으로 제조하지 아니하고도 일층 도전층만으로 상부면에는 와이어 본딩 또는 플립 칩 접속을 진행하고 반대 측 하부면에는 솔더 볼 어레이를 접속하게 된다. 이에 따라, 더블 기판 공법이 적용 가능하게 되며 두 배의 생산성 향상을 기대할 수 있게 된다.
또한, 종래 기술로 CSP 및 BGA 기판을 더블 기판 공법으로 제조할 때에 공정비용의 주요 상승 요인으로 작용하는 레이저 어블레이션(laser ablation) 공정을 생략하고, 다층의 코어를 일괄 드릴하여 홀 플러깅을 함으로써 생산 원가를 절감할 수 있다.
본 발명의 제1 실시예는 반도체 칩을 실장하기 위한 패키지 기판 제조 방법에 있어서, (a) 중앙에 이형 필름을 두고 상하 양면에 대칭으로 제1 절연층과 제1 동박을 차례로 적층하여 코어 기판을 형성하는 단계; (b) 상기 코어 기판을 드릴 가공하여 볼 패드가 만들어질 위치에 홀을 형성하는 단계; (c) 상기 코어 기판의 홀에 제2 절연층을 매립하여 홀을 충진(plugging)하는 단계; (d) 상기 홀에 제2 절연층이 충진된 코어 기판의 상하 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층을 선택 식각하여 도전층 패드를 형성하고 선택적으로 감광성 솔더 레지스트(PSR)를 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드를 형성하는 단계; (e) 상기 이형 필름을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써 두 개의 기판을 형성하는 단계; 및 (f) 상기 단계 (e)에서 상하 두 개의 기판으로 분리되어, 상기 홀에 매립되었다가 표출된 제2 절연층을 홀로부터 제거하여 상기 제2 절연층이 덮고 있던 도전층 표면을 노출함으로써 볼 면 패드를 형성하는 단계를 포함하는 패키지 기판 제조 방법을 제공한다.
본 발명의 제2 실시예는 반도체 칩을 실장하기 위한 패키지 기판 제조 방법에 있어서, (a) 중앙에 이형 필름을 두고 상하 양면에 대칭으로 제1 절연층과 제1 동박을 차례로 적층하여 코어 기판을 형성하는 단계; (b) 상기 코어 기판을 드릴 가공하여 볼 패드가 만들어질 위치에 홀을 형성하는 단계; (c) 상기 코어 기판의 홀에 스크린 인쇄방법으로 솔더 페이스트를 도포함으로써 상기 홀을 충진(plugging)하는 단계; (d) 상기 홀에 솔더 페이스트가 충진된 코어 기판을 가열 베이크 한 후에 기판 표면을 연마하여 평탄화하는 단계; (e) 상기 평탄화된 기판의 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층을 선택 식각하여 도전층 패드를 형성하고 선택적으로 감광성 솔더 레지스트(PSR)를 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드를 형성하는 단계; 및 (f) 상기 이형 필름을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써, 상기 도전층 패드의 칩 면 패드의 반대 면에 솔더 페이스트가 도포 된 볼 면 패드를 구비한 기판을 두 개로 분리 형성하는 단계를 포함하는 패키지 기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도2 및 도3을 참조하여 본 발명에 따른 패키지 기판 제조 공법의 양호한 실시예를 상세히 설명한다. 도2a 내지 도2h는 본 발명의 제1 실시예에 따른 제조 공법을 설명하고 있으며, 도3a 내지 도3i는 본 발명의 제2 실시예에 따른 제조 공법을 설명한다.
본 발명은 중앙에 이형 필름(release film)을 두고 상부와 하부에 제1 절연층과 제1 동박이 적층된 구조의 코어 기판(core substrate)에서 시작한다. 이형 필름이란 이형 필름과 접촉하고 있는 자재 사이에, 예를 들어 뾰족한 칼날을 삽입하고 약간의 전단력을 인가하면 쉽게 벗겨져 필오프(peel off)할 수 있는 필름을 의미하며 인쇄회로기판 업계에서 통용하고 있다.
도2a는 본 발명의 제1 실시예에 따른 코어 기판의 초기 모습을 나타낸 도면 이다. 이형 필름(530)은 공정을 진행한 후에 벗겨 낼 수 있는 필름으로써, 통상적으로 수평 방향으로 전단력을 인가하여 상하로 분리되도록 쉽게 벗겨 낼 수 있는 자재가 사용된다.
도2a를 참조하면, 제1 동박(510, 550)과 제1 절연층(520, 540)이 도시되어 있으며, 일반적으로 CCL(copper cladded layer) 자재를 적층하여 코어 기판을 형성할 수 있다. 이어서, 기계적으로 드릴 가공을 하여 홀을 형성할 수 있다. 도2b를 참조하면, 볼 패드(ball pad)를 형성할 부위에 대해 드릴 공정을 진행해서 홀(560)을 형성한다.
본 발명의 양호한 실시예로서, 여러 장(예를 들어, ~ 십여장)의 코어 기판을 함께 적층하여 놓고, 드릴 가공하여 일괄적으로 홀을 형성함으로써 생산 제조 원가를 절감할 수 있다.
이어서, 도2c를 참조하면 관통하는 홀(560)이 형성된 코어 기판에 액상의 절연체를 제공해서, 홀 플러깅(hole plugging) 작업을 진행한다. 즉, 본 발명의 제1 실시예로서 액상의 레진(resin)을 이용해서, 홀(560) 속에 제2 절연층(570)으로 플러깅을 할 수 있다. 그리고 나면, 코어 기판 전면에 대해 무전해 동도금과 전기 동도금을 진행해서 제2 동박(580)을 형성한다.
본 발명의 양호한 실시예로서, 제2 동박의 두께는 1 ~ 100 ㎛ 의 범위로 할 수 있다. 도2d는 본 발명에 따라 도금 형성된 제2 동박의 모습을 나타낸 도면이다. 도2d에서는 제1 동박(510, 550) 위에 도금된 제2 동박(580)을 구분하여 도시하였으나, 이후 도면 도2e 내지 도2h에서는 제1 동박과 제2 동박이 합체되어 하나 의 도전층을 형성하므로 도면부호 580'으로 표기된 하나의 도전층(580')으로 표기하기로 한다.
도2d의 구조물에 대해 표면에 드라이 필름(도시 생략)을 도포하고, 선정된 회로 패턴에 따라 마스크 패턴 전사 과정을 진행하고 선택 에칭을 진행하여 볼 패드를 정의하는 동박 회로를 형성한다. 도2e는 본 발명의 제1 실시예에 따라 도전층(580')을 패턴 형성하여 형성한 볼 패드의 일 실시예를 나타내고 있다.
즉, 도2e를 참조하면, 홀에 제2 절연층이 플러깅된 코어 기판의 상하 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층(580')을 선택 식각하여 도전층 패드를 형성하고 선택적으로 PSR을 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드(580'a)를 형성한다.
본 발명의 양호한 실시예로서, 통상적인 PSR(photosensitive solder resist; 590) 도포를 진행하고 피니시(finish) 공정을 진행할 수 있으며, 피니시 처리는 금도금을 진행하거나, 추후에 OSP(organic solderability preservatives; 납땜을 위한 표면 방청막 형성) 처리를 위해 아무 처리를 하지 않을 수도 있다.
본 발명의 양호한 실시예에 따라, 도2e 도면에서 진행하는 피니시 처리 공정을 제1 피니시 처리 공정이라 칭하기로 한다. 제1 피니시 처리가 완료되고나면 이형 필름(530)을 벗겨내어서 상하 두 개의 기판 구조물을 서로 분리한다.
이형 필름(530)과 상하층의 구조물 사이의 틈에, 예를 들어 칼날(600)을 삽입하여 이형 필름을 벗겨내면 도2f와 같이 상층 구조물과 하층 구조물로 분리된다. 이때에, 홀에 경화된 상태로 플러그 되어 있던 제2 절연층(570)은 상층 구조물에 들러붙어 남아 있기도 하고 또는 하층 구조물에 들러붙어 남아 있기도 하게 된다.
그리고 나면, 이형 필름으로부터 분리된 상하의 두 개의 구조물에 대해서, 스퀴지(700)를이용해서 홀 플러깅되었던 제2 절연층(570)을 제거한다. 이때에, 홀에 플러깅되었던 제2 절연층(570)은 경화되어 있는 상태이므로, 기판 구조물의 표면 위를 가압하면서 도2g에 도시한 고무 재질의 스퀴지(700)를 표면을 따라 이동하면 경화된 제2 절연층이 톡톡 뽑혀 제거된다. 즉, 홀에 플러깅된 제2 절연층의 총 깊이 방향의 두께 중에서 매립된 비율이 약 1/3 이하이므로, 스퀴지(700)로 전단력을 인가하였을 때 제2 절연층(570)이 쉽게 톡톡 뽑혀 나오게 된다.
도2h는 홀 플러깅되었던 제2 절연층을 모두 제거한 기판 구조물을 나타낸 도면이다. 도2h를 참조하면, 도전층(580')에 대해서 칩 면 패드로 사용될 상부 표면에 대해서는 도면부호 580'a를 사용하였으며, 볼 면 패드로 사용될 하부 표면에 대해서는 도면 부호 580'b를 사용하였음에 유의한다.
즉, 본 발명은 이형 필름(530)을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써 두 개의 기판을 형성하고, 홀에 매립되었다가 두 개의 기판으로 분리되어 표출된 제2 절연층(570)을 홀로부터 제거하여 상기 제2 절연층(570)이 덮고 있던 도전층 표면을 노출함으로써 볼 면 패드(580'b)를 형성한다.
본 발명의 양호한 실시예에 따라, 용도에 따라 금도금 처리 또는 OSP 처리를 할 수 있으며, 이 단계에서 피니시 처리하는 것을 제2 피니시 처리라 하기로 한다. 본 발명의 양호한 실시예에 따라, 칩 면 패드(580'a)와 볼 면 패드(580'b)를 금도 금 또는 OSP 침적을 할 수 있는데, OSP 침적은 구리와 반응하는 방청제를 사용함으로써 금도금이 되어 있는 면에는 OSP 처리가 진행되지 않도록 할 수 있다.
따라서, 본 발명에 따른 일층 도전층(580')에 대해서 칩 면 패드(580'a)와 볼 면 패드(580'b)에 금도금 또는 OSP 중 어떤 처리를 원하는지에 따라서, 전술한 제1 피니시 처리 및 제2 피니시 처리 공정에서의 처리 방법이 달라질 수 있다.
Figure 112009059967065-pat00001
즉, 칩 면 패드(580'a)와 볼 면 패드(580'b) 모두에 대해 금도금을 형성하고자 하는 경우, 제1 피니시 처리 단계에서는 아무러한 처리를 하지 아니하고, 제2 피니시 처리 단계에서 양면 동시에 금도금 공정을 진행하면 된다.
또 다른 실시예로서, 칩 면 패드(580'a)에 OSP 침적을 하고 볼 면 패드(580'b)에 금도금을 하고자 하는 경우에는, 제1 피니시 처리 단계에서는 아무 처리를 하지 않고 제2 피니시 처리 단계에서 선택적 금도금을 수행해서 칩 면 패 드(580'a)에만 OSP 침적을 진행하도록 한다.
또한, 칩 면 패드(580'a)에는 금도금을 형성하고 볼 면 패드(580'b)에 표면 방청막(OSP)을 형성하고자 하는 경우, 제1 피니시 처리 단계에서 금도금을 실시하고 제2 피니시 처리 단계에서 OSP 침적 처리를 진행한다. 또한 칩면 패드(580'a)와 볼 면 패드(580'b) 모두에 표면 방청막(OSP)을 형성하고자 하는 경우에는, 제1 피니시 처리 단계는 스킵하고 제2 피니시 처리 단계에서 양면 모두 OSP 침적 처리한다.
위에서는, 본 발명의 사상을 설명하기 위하여, 제2 동박에 에칭을 진행하여 동박 회로 및 패드를 형성하는 공법을 실시예로 설명하였으나, MSAP 공법과 같이 부가 공법(additive process) 또는 세미 부가 공법을 적용할 수도 있다.
이하에서는, 본 발명의 제2 실시예를 첨부도면 도3a 내지 도3i를 참조하여 상세히 설명한다.
도3a는 본 발명의 제2 실시예에 따른 코어 기판의 초기 모습을 나타낸 도면으로서, 제1 실시예를 설명하는 도2a와 동일하다. 이형 필름(530)은 공정을 진행한 후에 벗겨 낼 수 있는 필름으로써, 통상적으로 수평 방향으로 전단력을 인가하여 상하로 분리되도록 쉽게 벗겨 낼 수 있는 자재가 사용된다.
도3a를 참조하면, 제1 동박(510, 550)과 제1 절연층(520, 540)이 도시되어 있으며, 일반적으로 CCL(copper cladded layer) 자재를 적층하여 코어 기판을 형성할 수 있다. 이어서, 기계적으로 드릴 가공을 하여 홀을 형성할 수 있다. 도3b를 참조하면, 볼 패드(ball pad)를 형성할 부위에 대해 드릴 공정을 진행해서 홀(560) 을 형성한다.
본 발명의 양호한 실시예로서, 여러 장(예를 들어, ~ 십여장)의 코어 기판을 함께 적층하여 놓고, 드릴 가공하여 일괄적으로 홀을 형성함으로써 생산 제조 원가를 절감할 수 있다.
이어서, 도3c를 참조하면 관통하는 홀이 형성된 코어 기판에 솔더 페이스트(solder paste; 571)를 스크린 인쇄하여 홀 플러깅(hole plugging) 작업을 진행한다. 즉, 본 발명의 제2 실시예로서 스크린 인쇄 공법을 적용해서 홀 속에 솔더 페이스트(571)를 채울 수 있다.
도3d를 참조하면, 솔더 페이스트(571)가 홀을 충진한 코어 기판을 가열 베이크(bake) 함으로써, 도면과 같은 솔더 페이스트(571)의 형상을 얻는다. 그리고 나면, 도3e에서와 같이 벨트 연마(belt polishing)와 같은 표면 평탄화 공정을 진행하여, 코어 기판 전면에 돌출된 솔더 페이스트(571)를 편평하게 가공한다.
이어서, 무전해 동도금과 전기 동도금을 진행해서 제2 동박(580)을 형성한다. 도3f는 본 발명의 제2 실시예에 따라 도금 형성된 제2 동박의 모습을 나타낸 도면이다. 본 발명의 양호한 실시예로서, 제2 동박의 두께는 1 ~ 100 ㎛ 의 범위로 할 수 있다.
도3f에서는 제1 동박(510, 550) 위에 도금된 제2 동박(580)을 구분하여 도시하였으나, 이후 도면 도3g 내지 도3i에서는 제1 동박과 제2 동박이 합체되어 하나의 도전층을 형성하므로 도면부호 580'으로 표기된 하나의 도전층(580')으로 표기하기로 한다.
도3f의 구조물에 대해 표면에 드라이 필름(도시 생략)을 도포하고, 선정된 회로 패턴에 따라 마스크 패턴 전사 과정을 진행하고 선택 에칭을 진행하여 볼 패드를 정의하는 동박 회로를 형성한다. 도3g는 본 발명의 제2 실시예에 따라 도전층(580')을 패턴 형성하여 형성한 볼 패드의 일 실시예를 나타내고 있다.
즉, 도3g를 참조하면, 홀에 솔더 페이스트(571)가 충진된 코어 기판의 상하 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층(580')을 선택 식각하여 도전층 패드를 형성하고 선택적으로 PSR(590)을 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드(580'a)를 형성한다.
이어서, 이형 필름(530)을 벗겨내어서 상하 두 개의 기판 구조물을 서로 분리한다. 이형 필름(530)과 상하층의 구조물 사이의 틈에, 예를 들어 칼날(600)을 삽입하여 이형 필름을 벗겨내면 도3h와 같이 상층 구조물과 하층 구조물로 분리된다.
도3i는 이형 필름을 벗겨 내고 난 후의 상층 구조물만을 나타낸 도면이다. 도3i를 참조하면, 도전층(580')에 대해서 칩 면 패드로 사용될 상부 표면에 대해서는 도면부호 580'a를 사용하였으며, 볼 면 패드로 사용될 하부 표면에 대해서는 도면 부호 580'b를 사용하였음에 유의한다.
즉, 본 발명의 제2 실시예는 이형 필름(530)을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써 두 개의 기판을 형성하고, 홀에 는 이미 솔더 페이스트(571)가 매립되어 있으므로, 볼 면 패드(580'b)를 피니시(finish) 처리할 필요가 없다. 즉, 본 발명의 제2 실시예는 제1 실시예에서와 같이 복잡한 피니시 처리 단계를 생략할 수 있으며, 솔더 페이스트(571) 위에 직접 솔더를 형성하게 된다.
더욱이, 본 발명의 제2 실시예는 제1 실시예와 달리, 레진을 사용하여 경화하는 단계에 의존하지 않고, 솔더 페이스트를 스크린 인쇄 방식으로 형성하므로 공정을 단순화하고 볼 면 패드(580'b)의 평탄도를 개선할 수 있는 장점이 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 일층 도전층의 양쪽 면을 볼 면 패드와 칩면 패드로 사용함으로써 이층 도전층 기판을 일층 도전층 기판으로 단순화할 수 있고, 이에 따라 더블 기판 공법 적용이 가능하게 된다. 그 결과, 본 발명은 기존 이층 도전층 기판에 비해 두 배의 생산성 향상을 기대할 수 있으며, 종래 기술과 달리 이층 도전층을 제조하지 아니하고도 일층 도전층에 대해 상부면에는 와이어 본딩 또는 플립 칩 접속을 진행하고 반대 측 하부면에는 솔더 볼 어레이를 접속하게 된다. 종래 기술로 CSP, BGA를 일층 도전층 기판으로 제작할 때에 겪었던 레이저 어블레이션(laser ablation) 공정을 생략하고, 다층의 코어를 일괄 드릴하여 홀 플러깅을 함으로써 생산 원가를 절감할 수 있다.
도1a 내지 도1d는 종래 기술에 따른 패키지 기판의 다양한 실시예를 나타낸 도면.
도2a 내지 도2h는 본 발명의 제1 실시예에 따른 패키지 기판 제조 공법을 설명한 도면.
도3a 내지 도3i는 본 발명의 제2 실시예에 따른 패키지 기판 제조 공법을 설명한 도면.
<도면의 주요 부분에 대한 부호의 설명>
510, 550 : 제1 동박
520, 540 : 제1 절연층
530 : 이형 필름
560 : 홀
570 : 제2 절연층
571 : 솔더 페이스트
580 : 제2 동박
580': 도전층(제1 동박 + 제2 동박)
580'a : 칩 면 패드
580'b : 볼 면 패드
590 : 감광성 솔더 레지스트(PSR)
600 : 칼날
700 : 스퀴지

Claims (8)

  1. 반도체 칩을 실장하기 위한 패키지 기판 제조 방법에 있어서,
    (a) 중앙에 이형 필름을 두고 상하 양면에 대칭으로 제1 절연층과 제1 동박을 차례로 적층하여 코어 기판을 형성하는 단계;
    (b) 상기 코어 기판을 드릴 가공하여 볼 패드가 만들어질 위치에 홀을 형성하는 단계;
    (c) 상기 코어 기판의 홀에 제2 절연층을 매립하여 홀을 충진(plugging)하는 단계;
    (d) 상기 홀에 제2 절연층이 충진된 코어 기판의 상하 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층을 선택 식각하여 도전층 패드를 형성하고 선택적으로 감광성 솔더 레지스트(PSR)를 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드를 형성하는 단계;
    (e) 상기 이형 필름을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써 두 개의 기판을 형성하는 단계; 및
    (f) 상기 단계 (e)에서 상하 두 개의 기판으로 분리되어, 상기 홀에 매립되었다가 표출된 제2 절연층을 홀로부터 제거하여 상기 제2 절연층이 덮고 있던 도전층 표면을 노출함으로써 볼 면 패드를 형성하는 단계
    를 포함하는 패키지 기판 제조 방법.
  2. 제1항에 있어서, 상기 단계 (d)에 후속하여 노출된 제2 동박 표면에 금도금을 형성하는 단계를 더 포함하는 패키지 기판 제조 방법.
  3. 제1항에 있어서, 상기 단계 (f)에 후속해서 상기 제2 동박 표면 전체에 대해 금도금을 처리하는 단계를 더 포함하는 패키지 기판 제조 방법.
  4. 제1항에 있어서, 상기 단계 (f)에 후속해서 상기 제2 동박 표면에 대해 OSP 침적 처리하는 단계를 더 포함하는 패키지 기판 제조 방법.
  5. 제1항에 있어서, 상기 단계 (f)에 후속해서 상기 제2 동박 표면에 대해 선택적으로 금도금을 진행하고 이어서 OSP 침적 처리를 진행하는 단계를 더 포함하는 패키지 기판 제조 방법.
  6. 제1항에 있어서, 상기 단계 (f)의 제2 절연층 제거는 스퀴지를 상기 상하 분리된 구조물의 표면에 압착하고 밀어 상기 제2 절연층을 제거하는 것을 특징으로 하는 패키지 기판 제조 방법.
  7. 반도체 칩을 실장하기 위한 패키지 기판 제조 방법에 있어서,
    (a) 중앙에 이형 필름을 두고 상하 양면에 대칭으로 제1 절연층과 제1 동박을 차례로 적층하여 코어 기판을 형성하는 단계;
    (b) 상기 코어 기판을 드릴 가공하여 볼 패드가 만들어질 위치에 홀을 형성하는 단계;
    (c) 상기 코어 기판의 홀에 스크린 인쇄방법으로 솔더 페이스트를 도포함으로써 상기 홀을 충진(plugging)하는 단계;
    (d) 상기 홀에 솔더 페이스트가 충진된 코어 기판을 가열 베이크 한 후에 기판 표면을 연마하여 평탄화하는 단계;
    (e) 상기 평탄화된 기판의 표면 전면에 제2 동박을 형성하고 상기 제1 동박과 제2 동박이 합체되어 형성된 도전층을 선택 식각하여 도전층 패드를 형성하고 선택적으로 감광성 솔더 레지스트(PSR)를 도포하고 상기 도전층 패드 표면을 선택 노출시켜 칩 면 패드를 형성하는 단계; 및
    (f) 상기 이형 필름을 상기 코어 기판으로부터 벗겨 내어서 상층 구조물과 하층 구조물로 분리함으로써, 상기 도전층 패드의 칩 면 패드의 반대 면에 솔더 페이스트가 도포 된 볼 면 패드를 구비한 기판을 두 개로 분리 형성하는 단계
    를 포함하는 패키지 기판 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 따라 제조된 패키지 기판.
KR1020090092513A 2009-09-14 2009-09-29 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판 KR101097741B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090086698 2009-09-14
KR20090086698 2009-09-14

Publications (2)

Publication Number Publication Date
KR20110029051A KR20110029051A (ko) 2011-03-22
KR101097741B1 true KR101097741B1 (ko) 2011-12-22

Family

ID=43935068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092513A KR101097741B1 (ko) 2009-09-14 2009-09-29 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판

Country Status (1)

Country Link
KR (1) KR101097741B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071755A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 인쇄회로기판 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218450A (ja) 2007-02-28 2008-09-18 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品装置の製造方法
JP2009038134A (ja) 2007-07-31 2009-02-19 Kyocer Slc Technologies Corp 配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218450A (ja) 2007-02-28 2008-09-18 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品装置の製造方法
JP2009038134A (ja) 2007-07-31 2009-02-19 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
KR20110029051A (ko) 2011-03-22

Similar Documents

Publication Publication Date Title
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
JP4716819B2 (ja) インターポーザの製造方法
JP4345808B2 (ja) 半導体装置の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2007013092A (ja) 配線基板の製造方法および半導体装置の製造方法
KR100728855B1 (ko) 회로 장치의 제조 방법
TWI513379B (zh) 內埋元件的基板結構與其製造方法
US20130062100A1 (en) Circuit board structure
KR100857165B1 (ko) 회로기판 제조방법
JP2008016817A (ja) 埋立パターン基板及びその製造方法
US20130032485A1 (en) Method of fabricating circuit board
TWI395522B (zh) 內埋式元件基板結構及其製作方法
KR20090130475A (ko) 플립칩 기판 제조 방법
KR101100034B1 (ko) 인터포저 일체형 인쇄회로기판 및 제조 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101097741B1 (ko) 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판
US20090151995A1 (en) Package for semiconductor device and method of manufacturing the same
JP3935456B2 (ja) 配線基板の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US20080131996A1 (en) Reverse build-up process for fine bump pitch approach
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee