TWI395522B - 內埋式元件基板結構及其製作方法 - Google Patents

內埋式元件基板結構及其製作方法 Download PDF

Info

Publication number
TWI395522B
TWI395522B TW98131038A TW98131038A TWI395522B TW I395522 B TWI395522 B TW I395522B TW 98131038 A TW98131038 A TW 98131038A TW 98131038 A TW98131038 A TW 98131038A TW I395522 B TWI395522 B TW I395522B
Authority
TW
Taiwan
Prior art keywords
copper
substrate structure
fabricating
buried
structure according
Prior art date
Application number
TW98131038A
Other languages
English (en)
Other versions
TW201110836A (en
Inventor
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW98131038A priority Critical patent/TWI395522B/zh
Publication of TW201110836A publication Critical patent/TW201110836A/zh
Application granted granted Critical
Publication of TWI395522B publication Critical patent/TWI395522B/zh

Links

Description

內埋式元件基板結構及其製作方法
本發明係有關於一種電路板及其製作方法，特別是有關於一種內埋式元件基板結構及其製作方法。
近年來，隨著電子技術的日新月異，更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置電路板，用以承載單個晶片或多個晶片，以作為電子產品的資料處理單元，然而晶片配置於電路板表面上會造成承載面積增加，因而將晶片或元件內嵌於電路基板中的內埋式元件基板，已成為當前的技術趨勢。
第1圖繪示的是習知內埋式元件基板的剖面示意圖。如第1圖所示，習知內埋式元件基板400主要由核心板410、外層線路板420及外層線路板430壓合而成，在核心板410中設有一開孔410a用來容置一內埋式元件500，其中，內埋式元件500係以錫膏表面貼裝(SMT)上件，也就是說，在外層線路板430上必須預作面積較大的SMT銅墊432，並且必須確保錫膏440不會溢流，例如預作阻錫膏流動之溝槽或其它結構。
此外，習知內埋式元件基板400的導通孔460通常為充填銀顆粒與樹脂複合材料所組成的銀膠，由於僅利用細小銀顆粒之間的物理接觸作為電性傳導，故其電導通性較差，加上導通孔與銅墊的介面無金屬結合，造成習知內埋式元件基板的信賴性較差。
由此可知，該領域目前仍需要一種改良的內埋式元件基板結構及其製程方法，以解決上述習知技藝之不足與缺點。
本發明之主要目的在提供一種改良之內埋式元件基板結構及其製作方法。
本發明一較佳實施例提供一種內埋式元件基板結構的製作方法。首先提供一核心電路板，包含有一開孔及複數個連接銅墊，其上設有複數個第一導電凸塊；提供一載板，包含一基材及一表面銅層，其上設有複數個第二導電凸塊，以及一內埋式元件，置於導電凸塊上並與其接合；提供一中間接合材，在相對應於該核心電路板的該開孔處，設有一貫穿孔；以及進行一壓合製程，將該核心電路板、該中間接合材及該載板壓合在一起，使該第一導電凸塊穿過該中間接合材而與該表面銅層電連接，並形成一合金介面。
本發明另一較佳實施例提供一種內埋式元件基板結構，包含有一核心電路板，其包含有一開孔及複數個連接銅墊；一內埋式元件，置於該開孔內；以及複數個合金插塞，分別設於該複數個連接銅墊上，並與一外層線路電連接，且各該合金插塞與該外層線路之間具有一合金介面。
為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
請參閱第2圖至第9圖，其為依據本發明較佳實施例所繪示的內埋式元件基板結構製作方法示意圖。需注意的是，第2圖至第9圖中僅以「1+2+1」四層線路板為例示範說明，但本發明不限於此種多層電路板結構，熟習該項技藝者應能理解本發明也可以被應用於核心板、連結板及其它多層板結構或者其製程。
首先，如第2圖所示，提供一核心電路板1，包括一核心基板10，例如，絕緣材，其中，核心基板10包含有一上表面1a以及一下表面1b，且在核心基板10的上表面1a及下表面1b已分別形成導線圖案10a及10b。例如，導線圖案10a至少可以包括連接銅墊12a以及細線路14a，導線圖案10b至少可以包括連接銅墊12b以及細線路14b。
此外，在核心基板10中已形成有複數個連通上表面1a及下表面1b的導線圖案10a及10b的導電通孔結構16，例如，導電通孔結構16電連接形成在核心基板10上表面1a的連接銅墊12a以及形成在核心基板10下表面1b的連接銅墊12b。
舉例來說，形成上述的核心電路板1的步驟可以包括有：(1)提供一核心層薄板或一銅箔基板；(2)進行機械或雷射鑽通孔製程；(3)銅電鍍通孔；及(4)線路蝕刻。
如第3圖所示，在核心電路板1的預定位置進行開孔製程，例如，以雷射或者機械成型機具，在核心電路板1的預定位置形成一貫穿核心基板10上表面1a及下表面1b的開孔18。此開孔18係用來在後續步驟中容置一內埋式元件。
如第4A圖所示，接著，至少在核心電路板1的上表面1a的連接銅墊12a上，利用印刷方式形成錐形的導電凸塊112，其中，導電凸塊112可以是銅-鉍-錫(Cu/Bi/Sn)、銅-銀-鉍-錫(Cu/Ag/Bi/Sn)、銅-鉍-鋅-錫(Cu/Bi/Zn/Sn)等銅膏或銅合金膠，其熔點應低於210℃，甚至低於200℃以下。
根據本發明之較佳實施例，導電凸塊112較佳為銅-鉍-錫(Cu/Bi/Sn)配方銅合金膠，其熔點為190℃左右。在印刷步驟之後，接著進行一烘烤製程，在作業溫度約90-120℃的環境下，使導電凸塊112硬化。
如第4B圖所示，另外提供一載板2，其包含一基材20以及一表面銅層22。例如，載板2可以是一可撕離銅箔，或是金屬載板上電鍍12μm銅層。同樣的，利用印刷方式，在載板2的表面銅層22上的預定位置形成錐形的導電凸塊212，其中，導電凸塊212可以是銅-鉍-錫(Cu/Bi/Sn)、銅-銀-鉍-錫(Cu/Ag/Bi/Sn)、銅-鉍-鋅-錫(Cu/Bi/Zn/Sn)等銅膏或銅合金膠，其熔點應低於210℃，甚至低於200℃以下。
根據本發明之較佳實施例，導電凸塊212較佳為銅-鉍-錫(Cu/Bi/Sn)配方銅膏或銅合金膠所構成者，其熔點較佳為190℃左右。在印刷步驟之後，接著進行一烘烤製程，在作業溫度約90-120℃下，使導電凸塊212硬化。
如第4C圖所示，另外提供一載板3，其包含一基材30以及一表面銅層32。例如，載板3可以是一可撕離銅箔，或是金屬載板上電鍍12μm銅層。同樣的，利用印刷方式在載板3的表面銅層32上的預定位置形成導電凸塊312，其中，導電凸塊312可以是銅-鉍-錫(Cu/Bi/Sn)、銅-銀-鉍-錫(Cu/Ag/Bi/Sn)、銅-鉍-鋅-錫(Cu/Bi/Zn/Sn)等銅膏或銅合金膠，其熔點應低於210℃，甚至低於200℃以下。
根據本發明之較佳實施例，導電凸塊312較佳為銅-鉍-錫(Cu/Bi/Sn)配方銅合金膠，其熔點為190℃左右。在印刷步驟之後，接著將一內埋式元件300置於導電凸塊312上並與其接合。隨後進行一烘烤製程，在作業溫度約90-120℃下，使導電凸塊312硬化。前述的內埋式元件300可以是半導體積體電路晶片或被動元件等等。
如第4D圖所示，另外提供一中間接合材4，例如，片狀膠片(Prepreg)、FR5或ABF(Ajinomoto build-up film)介電層膜等材質，在相對應於核心電路板1的開孔18的預定位置上，形成一預設貫穿孔48。
如第5A圖及第5B圖所示，接著將第4A圖所示的核心電路板1、第4B圖所示的載板2及第4C圖所示的載板3在一低壓下以及相對低溫下層疊並壓合在一起，其中，核心電路板1被夾在載板2與載板3之間，核心電路板1與載板3之間是第4D圖所示的中間接合材4，其預設貫穿孔48相對應於核心電路板1的開孔18，用來容置內埋式元件300，核心電路板1與載板2之間則是另一中間接合材5。
根據本發明之較佳實施例，前述的低壓約為0.5Mpa~3Mpa，而前述的相對低溫約為180-200℃，例如，190℃左右。前述的相對低溫範圍係用來使中間接合材4及中間接合材5固化的溫度範圍。
在進行前述的壓合製程時，核心電路板1上的導電凸塊112會穿過中間接合材4，直接與載板3的表面銅層32電連接，並且在前述的相對低溫環境下，導電凸塊112會與載板3的表面銅層32反應形成合金介面60，例如，銅-鉍-錫(Cu/Bi/Sn)合金，形成良好的電性接觸，而導電凸塊112本身也會轉變成合金插塞112a。
同樣的，載板2上的導電凸塊212會穿過中間接合材5，與核心電路板1上的連接銅墊12b電連接，並且在前述的相對低溫環境下，導電凸塊212會與連接銅墊12b反應形成合金介面，例如，銅-鉍-錫(Cu/Bi/Sn)合金，形成良好的電性接觸，而導電凸塊212本身也會轉變成合金插塞212a。此外，在前述的壓合過程中，載板3上的導電凸塊312也會轉變成合金凸塊312a，與內埋式元件300之間形成良好的電性接觸。
如第6圖所示，接著進行載板剝離製程，利用蝕刻或手動方式，分別將載板2的基材20及載板3的基材30剝除，僅留下表面銅層22及32。
如第7圖所示，在剝除載板2的基材20及載板3的基材30之後，隨後進行一外層線路蝕刻製程，將表面銅層22及32分別蝕刻成所要的電路圖案220及320，其中，電路圖案220至少包括銅墊222及細線路224，電路圖案320至少包括銅墊322、332及細線路324。根據本發明之較佳實施例，銅墊222與核心電路板1上的連接銅墊12b之間為合金插塞212a，銅墊322與核心電路板1上的連接銅墊12a之間為合金插塞112a，銅墊332與內埋式元件300之間為合金凸塊312a。
如第8圖所示，在完成外層線路蝕刻製程之後，接著分別在電路圖案220及320上覆蓋一防焊阻劑層70以及一防焊阻劑層80，並在防焊阻劑層70形成防焊開孔70a，在防焊阻劑層80形成防焊開孔80a，使其分別曝露出部分的銅墊322及銅墊222。
如第9圖所示，在形成防焊阻劑層70、80及防焊開孔70a、80a之後，接著，進行後段錫球加工及表面處理步驟，在防焊開孔70a曝露出的銅墊322上形成錫球72，而在開孔80a曝露出的銅墊222上形成保護層82，例如，化鎳金、有機保焊劑(organic solderability preservative,OSP)等。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1．．．核心電路板
1a．．．上表面
1b．．．下表面
10．．．核心基板
10a．．．導線圖案
10b．．．導線圖案
12a．．．連接銅墊
12b．．．連接銅墊
14a．．．細線路
14b．．．細線路
16．．．導電通孔結構
18．．．開孔
112．．．導電凸塊
112a．．．合金插塞
2．．．載板
20．．．基材
22．．．表面銅層
212．．．導電凸塊
212a．．．合金插塞
220．．．電路圖案
222．．．銅墊
224．．．細線路
3．．．載板
30．．．基材
32．．．表面銅層
300．．．內埋式元件
312．．．導電凸塊
312a．．．合金凸塊
320．．．電路圖案
322．．．銅墊
324．．．細線路
332．．．銅墊
4．．．中間接合材
48．．．貫穿孔
5．．．中間接合材
60．．．合金介面
70．．．防焊阻劑層
70a．．．防焊開孔
72．．．錫球
80．．．防焊阻劑層
80a．．．防焊開孔
82．．．保護層
400．．．內埋式元件基板
410．．．核心板
410a．．．開孔
420．．．外層線路板
430．．．外層線路板
432．．．SMT銅墊
440．．．錫膏
460．．．導通孔
500．．．內埋式元件
第1圖繪示的是習知內埋式元件基板的剖面示意圖。
第2圖至第9圖為依據本發明較佳實施例所繪示的內埋式元件基板結構製作方法示意圖。
1．．．核心電路板
10．．．核心基板
12a．．．連接銅墊
12b．．．連接銅墊
14a．．．細線路
14b．．．細線路
16．．．導電通孔結構
112a．．．合金插塞
212a．．．合金插塞
222．．．銅墊
224．．．細線路
300．．．內埋式元件
312a．．．合金凸塊
322．．．銅墊
324．．．細線路
332．．．銅墊
4．．．中間接合材
5．．．中間接合材
70．．．防焊阻劑層
72．．．錫球
80．．．防焊阻劑層
82．．．保護層

Claims (31)

  1. 一種內埋式元件基板結構的製作方法，包含有：提供一核心電路板，其包含有一開孔以及複數個連接銅墊，設於該核心電路板的第一面上，其中該複數個連接銅墊上設有以銅膏印刷而成的複數個第一導電凸塊；提供一載板，包含一基材以及一表面銅層，其中該表面銅層上設有以銅膏印刷而成的複數個第二導電凸塊，以及一內埋式元件置於導電凸塊上並與其接合；提供一中間接合材，在相對應於該核心電路板的該開孔處，設有一貫穿孔；以及進行一壓合製程，將該核心電路板、該中間接合材及該載板壓合在一起，使該第一導電凸塊穿過該中間接合材而與該表面銅層電連接，並使該第一導電凸塊與該表面銅層之間在該壓合製程過程中形成一合金介面。
  2. 如申請專利範圍第1項所述之內埋式元件基板結構的製作方法，其中另包含：進行一烘烤製程，使該複數個第一導電凸塊及該第二導電凸塊硬化。
  3. 如申請專利範圍第2項所述之內埋式元件基板結構的製作方法，其中該烘烤製程的作業溫度在90-120℃之間。
  4. 如申請專利範圍第1項所述之內埋式元件基板結構的製作方 法，其中該銅膏包含銅-鉍-錫(Cu/Bi/Sn)、銅-銀-鉍-錫(Cu/Ag/Bi/Sn)或銅-鉍-鋅-錫(Cu/Bi/Zn/Sn)。
  5. 如申請專利範圍第1項所述之內埋式元件基板結構的製作方法，其中該銅膏的熔點低於210℃。
  6. 如申請專利範圍第1項所述之內埋式元件基板結構的製作方法，其中將該核心電路板、該中間接合材及該載板壓合在一起時，使該內埋式元件容置在該開孔及該貫穿孔內。
  7. 如申請專利範圍第1項所述之內埋式元件基板結構的製作方法，其中該壓合製程的作業溫度在150-200℃之間，且該合金介面係在該壓合製程的該作業溫度下形成。
  8. 如申請專利範圍第7項所述之內埋式元件基板結構的製作方法，其中該合金介面包含銅-鉍-錫(Cu/Bi/Sn)合金。
  9. 如申請專利範圍第7項所述之內埋式元件基板結構的製作方法，其中該壓合製程的該作業溫度同時將該第一導電凸塊轉變成一合金插塞。
  10. 如申請專利範圍第7項所述之內埋式元件基板結構的製作方法，其中該壓合製程的該作業溫度同時將該第二導電凸塊轉變成一 合金凸塊。
  11. 一種內埋式元件基板結構的製作方法，包含有：提供一核心電路板，其包含有一開孔、複數個第一連接銅墊，設於該核心電路板的第一面上，及複數個第二連接銅墊，設於該核心電路板的第二面上，其中該複數個第一連接銅墊上設有以銅膏印刷而成的複數個第一導電凸塊；提供一第一載板，包含一第一基材以及一第一表面銅層，其中該第一表面銅層上設有以銅膏印刷而成的複數個第二導電凸塊，以及一內埋式元件置於導電凸塊上並與其接合；提供一第二載板，包含一第二基材以及一第二表面銅層，其中該第二表面銅層上設有以銅膏印刷而成的複數個第三導電凸塊；提供一中間接合材，在相對應於該核心電路板的該開孔處，設有一貫穿孔；以及進行一壓合製程，將該核心電路板、該中間接合材及該第一、第二載板壓合在一起，使該第一導電凸塊穿過該中間接合材而與該第一載板的該第一表面銅層電連接，並使該第三導電凸塊分別與設於該核心電路板的該第二表面上的該複數個第二連接銅墊電連接，其中該第一導電凸塊與該第一表面銅層以及該第三導電凸塊與該第二連接銅墊之間均形成一合金介面。
  12. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中另包含：進行一烘烤製程，使該複數個第一、第二及第三 導電凸塊硬化。
  13. 如申請專利範圍第12項所述之內埋式元件基板結構的製作方法，其中該烘烤製程的作業溫度在90-120℃之間。
  14. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中該銅膏包含銅-鉍-錫(Cu/Bi/Sn)、銅-銀-鉍-錫(Cu/Ag/Bi/Sn)或銅-鉍-鋅-錫(Cu/Bi/Zn/Sn)。
  15. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中該銅膏的熔點低於210℃。
  16. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中將該核心電路板、該中間接合材及該第一、第二載板壓合在一起時，使該內埋式元件容置在該開孔及該貫穿孔內。
  17. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中該壓合製程的作業溫度在150-200℃之間，且該合金介面係在該壓合製程的該作業溫度下形成。
  18. 如申請專利範圍第17項所述之內埋式元件基板結構的製作方法，其中該合金介面包含銅-鉍-錫(Cu/Bi/Sn)合金。
  19. 如申請專利範圍第17項所述之內埋式元件基板結構的製作方法，其中該壓合製程的該作業溫度同時將該第一、第三導電凸塊轉變成一合金插塞。
  20. 如申請專利範圍第17項所述之內埋式元件基板結構的製作方法，其中該壓合製程的該作業溫度同時將該第二導電凸塊轉變成一合金凸塊。
  21. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中在該壓合製程後，另包含有：剝除該第一基材及該第二基材。
  22. 如申請專利範圍第21項所述之內埋式元件基板結構的製作方法，其中在剝除該第一基材及該第二基材後，另包含有：將該第一、第二表面銅層蝕刻成外層線路。
  23. 如申請專利範圍第22項所述之內埋式元件基板結構的製作方法，其中在將該第一、第二表面銅層蝕刻成外層線路後，另包含有：於該外層線路上覆蓋一防焊阻劑層。
  24. 如申請專利範圍第11項所述之內埋式元件基板結構的製作方法，其中該中間接合材包含有月狀膠片(Prepreg)、FR5或ABF(Ajinomoto build-up film)介電層膜。
  25. 一種內埋式元件基板結構，包含有：一核心電路板，其包含有一開孔及複數個導電通孔結構；複數個連接銅墊，分別位於該複數個導電通孔結構中；一內埋式元件，置於該開孔內；以及複數個合金插塞，分別設於該複數個連接銅墊上，並與一外層線路電連接，且各該合金插塞與該外層線路之間具有一合金介面。
  26. 如申請專利範圍第25項所述之內埋式元件基板結構，其中該合金介面包含銅-鉍-錫(Cu/Bi/Sn)合金。
  27. 如申請專利範圍第25項所述之內埋式元件基板結構，其中另包含一中間接合材，介於該核心電路板與該外層線路之間。
  28. 如申請專利範圍第25項所述之內埋式元件基板結構，其中該內埋式元件係透過一合金凸塊與該外層線路電連接。
  29. 如申請專利範圍第28項所述之內埋式元件基板結構，其中該合金凸塊包含銅-鉍-錫(Cu/Bi/Sn)合金。
  30. 一種內埋式元件基板結構，係如申請專利範圍第1項所述之內埋式元件基板結構的製作方法所形成的。
  31. 一種內埋式元件基板結構，係如申請專利範圍第11項所述之內埋式元件基板結構的製作方法所形成的。
TW98131038A 2009-09-15 2009-09-15 內埋式元件基板結構及其製作方法 TWI395522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98131038A TWI395522B (zh) 2009-09-15 2009-09-15 內埋式元件基板結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98131038A TWI395522B (zh) 2009-09-15 2009-09-15 內埋式元件基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201110836A TW201110836A (en) 2011-03-16
TWI395522B true TWI395522B (zh) 2013-05-01

Family

ID=44836386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98131038A TWI395522B (zh) 2009-09-15 2009-09-15 內埋式元件基板結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI395522B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502749B (zh) * 2011-12-21 2015-10-01 Yageo Corp 多電路晶片被動元件的製作方法
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN104981101B (zh) * 2014-04-03 2019-05-03 欣兴电子股份有限公司 内埋式元件结构及其制造方法
CN109862695A (zh) * 2017-11-30 2019-06-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501255B (en) * 2000-06-05 2002-09-01 Nippon Electric Co Semiconductor device and method of manufacturing the same
TW200840438A (en) * 2007-03-21 2008-10-01 Chi Mei Optoelectronics Corp Electrical connecting structure and method
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501255B (en) * 2000-06-05 2002-09-01 Nippon Electric Co Semiconductor device and method of manufacturing the same
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TW200840438A (en) * 2007-03-21 2008-10-01 Chi Mei Optoelectronics Corp Electrical connecting structure and method

Also Published As

Publication number Publication date
TW201110836A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
JP2009158593A (ja) バンプ構造およびその製造方法
TWI507096B (zh) 多層電路板及其製作方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2011009686A5 (zh)
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US10080295B2 (en) Circuit board structure
TWI395522B (zh) 內埋式元件基板結構及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
TWI485815B (zh) 半導體封裝件及其製法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
US20220069489A1 (en) Circuit board structure and manufacturing method thereof
JP5539759B2 (ja) 印刷回路基板製造方法
CN108257875A (zh) 芯片封装基板、芯片封装结构及二者的制作方法
US20090090548A1 (en) Circuit board and fabrication method thereof
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
TWI420989B (zh) 印刷電路板及其製造方法
TWI401755B (zh) 四邊扁平無接腳封裝方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP4419656B2 (ja) 半導体装置用基板及びその製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI465159B (zh) 具階梯式開口之封裝基板
JP5753521B2 (ja) 配線基板の製造方法
TWI392068B (zh) 封裝基板及其製法