JP5753521B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5753521B2
JP5753521B2 JP2012185162A JP2012185162A JP5753521B2 JP 5753521 B2 JP5753521 B2 JP 5753521B2 JP 2012185162 A JP2012185162 A JP 2012185162A JP 2012185162 A JP2012185162 A JP 2012185162A JP 5753521 B2 JP5753521 B2 JP 5753521B2
Authority
JP
Japan
Prior art keywords
wiring
layer
forming
connection terminal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012185162A
Other languages
English (en)
Other versions
JP2014044997A (ja
Inventor
正樹 村松
正樹 村松
佐藤 裕紀
裕紀 佐藤
えり奈 山田
えり奈 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012185162A priority Critical patent/JP5753521B2/ja
Publication of JP2014044997A publication Critical patent/JP2014044997A/ja
Application granted granted Critical
Publication of JP5753521B2 publication Critical patent/JP5753521B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、配線基板の製造方法に関する。
従来より、配線基板の微細化が進んでいる。近年では、配線基板内の配線の幅が20μm以下となる配線基板も求められている。このため、配線基板の配線の幅が非常に細くなっている。ところで、配線基板の製造では、配線の形成に、薬液によるウェットエッチングを行う方式が主流である。しかしながら、ウェットエッチングを行う場合、薬液が配線の下側に回り込み、配線の下側がエッチングされる、いわゆるアンダーカットが生じる。
上述したように、近年では、配線の幅が非常に細くなっているため、配線と下地(樹脂絶縁層)との接触面積が非常に小さくなっている。この状態で、アンダーカットにより配線の下側がエッチングされると、配線と下地(樹脂絶縁層)との接触面積がさらに小さくなり、配線が十分な接着強度を得ることができなくなる。この結果、配線が途中の製造工程で倒れたり、剥がれてしまう虞がある。
また、ウェットエッチングの場合、配線デザインの粗密やエッチング装置由来の液当たりのムラに応じて、配線のエッチングレートに差が生じる。このため、エッチングレートのばらつきによってエッチング後の配線の幅にばらつきが生じ、配線基板のインピーダンスにばらつきが発生する虞がある。
このため、配線基板の配線を、薬液によるウェットエッチングではなく、レーザを用いて形成する配線基板の製造方法が提案されている(例えば、特許文献1参照)。
特開2003−188496号公報
特許文献1に提案される手法では、セミアディティブ法により配線基板を製造している。セミアディティブ法では、樹脂絶縁層上に第1の金属層を形成した後、この第1の金属層上に所望のパターンにレジスト層を形成する。次に、第1の金属層を電極として電解めっきにより第2の金属層を形成する。このとき、第2の金属層は、レジストが形成されていない領域に形成される。
次に、所望のパターンに形成されたレジスト層を除去した後、レジスト層の除去により露出した第1の金属層をレーザにより除去している。該手法では、薬液によるウェットエッチングを行わないため、配線のアンダーカットを防止することができる。
しかしながら、上述したように、近年では、配線の幅が非常に狭くなっている。特に、配線の幅が20μm以下の配線では、配線と下地(樹脂絶縁層)との接触面積が非常に小さくなっている。このため、アンダーカットが生じなくとも、配線が途中の製造工程で倒れたり、剥がれてしまうことを防止することは難しい。
本発明は、上記の事情に対処してなされたものであり、配線の接着強度を確保して、配線が途中の製造工程で倒れたり、剥がれてしまうのを抑制できる配線基板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、樹脂絶縁層と、前記樹脂絶縁層上に形成された配線層とを備える配線基板の製造方法であって、前記樹脂絶縁層上の金属層にレーザを照射して前記金属層の一部を除去し、前記配線層の配線を形成する工程を有し、前記レーザは、前記配線の幅方向の両端に裾を引くように照射されることを特徴とする。
本発明によれば、前記樹脂絶縁層上の金属層にレーザを照射して前記金属層の一部を除去し、前記配線層の配線を形成する工程を有するので、ウェットエッチングにより配線にアンダーカットが生じるのを防止することができる。また、前記レーザは、前記配線の幅方向の両端に裾を引くように照射される。このため、配線と下地(樹脂絶縁層)との接触面積を大きくとることができる。この結果、配線が十分な接着強度を得ることができ、配線が途中の製造工程で倒れたり、剥がれてしまうことを抑制することができる。
また、レーザを照射して配線を形成しているので、配線デザインの粗密や、エッチング液による液当たりムラの影響を受けて、配線の幅にばらつきが発生するというウェットエッチングによる配線形成特有の問題が生じることがない。このため、配線基板にインピーダンスのばらつきが発生することを抑制することができる。
なお、本発明の一態様においては、前記樹脂絶縁層上に前記金属層の一部となる第1の金属層を形成する工程と、前記第1の金属層上にレジスト層を形成する工程と、前記レジスト層に所定のパターンの開口を形成する工程と、前記開口から露出する前記第1の金属層上に前記金属層の一部となる第2の金属層を形成する工程と、前記レジスト層を剥離する工程と、をさらに有し、前記レーザを照射する工程において、前記レジスト層の剥離により露出した前記第1の金属層を除去することにより幅方向の両端に裾を引く前記配線を形成することを特徴とする。
上記本発明の一態様によれば、セミアディティブ法により形成される配線基板において、配線が十分な接着強度を得ることができ、配線が途中の製造工程で倒れたり、剥がれてしまうことを抑制することができる。また、配線基板にインピーダンスのばらつきが発生することを抑制することができる。
また、本発明の他の態様においては、前記レーザの照射により前記樹脂絶縁層表面を粗化することを特徴とする。該本発明の一態様によれば、前記配線を形成する際のレーザの照射により、樹脂絶縁層表面が粗化されるので、前記樹脂絶縁層上に積層される層との接着強度を確保するために別工程で粗化処理を行う必要がなく、製造工程を簡略化することができる。
また、本発明のその他の態様においては、前記配線の上端の幅は、20μm以下であることを特徴とする。該本発明の一態様によれば、倒れたり、剥がれたりしやすい幅が20μm以下の配線について、途中の製造工程で倒れたり、剥がれてしまうことを抑制することができる。
さらに、本発明のその他の態様においては、前記配線の下端の幅は、前記配線の上端の幅の1.2〜1.4倍であることを特徴とする。配線の下端の幅を、配線の上端の幅の1.2〜1.4倍とすることで、配線が途中の製造工程で倒れたり、剥がれてしまうことをより効果的に抑制することができる。
以上説明したように、本発明によれば、配線の接着強度を確保して、配線が途中の製造工程で倒れたり、剥がれてしまうのを抑制できる配線基板の製造方法を提供することができる。
実施形態に係る配線基板の断面図。 実施形態に係る配線の断面形状図。 実施形態に係る配線基板の製造工程図(コア基板工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態に係る配線基板の製造工程図(ソルダーレジスト層工程)。 実施形態の変形例に係る配線基板の製造工程図(ビルドアップ工程)。 実施形態の変形例に係る配線基板の製造工程図(ビルドアップ工程)。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、コア基板を有しない配線基板であってもよい。
(実施形態)
図1は、実施形態に係る配線基板1の断面図である。配線基板1は、コア基板2と、コア基板2の両面に形成されたビルドアップ層3(表面側),13(裏面側)と、ビルドアップ層3上に形成されたソルダーレジスト層4(表面側)と、ビルドアップ層13上に形成されたソルダーレジスト層14(裏面側)と、ビルドアップ層3の接続端子T1上に形成された半田バンプ5(表面側)と、ビルドアップ層3の接続端子T11上に形成された半田ボール15(裏面側)とを備える。
コア基板2は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状の樹脂製基板である。コア基板2の表面及び裏面には、金属配線L1,L11をなすコア導体層21,22がそれぞれ形成されている。また、コア基板2には、ドリル等により穿設されたスルーホール23が形成され、その内壁面にはコア導体層21,22を互いに導通させるスルーホール導体24が形成されている。さらに、スルーホール23は、エポキシ樹脂等の樹脂製穴埋め材25により充填されている。
(表面側の構成)
ビルドアップ層3は、コア基板2の表面側に積層された樹脂絶縁層31,33及び樹脂絶縁層31,33上にそれぞれ形成された配線層32,34からなる。樹脂絶縁層31は、熱硬化性樹脂組成物からなる。樹脂絶縁層31には、所望の位置にビアホール31aが形成され、ビアホール31a内を含む樹脂絶縁層31表面には、金属配線L2をなす配線層32及びコア導体層21と配線層32とを電気的に接続するビア導体35がめっき法により形成されている。
樹脂絶縁層33は、熱硬化性樹脂組成物からなる。樹脂絶縁層33には、所望の位置にビアホール33aが形成され、該ビアホール33a内を含む樹脂絶縁層33表面には、接続端子T1を有する配線層34及び配線層32と配線層34とを電気的に接続するビア導体36がめっき法により形成されている。接続端子T1は、例えば、半導体チップとの接続端子である。なお、接続端子T1の表面には、無電解めっきによりニッケル(Ni)がめっきされ、さらにニッケル(Ni)上に、無電解めっきにより金(Au)がめっきされている。
ソルダーレジスト層4は、フィルム状または液状のソルダーレジストをビルドアップ層3の表面上に積層して形成されている。ソルダーレジスト層4には、各接続端子T1の表面の一部を露出させる開口4aが形成されている。このため、各接続端子T1は、表面の一部が開口4aによりソルダーレジスト層4から露出した状態となっている。つまり、ソルダーレジスト層4の開口4aは、各接続端子T1の表面の一部を露出したSMD(ソルダー・マスク・ディファインド)形状となっている。
開口4a内には、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田からなる半田バンプ5が接続端子T1と電気的に接続するようにして形成されている。なお、配線基板1の表面に半導体チップ等を実装する際は、配線基板1の半田バンプ5をリフローすることで配線基板1の接続端子T1と半導体チップ等の接続端子とを電気的に接続する。
(裏面側の構成)
ビルドアップ層13は、コア基板2の裏面側に積層された樹脂絶縁層131,133及び樹脂絶縁層131,133上にそれぞれ形成された配線層132,134からなる。樹脂絶縁層131は、熱硬化性樹脂組成物からなる。樹脂絶縁層131には、所望の位置にビアホール131aが形成され、ビアホール131a内を含む樹脂絶縁層131表面には、金属配線L12をなす配線層132及びコア導体層22と配線層132とを電気的に接続するビア導体135がめっき法により形成されている。
樹脂絶縁層133は、熱硬化性樹脂組成物からなる。樹脂絶縁層133には、所望の位置にビアホール133aが形成され、該ビアホール133a内を含む樹脂絶縁層133表面には、接続端子T11を有する配線層134及び配線層132と配線層134とを電気的に接続するビア導体136がめっき法により形成されている。接続端子T11は、例えば、マザーボードやソケット等(以下、マザーボード等と称する)との接続端子である。なお、接続端子T11の表面には、無電解めっきによりニッケル(Ni)がめっきされ、さらにニッケル(Ni)上に、無電解めっきにより金(Au)がめっきされている。
ソルダーレジスト層14は、フィルム状または液状のソルダーレジストをビルドアップ層13の表面上に積層して形成されている。ソルダーレジスト層14には、各接続端子T11の表面の一部を露出させる開口14aが形成されている。このため、各接続端子T11は、表面の一部が開口14aによりソルダーレジスト層14から露出した状態となっている。つまり、ソルダーレジスト層14の開口14aは、各接続端子T11の表面の一部を露出したSMD形状となっている。
開口14a内には、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田からなる半田ボール15が接続端子T11と電気的に接続するようにして形成されている。なお、配線基板1の裏面にマザーボード等を実装する際は、配線基板1の半田ボール15をリフローすることで配線基板1の接続端子T11とマザーボード等の接続端子とを電気的に接続する。
図2は、配線基板1の金属配線L2,L12及び接続端子T1,T11の断面形状を示す図である。図2に示すように、金属配線L2,L12及び接続端子T1,T11の断面形状は、幅方向の両端に裾を引いた形状となっている。また、金属配線L2,L12及び接続端子T1,T11の下端F1の幅W1は、金属配線L2,L12及び接続端子T1,T11の上端F2の幅W2の1.2〜1.4倍となっている。
金属配線L2,L12及び接続端子T1,T11の断面形状を、上述の形状とすることで、金属配線L2,L12及び接続端子T1,T11、特に上端の幅が20μm以下の細い配線が、途中の製造工程で倒れたり、剥がれてしまうことを抑制することができる。
(配線基板1の製造方法)
図3〜図5は、図1を参照して説明した配線基板1の製造工程を説明するための図である。以下図3〜図5を参照して配線基板1の製造方法について説明する。
(コア基板工程:図3)
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール23となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール23内壁にスルーホール導体24を形成し、銅張積層板の両面に銅めっき層を形成する(図3(a)参照)。
その後、スルーホール導体24内をエポキシ樹脂等の樹脂穴埋め材25で充填する。さらに、銅張積層板の両面の銅箔上に形成された銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線L1,L11をなすコア導体層21,22をそれぞれ形成し、コア基板2を得る(図3(b)参照)。なお、スルーホール23形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
(ビルドアップ工程:図4〜図6)
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザ加工装置を用いてレーザ照射を行い、樹脂絶縁層31,131にビアホール31a,131aをそれぞれ形成する(図4(a)参照)。
ビアホール31a,131aを形成した後は、ビアホール31a,131a表面を粗化する処理を行う。なお、ビアホール31a,131aを露光・現像により形成してもよい。
続いて、樹脂絶縁層31,131の表面に、無電解めっきを行い、ビアホール31a,131a内を含む樹脂絶縁層31,131の表面に、無電解銅めっき層(第1の導体層)M1,M11をそれぞれ形成する(図4(b)参照)。なお、図では、無電解銅めっき層M1,M11の厚みを誇張している。
次に、無電解銅めっき層(第1の導体層)M1,M11上に、絶縁性のレジスト層R1,R11をそれぞれ形成した後、該レジスト層R1,R11に所定のパターンの開口C1,C11を形成する(図5(a)参照)。
次に、開口C1,C11から露出する無電解銅めっき層M1,M11を電極として、電解めっきを行い、開口C1,C11内に電解銅めっき層(第2の導体層)M2,M12をそれぞれ形成する(図5(b)参照)。
次に、剥離液等の薬液を用いて、レジスト層R1,R11を剥離する(図6(a)参照)。
次に、レジスト層R1,R11の剥離により露出した無電解銅めっき層M1,M11にレーザを照射して、無電解銅めっき層M1,M11を除去し、無電解銅めっき層M1,M11及び電解銅めっき層M2,M12で構成される金属配線L2,L12を備えた配線層32,132及びビア導体35,135を得る(図6(b)参照)。
レーザを照射する際には、レジスト層R1,R11を剥離した後の電解銅めっき層M2,M12の側面から少し離れた位置にレーザを照射する。電解銅めっき層M2,M12の側面から少し離れた位置にレーザを照射することで、図2で説明したような配線層32,132の金属配線L2,L12が、幅方向の両端に裾を引いた形状とすることができる。また、レーザを照射することで、下地である樹脂絶縁層31,131表面が粗化される。このため、配線層32,132上に積層される樹脂絶縁層33,133との密着性が向上する。
なお、レーザを照射する位置の決定は、配線基板の撮像写真とCADデータとの比較、すなわちパターンマッチングにより行う。パターンマッチングによれば、不要な無電解銅めっき層M1を選択的に除去することができるので、加工時間を短縮することができる。また、レーザが電解銅めっき層M2へ照射されないので、電解銅めっき層M2へのダメージを抑制することができる。このようなパターンマッチングによるレーザの照射には、例えば、光学式自動リペアシステム(Per Fix(商標)/Ultra Per Fix(商標):日本オルボテック株式会社)を使用することができる。
次に、樹脂絶縁層31,131及び配線層32,132上に、樹脂絶縁層33,133となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザ加工装置を用いてレーザ照射を行い、樹脂絶縁層33,133にビアホール33a,133aをそれぞれ形成する(図7(a)参照)。ビアホール33a,133aを形成した後は、ビアホール33a,133a表面を粗化する処理を行う。なお、ビアホール33a,133aを露光・現像により形成してもよい。また、図7(a)からは、無電解銅めっき層M1及び電解銅めっき層M2を一つの層として記載している。
続いて、ビア導体35,135を得た時と同様にして、ビアホール33a,133a内を含む樹脂絶縁層33,133の表面に、無電解銅めっきを行い、無電解銅めっき層を形成した後、所望の形状にレジスト層を形成し、該レジスト層をマスクにして電解銅めっきを行う。その後、レジスト層を剥離して、該剥離により露出した無電解銅めっき層にレーザを照射して、無電解銅めっき層を除去し、無電解銅めっき層及び電解銅めっき層で構成される接続端子T1,T11を備えた配線層34,134及びビア導体36,136を得る(図7(b)参照)。
なお、この場合も、レーザを照射する際には、レジスト層R1,R11を剥離した後の電解銅めっき層M2,M12の側面から少し離れた位置にレーザを照射することが好ましい。電解銅めっき層M2,M12の側面から少し離れた位置にレーザを照射することで、図2で説明したような配線層34,134の接続端子T1,T11が、幅方向の両端に裾を引いた形状とすることができる。
(ソルダーレジスト層工程:図8)
表層に接続端子T1,T11をそれぞれ有するビルドアップ層3,13上に、それぞれフィルム状のソルダーレジストをプレスして積層する。ビルドアップ層3,13上に、それぞれ積層したフィルム状のソルダーレジストを露光・現像して、各接続端子T1,T11の一部を露出させるSMD形状の開口4a,14aが形成されたソルダーレジスト層4,14を得る。次に、接続端子T1,T11の表面に、無電解めっきにより、ニッケル(Ni)及び金(Au)をめっきする。
(バックエンド工程)
半田印刷により、ソルダーレジスト層4,14に形成された開口4a,14aから露出した接続端子T1,T11の表面に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子T1,T11と電気的に接続された半田バンプ5及び半田ボール15を形成する。
以上のように、実施形態に係る配線基板1は、レーザの照射により、不要な無電解銅めっき層M1を除去しているので、ウェットエッチングにより配線にアンダーカットが生じるのを防止することができる。また、レーザは、配線の幅方向の両端に裾を引くように照射される。このため、配線と下地(樹脂絶縁層)との接触面積を大きくとることができる。この結果、配線が十分な接着強度を得ることができ、配線が途中の製造工程で倒れたり、剥がれてしまうことを抑制することができる。
また、配線の下端F1の幅W1は、配線の上端F2の幅W2の1.2〜1.4倍となっているので、配線が途中の製造工程で倒れたり、剥がれてしまうことを効果的に抑制することができる。
さらに、レーザを照射して配線を形成しているので、配線デザインの粗密に応じて、配線の幅がばらつくことがない。このため、配線基板にインピーダンスのばらつきが発生することを抑制することができる。また、レーザの照射により、樹脂絶縁層表面が粗化されるので、樹脂絶縁層上に積層される層の接着強度が向上する。
また、パターンマッチングによれば、不要な無電解銅めっき層を選択的に除去しているので、加工時間を短縮することができる。また、レーザが電解銅めっき層へ照射されないので、電解銅めっき層へのダメージを抑制することができる。
(実施形態の変形例)
上記実施形態では、セミアディティブ法により配線基板を製造しているが、サブトラクティブ法により配線基板を製造するようにしてもよい。この実施形態の変形例では、サブトラクティブ法により配線基板を製造する方法について説明する。なお、図1〜図8を参照して説明した実施形態に係る配線基板1と同じ構成には、同一の符号を付して重複する説明を省略する。
図9,図10は、実施形態の変形例に係る配線基板1Aの製造工程図である。なお、以下では、図9,図10を参照して配線基板1Aのビルドアップ工程のみを説明する。配線基板のコア基板工程、ソルダーレジスト層工程及びバックエンド工程については、実施形態に係る配線基板1の工程と同じであるため、重複する説明を省略する。
(ビルドアップ工程:図9,図10)
コア基板2の表面及び裏面に、配線層32,132となる銅箔Dが貼り付けられた樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する(図9(a)参照)。なお、フィルム状絶縁樹脂材料には予め所望の位置にビアホール31a,131aが形成されており、内部にはビア導体35,135が充填されている。
次に、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、銅箔Dにレーザを照射して、余分な領域の銅を除去し、幅方向の両端に裾を引いた形状の金属配線L2,L12を形成する(図9(b)参照)。なお、レーザを照射する位置の決定は、実施形態と同様に、配線基板の撮像写真とCADデータとの比較、すなわちパターンマッチングにより行う。
次に、樹脂絶縁層31,131及び配線層32,132上に、配線層34,134となる銅箔Dが貼り付けられた樹脂絶縁層33,133となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する(図10(a)参照)。なお、フィルム状絶縁樹脂材料には予め所望の位置にビアホール33a,133aが形成されており、内部にはビア導体36,136が充填されている。
次に、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、銅箔Dにレーザを照射して、余分な領域の銅を除去し、幅方向の両端に裾を引いた形状の接続端子T1,T11を形成する(図10(b)参照)。なお、レーザを照射する位置の決定は、実施形態と同様に、配線基板の撮像写真とCADデータとの比較、すなわちパターンマッチングにより行う。
以上のように、サブトラクティブ法でも、本発明の配線基板を製造することができる。なお、効果については、実施形態に係る配線基板1と同じである。
(その他の実施形態)
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記実施形態では、配線基板1が半田ボール15を介してマザーボード等と接続するBGA基板である形態について説明しているが、半田ボール15の代わりにピンもしくはランドを設けた、いわゆるPGA(Pin Grid Array)基板もしくはLGA(Land Grid Array)基板として配線基板1をマザーボード等と接続するようにしてもよい。
また、上記実施形態では、ソルダーレジストの開口の形状が、接続端子の表面の一部が露出したいわゆるSMD(ソルダー・マスク・ディファインド)形状となっているが、接続端子の表面がすべて露出したいわゆるNSMD(ノン・ソルダー・マスク・ディファインド)形状としてもよい。
1…配線基板、2…コア基板、3,13…ビルドアップ層、4,14…ソルダーレジスト層、4a,14a…開口、5…半田バンプ、15…半田ボール、21,22…コア導体層、23…スルーホール、24…スルーホール導体、25…樹脂製穴埋め材、31,33,131,133…樹脂絶縁層、31a,131a…ビアホール、32,34,132,134…配線層、36,35,135,136…ビア導体、C1,C11…開口、F1…下端、F2…上端、L1,L2,L11,L12…金属配線、M1,M11…無電解銅めっき層、M2,M12…電解銅めっき層、R1,R11…レジスト層、T1,T11…接続端子、W1,W2…幅。

Claims (5)

  1. 樹脂絶縁層と、前記樹脂絶縁層上に形成された配線層とを備える配線基板の製造方法であって、
    前記樹脂絶縁層上に第1の金属層を形成する工程と、
    前記第1の金属層上にレジスト層を形成する工程と、
    前記レジスト層に所定のパターンの開口を形成する工程と、
    前記開口から露出する前記第1の金属層上に第2の金属層を形成する工程と、
    前記レジスト層を剥離する工程と、
    前記レジスト層の剥離により露出した前記第1の金属層にレーザを照射して前記第1の金属層を除去することによって、幅方向の両端に裾を引いた形状の、前記配線層の配線を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  2. 前記レーザの照射により前記樹脂絶縁層表面を粗化することを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記配線の上端の幅は、20μm以下であることを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記配線の下端の幅は、前記配線の上端の幅の1.2〜1.4倍であることを特徴とする請求項1乃至請求項のいずれか1項に記載の配線基板の製造方法。
  5. 前記配線層上に接続端子形成用樹脂絶縁層を形成する工程と、
    前記接続端子形成用樹脂絶縁層上に接続端子形成用第1の金属層を形成する工程と、
    前記接続端子形成用第1の金属層に接続端子形成用レジスト層を形成する工程と、
    前記接続端子形成用レジスト層に所定のパターンの開口を形成する工程と、
    前記開口から露出する前記接続端子形成用第1の金属層上に接続端子形成用第2の金属層を形成する工程と、
    前記接続端子形成用レジスト層を剥離する工程と、
    前記接続端子形成用レジスト層の剥離により露出した前記接続端子形成用第1の金属層にレーザを照射して前記接続端子形成用第1の金属層を除去することによって、幅方向の両端に裾を引いた形状の接続端子を形成する工程と、
    をさらに有することを特徴とする請求項1乃至請求項4の何れか一項に記載の配線基板の製造方法。
JP2012185162A 2012-08-24 2012-08-24 配線基板の製造方法 Expired - Fee Related JP5753521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012185162A JP5753521B2 (ja) 2012-08-24 2012-08-24 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185162A JP5753521B2 (ja) 2012-08-24 2012-08-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014044997A JP2014044997A (ja) 2014-03-13
JP5753521B2 true JP5753521B2 (ja) 2015-07-22

Family

ID=50396086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185162A Expired - Fee Related JP5753521B2 (ja) 2012-08-24 2012-08-24 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5753521B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965803B2 (ja) * 1992-11-19 1999-10-18 ポリプラスチックス株式会社 成形品の表面に導電性回路を形成する方法及び導電回路形成部品
JPH07283511A (ja) * 1994-04-11 1995-10-27 Matsushita Electric Ind Co Ltd プリント配線板の銅箔で形成する回路素子のレーザトリミング方法
JPH09116255A (ja) * 1995-10-16 1997-05-02 Oki Electric Ind Co Ltd 回路パターンの形成方法
JPH11121904A (ja) * 1997-10-14 1999-04-30 Hitachi Commun Syst Inc プリント配線板の製造方法
JP2003273497A (ja) * 2002-03-15 2003-09-26 Kyocera Corp 転写シートおよびその製造方法ならびに配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2014044997A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5398217B2 (ja) 配線基板及び半導体装置の製造方法
JP5415632B2 (ja) 配線基板
JP5502139B2 (ja) 配線基板
JP2014078551A (ja) 配線基板、配線基板の製造方法
US9699905B2 (en) Wiring board
JP5913063B2 (ja) 配線基板
TWI491332B (zh) 配線基板之製造方法
JP2013105908A (ja) 配線基板
JP2013051397A (ja) 配線基板の製造方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
JP2013122962A (ja) 配線基板
JP2012074487A (ja) 半導体パッケージの製造方法
JP5753521B2 (ja) 配線基板の製造方法
JP5913055B2 (ja) 配線基板
JP2013122963A (ja) 配線基板
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2013122961A (ja) 配線基板、配線基板の製造方法
JP2014089996A (ja) 配線基板
JP2004022713A (ja) 多層配線基板
JP6030513B2 (ja) 配線基板の製造方法
JP2015207722A (ja) 配線基板の製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150522

R150 Certificate of patent or registration of utility model

Ref document number: 5753521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees