JP6030513B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP6030513B2 JP6030513B2 JP2013147402A JP2013147402A JP6030513B2 JP 6030513 B2 JP6030513 B2 JP 6030513B2 JP 2013147402 A JP2013147402 A JP 2013147402A JP 2013147402 A JP2013147402 A JP 2013147402A JP 6030513 B2 JP6030513 B2 JP 6030513B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- wiring board
- wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims description 84
- 239000010949 copper Substances 0.000 claims description 50
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 47
- 229910052802 copper Inorganic materials 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 29
- 239000011347 resin Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 101
- 229910000679 solder Inorganic materials 0.000 description 77
- 239000002184 metal Substances 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 10
- 229920001187 thermosetting polymer Polymers 0.000 description 10
- 239000011342 resin composition Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明は、樹脂絶縁層と、樹脂絶縁層上に形成された配線層とを備える配線基板の製造方法に関する。
半導体チップを配線基板に実装する技術としてフリップチップ接続が知られている（例えば、特許文献１参照）。フリップチップ接続では、半導体チップの裏面にアレイ状に配置された接続パッドと、配線基板の表面にアレイ状に配置された接続パッドとを半田バンプにより電気的に接続している。
特許文献１に開示される発明では、半導体チップ側に半田バンプを形成しているが、配線基板側に半田バンプを形成する場合もある。そして、近年では、この接続パッドの狭ピッチ化が進んでいる。このため、接続パッド上に形成される半田バンプの高さに対する要求が厳しくなっており、半田バンプの高さばらつきに対する許容範囲が小さくなっている。この結果、半田バンプの高さばらつきにより、配線基板が不良とされるケースが増えている。
本発明は、上記の事情に対処してなされたものであり、バンプの高さばらつきによる不良を低減できる配線基板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明の配線基板の製造方法は、絶縁層及び配線層がそれぞれ１層以上積層され、配線基板となる製品領域が平面視で複数配列されてなる積層体と、前記製品領域ごとに前記積層体上に形成された接続パッドとを有する積層構造体を形成する工程と、前記接続パッド表面を含む前記積層体上に第１の導体層を形成する工程と、前記第１の導体層上に樹脂層を積層する工程と、前記樹脂層の前記接続パッドに対応する位置に開口を形成する工程と、前記開口内の前記第１の導体層上に第２の導体層を形成する工程と、前記樹脂層を除去する工程と、複数の前記製品領域のうち少なくとも１つの製品領域内における前記第２の導体層の高さを計測する工程と、計測された前記第２の導体層の高さが閾値未満である場合、前記第１の導体層を選択的に食刻する第１の薬液を用いて前記第１の導体層のうち前記樹脂層の除去により露出する部分と前記第２の導体層の外縁側の直下に位置する部分のエッチングを行い、前記第２の導体層の高さが閾値以上である場合、前記第１の導体層及び前記第２の導体層を食刻する第２の薬液を用いて前記第１の導体層のうち前記樹脂層の除去により露出する部分と前記第２の導体層の一部のエッチングを行う工程と、前記第２の導体層を加熱溶融することにより前記接続パッド上にバンプを形成する工程と、をこの順に有することを特徴とする。
本発明の配線基板の製造方法によれば、第２の導体層の高さが閾値未満である場合、第１の導体層を選択的に食刻する第１の薬液を用いて第１の導体層のうち樹脂層の除去により露出する部分と第２の導体層の外縁側の直下に位置する部分のエッチングを行い、第２の導体層の高さが閾値以上である場合、第１の導体層及び第２の導体層を食刻する第２の薬液を用いて第１の導体層のうち樹脂層の除去により露出する部分と第２の導体層の一部のエッチングを行っている。このため、第２の導体層を形成した後で、第２の導体層を加熱溶融して形成されるバンプの高さを調整することができる。この結果、従来では、不良となっていた配線基板も良品とすることができ、製品歩留まりが向上する。
本発明の一態様においては、第１の導体層は、銅（Ｃｕ）を主成分とし、第２の導体層は、錫（Ｓｎ）を含有している。このため、第１の導体層の融点が第２の導体層の融点よりも高く、バンプを形成する工程において第２の導体層だけを選択的に溶融させることができる。それゆえ、計測された第２の導体層の高さに応じて、第１の導体層のエッチング領域を制御することにより、バンプの高さを容易に調整することができる。
以上説明したように、本発明によれば、バンプの高さばらつきによる不良を低減できる配線基板の製造方法を提供することができる。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。以下に説明する実施形態に係る配線基板は、あくまでも例示であって、配線層と樹脂絶縁層とをそれぞれ少なくとも１層有する配線基板であれば特に限定されるものではない。例えば、コア基板を有しない配線基板であってもよい。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側として説明する。
（実施形態）
図１は、実施形態に係る多数個取り用配線基板１００の構成図である。図１（ａ）は、多数個取り用配線基板１００の表面側の平面図、図１（ｂ）は、図１（ａ）の線分Ｉ−Ｉにおける一部断面図である。以下、図１を参照して、多数個取り用配線基板１００の構成について説明する。図１（ｂ）では、縁Ｅの図示を省略している。
図１は、実施形態に係る多数個取り用配線基板１００の構成図である。図１（ａ）は、多数個取り用配線基板１００の表面側の平面図、図１（ｂ）は、図１（ａ）の線分Ｉ−Ｉにおける一部断面図である。以下、図１を参照して、多数個取り用配線基板１００の構成について説明する。図１（ｂ）では、縁Ｅの図示を省略している。
（多数個取り用配線基板１００の構成）
図１（ａ）に示すように、多数個取り用配線基板１００は、配線基板となる製品領域２００が平面視で複数配列されてなる。図１（ａ）では、３つの製品領域２００が配列された多数個取り用配線基板１００を示したが、製品領域２００の配列数は、任意であり３つに限られない。また、多数個取り用配線基板１００の周囲には、ハンドリング用の縁Ｅが設けられている。
図１（ａ）に示すように、多数個取り用配線基板１００は、配線基板となる製品領域２００が平面視で複数配列されてなる。図１（ａ）では、３つの製品領域２００が配列された多数個取り用配線基板１００を示したが、製品領域２００の配列数は、任意であり３つに限られない。また、多数個取り用配線基板１００の周囲には、ハンドリング用の縁Ｅが設けられている。
図１（ｂ）に示すように、多数個取り用配線基板１００は、コア基板２と、コア基板２の表面側に積層されるビルドアップ層Ｌ１（表面側）と、半導体チップ（不図示）との接続端子である金属端子パッド１０（接続パッド）と、ビルドアップ層Ｌ１に積層され金属端子パッド１０の一部を露出する開口８ａが形成されたソルダーレジスト層８と、開口８ａから露出した金属端子パッド１０表面に形成された金属めっき層１０ａ（第１の導体層）と、金属めっき層１０ａ上に形成された半田バンプＢ１と、コア基板２の裏面側に積層されるビルドアップ層Ｌ２（裏面側）と、マザーボード等（不図示）との接続端子である金属端子パッド１７（接続パッド）と、ビルドアップ層Ｌ２に積層され、金属端子パッド１７の一部を露出する開口１８ａが形成されたソルダーレジスト層１８と、開口１８ａから露出した金属端子パッド１７表面に形成された金属めっき層１７ａと、金属めっき層１７ａ上に形成された半田バンプＢ２とを備える。
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２の表面及び裏面には、コア配線層Ｍ１，Ｍ１１がそれぞれ形成されている。また、コア基板２には、ドリル等により穿設されたスルーホール１２が形成され、その内壁面にはコア配線層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体３０が形成されている。さらに、スルーホール導体３０内は、エポキシ樹脂等の樹脂製穴埋め材３１により充填されている。
（表面側の構成）
コア配線層Ｍ１の上層には、熱硬化性樹脂組成物６を熱硬化させて構成された第１のビア層（樹脂絶縁層）Ｖ１が形成されている。さらに、その表面には金属配線７ａを有する第１の配線層Ｍ２が無電解銅めっき及び電解銅めっきにより形成されている。なお、コア配線層Ｍ１と第１の配線層Ｍ２とは、それぞれビア３４により層間接続がなされている。同様に、第１の配線層Ｍ２の上層には、熱硬化性樹脂組成物６を用いた第２のビア層（樹脂絶縁層）Ｖ２が形成されている。
コア配線層Ｍ１の上層には、熱硬化性樹脂組成物６を熱硬化させて構成された第１のビア層（樹脂絶縁層）Ｖ１が形成されている。さらに、その表面には金属配線７ａを有する第１の配線層Ｍ２が無電解銅めっき及び電解銅めっきにより形成されている。なお、コア配線層Ｍ１と第１の配線層Ｍ２とは、それぞれビア３４により層間接続がなされている。同様に、第１の配線層Ｍ２の上層には、熱硬化性樹脂組成物６を用いた第２のビア層（樹脂絶縁層）Ｖ２が形成されている。
第２のビア層Ｖ２上には、金属端子パッド１０を有する第２の配線層Ｍ３が無電解銅めっき及び電解銅めっきにより形成されている。第１の配線層Ｍ２と第２の配線層Ｍ３とは、ビア３４により層間接続がなされている。ビア３４は、ビアホール３４ａとその内周面に設けられたビア導体３４ｂと、底面側にてビア導体３４ｂと導通するように設けられたビアパッド３４ｃと、ビアパッド３４ｃと反対側にてビア導体３４ｂの開口周縁から外向きに張り出すビアランド３４ｄとを有する。
以上のように、コア基板２の第１の主面ＭＰ１上には、コア配線層Ｍ１、第１のビア層Ｖ１、第１の配線層Ｍ２、第２のビア層Ｖ２及び第２の配線層Ｍ３が順次に積層された第１のビルドアップ層Ｌ１が形成されている。また、第１の主表面ＣＰ１上には複数の金属端子パッド１０が形成されている。金属端子パッド１０は、半田バンプＢ１を介して半導体素子をフリップチップ接続するための接続パッドであり、半導体素子搭載領域に形成されている。
さらに、第１の主表面ＣＰ１上には開口８ａを有するソルダーレジスト層８が形成されており、開口８ａから露出した金属端子パッド１０上には、無電解銅めっきによって形成した金属めっき層１０ａが形成されている。また、金属めっき層１０ａ上には、半田バンプＢ１が形成されている。多数個取り用配線基板１００から製品領域２００を切り出して得られる配線基板に半導体チップ（不図示）を実装する際には、半田バンプＢ１をリフローすることで半導体チップの接続端子と、接続パッドである金属端子パッド１０とが電気的に接続される。
（裏面側の構成）
コア配線層Ｍ１１の上層には、熱硬化性樹脂組成物６にて構成された第１のビア層（樹脂絶縁層）Ｖ１１が形成されている。さらに、その表面にはそれぞれ金属配線７ｂを有する第１の配線層Ｍ１２が無電解銅めっき及び電解銅めっきにより形成されている。なお、コア配線層Ｍ１１と第１の配線層Ｍ１２とは、ビア３４により層間接続がなされている。同様に、第１の配線層Ｍ１２の上層には、熱硬化性樹脂組成物６を用いた第２のビア層（樹脂絶縁層）Ｖ１２が形成されている。
コア配線層Ｍ１１の上層には、熱硬化性樹脂組成物６にて構成された第１のビア層（樹脂絶縁層）Ｖ１１が形成されている。さらに、その表面にはそれぞれ金属配線７ｂを有する第１の配線層Ｍ１２が無電解銅めっき及び電解銅めっきにより形成されている。なお、コア配線層Ｍ１１と第１の配線層Ｍ１２とは、ビア３４により層間接続がなされている。同様に、第１の配線層Ｍ１２の上層には、熱硬化性樹脂組成物６を用いた第２のビア層（樹脂絶縁層）Ｖ１２が形成されている。
第２のビア層Ｖ１２上には、金属端子パッド１７を有する第２の配線層Ｍ１３が形成されている。第１の配線層Ｍ１２及び第２の配線層Ｍ１３は、ビア３４により層間接続がなされている。ビア３４は、ビアホール３４ａとその内周面に設けられたビア導体３４ｂと、底面側にてビア導体３４ｂと導通するように設けられたビアパッド３４ｃと、ビアパッド３４ｃと反対側にてビア導体３４ｂの開口周縁から外向きに張り出すビアランド３４ｄとを有している。
以上のように、コア基板２の第２の主面ＭＰ２上においては、コア配線層Ｍ１１、第１のビア層Ｖ１１、第１の配線層Ｍ１２、第２のビア層Ｖ１２及び第２の配線層Ｍ１３が順次に積層された第２のビルドアップ層Ｌ２が形成されている。また、第２の主表面ＣＰ２上には、複数の金属端子パッド１７が形成されている。
金属端子パッド１７は、多数個取り用配線基板１００から製品領域２００を切り出して得られる配線基板をマザーボードに接続するための裏面ランド（ＬＧＡパッド）として利用されるものであって、製品領域２００の略中心部を除く外周領域に形成され、前記略中心部を囲むようにして矩形状に配列されている。
第２の主表面ＣＰ２上には、開口１８ａを有するソルダーレジスト層１８が形成されており、開口１８ａに露出した金属端子パッド１７上には金属めっき層１７ａが形成されている。また、金属めっき層１７ａ上には、半田バンプＢ２が形成されている。なお、金属めっき層１７ａを形成することなく、金属端子パッド１７が直接開口１８ａに対して露出するようにしてもよい。
なお、この実施形態では、ビア３４をコンフォーマルビアとしている。しかし、ビア３４を他の構成のビア、例えば、フィルドビアとしてもよい。また、半田バンプＢ２は、必ずしも必要ではなく、なくても構わない。
（配線基板の製造方法）
図２〜図１５は、実施形態に係る配線基板の製造方法を示す断面図である。以下、図２〜図１５を参照して、配線基板の製造方法について説明する。
図２〜図１５は、実施形態に係る配線基板の製造方法を示す断面図である。以下、図２〜図１５を参照して、配線基板の製造方法について説明する。
（コア基板工程：図２〜図３）
板状の樹脂製基板であるコア基板２を準備する。また、コア基板２に対してドリルを用いて孔あけ加工を行い、スルーホール１２となる貫通孔を所定位置にあらかじめ形成しておく（図２参照）。なお、スルーホール１２形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
板状の樹脂製基板であるコア基板２を準備する。また、コア基板２に対してドリルを用いて孔あけ加工を行い、スルーホール１２となる貫通孔を所定位置にあらかじめ形成しておく（図２参照）。なお、スルーホール１２形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール１２の内壁にスルーホール導体３０を形成し、コア基板の両面に銅めっき層を形成する。その後、スルーホール導体３０内をエポキシ樹脂等の樹脂穴埋め材３１で充填し、さらに、コア基板の両面に形成された銅めっき層を所望の形状にエッチングしてコア基板の表面及び裏面にコア配線層Ｍ１，Ｍ１１をそれぞれ形成し、コア基板２を得る（図３参照）。
（ビルドアップ工程：図４〜図９）
コア基板２の表面及び裏面に、第１のビア層Ｖ１，Ｖ１１となるエポキシ樹脂を主成分とする熱硬化性樹脂組成物６をそれぞれ重ね合わせて配置し、従来周知のレーザー加工装置を用いてレーザー照射を行い、第１のビア層Ｖ１，Ｖ１１にビアホール３４ａをそれぞれ形成する（図４参照）。
コア基板２の表面及び裏面に、第１のビア層Ｖ１，Ｖ１１となるエポキシ樹脂を主成分とする熱硬化性樹脂組成物６をそれぞれ重ね合わせて配置し、従来周知のレーザー加工装置を用いてレーザー照射を行い、第１のビア層Ｖ１，Ｖ１１にビアホール３４ａをそれぞれ形成する（図４参照）。
続いて、無電解銅めっきによりビアホール３４ａの内壁を含む熱硬化性樹脂組成物６上に無電解銅めっき層Ｃ１，Ｃ１１を形成した後、プリント配線板用感光性フィルムＤＦ（以下、ドライフィルムＤＦと記載する）を熱硬化性樹脂組成物６上に形成された無電解銅めっき層Ｃ１，Ｃ１１上にラミネートして、露光・現像を行い、ドライフィルムＤＦに所定のパターンの開口Ａ１を形成する（図５参照）。
その後、このドライフィルムＤＦをマスクとして、電解銅めっきを行い、ドライフィルムＤＦの開口Ａ１から露出した無電解銅めっき層Ｃ１，Ｃ１１上に電解銅めっき層Ｃ２，Ｃ１２を形成し、無電解銅めっき層Ｃ１，Ｃ１１及び電解銅めっき層Ｃ２，Ｃ１２からなる第１の配線層Ｍ２，Ｍ１２を形成する。また、この際に、ビア導体３４ｂ、ビアパッド３４ｃ及びビアランド３４ｄからなるビア３４も形成される（図６参照）。
次に、ドライフィルムＤＦを剥離した後、ドライフィルムＤＦ下に存在していた無電解銅めっき層Ｃ１，Ｃ１１をウェットエッチング（ソフトエッチング）により除去する（図７参照）。なお、上記図５〜図７では、説明のために、無電解銅めっき層Ｃ１，Ｃ１１と電解銅めっき層Ｃ２，Ｃ１２とを分けて図示しているが、以下の図８からは、無電解銅めっき層Ｃ１、Ｃ１１と電解銅めっき層Ｃ２，Ｃ１２とを分けずに一体として図示する。
次に、配線層Ｍ２，Ｍ１２上に、第２のビア層Ｖ２，Ｖ１２となるエポキシ樹脂を主成分とする熱硬化性樹脂組成物６をそれぞれ重ね合わせて配置する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、第２のビア層Ｖ２，Ｖ１２にビアホール３４ａをそれぞれ形成する（図８参照）。
続いて、配線層Ｍ２，Ｍ１２を形成した時と同様にして、ビアホール３４ａが形成された第２のビア層Ｖ２，Ｖ１２に、配線層Ｍ３，Ｍ１３をそれぞれ形成する（図９参照）。
（ソルダーレジスト層工程：図１０）
配線層Ｍ３，Ｍ１３の表面に、それぞれフィルム状のソルダーレジスト層８，１８をプレスして積層する。積層したフィルム状のソルダーレジスト層８，１８を露光・現像して、ソルダーレジスト層８，１８に、各々金属端子パッド１０，１７を露出する開口８ａ，１８ａを形成する（図１０参照）。
配線層Ｍ３，Ｍ１３の表面に、それぞれフィルム状のソルダーレジスト層８，１８をプレスして積層する。積層したフィルム状のソルダーレジスト層８，１８を露光・現像して、ソルダーレジスト層８，１８に、各々金属端子パッド１０，１７を露出する開口８ａ，１８ａを形成する（図１０参照）。
（めっき工程：図１１〜図１３）
次いで、無電解めっきによって開口８ａ，１８ａに露出した金属端子パッド１０，１７を含むソルダーレジスト層８，１８上に銅めっき層１０ａ（第１の導体層），１７ａを形成する（図１１参照）。
次いで、無電解めっきによって開口８ａ，１８ａに露出した金属端子パッド１０，１７を含むソルダーレジスト層８，１８上に銅めっき層１０ａ（第１の導体層），１７ａを形成する（図１１参照）。
次に、銅めっき層１０ａ，１７ａの表面に、ドライフィルムＤＦ（樹脂層）をラミネートして、露光・現像を行い、金属端子パッド１０，１７上の銅めっき層１０ａ，１７ａを露出する開口Ａ２を形成する（図１２参照）。
次に、電解半田めっきを行い、金属端子パッド１０，１７が露出する開口Ａ２内に、半田バンプＢ１，Ｂ２となる半田めっき層Ｐ１（第２の導体層），Ｐ２を形成した後、ドライフィルムＤＦ（樹脂層）を剥離する（図１３参照）。
（測定工程：図１４）
次に、半田めっき層Ｐ１（第２の導体層）の高さＴを測定する。なお、半田めっき層Ｐ１の高さＴ１は、複数の製品領域２００のうち少なくとも１つの製品領域２００内における半田めっき層Ｐ１高さＴを計測すればよい（図１４参照）。なお、図１４では、半田めっき層Ｐ１の高さＴの基準を半田めっき層Ｐ１の底面Ｓ１としているが、どこを基準とするかは任意である。例えば、多数個取り用配線基板１００の裏面を基準としてもよい。
次に、半田めっき層Ｐ１（第２の導体層）の高さＴを測定する。なお、半田めっき層Ｐ１の高さＴ１は、複数の製品領域２００のうち少なくとも１つの製品領域２００内における半田めっき層Ｐ１高さＴを計測すればよい（図１４参照）。なお、図１４では、半田めっき層Ｐ１の高さＴの基準を半田めっき層Ｐ１の底面Ｓ１としているが、どこを基準とするかは任意である。例えば、多数個取り用配線基板１００の裏面を基準としてもよい。
（エッチング工程：図１５）
次に、測定した半田めっき層Ｐ１（第２の導体層）の高さＴに応じてエッチングを行う。半田めっき層Ｐ１の高さＴが閾値未満である場合、銅めっき層１０ａ（第１の導体層）を選択的にエッチング（食刻）する第１の薬液（例えば、メック社製のＳＦ−５４２０）を用いて銅めっき層１０ａのうちドライフィルムＤＦの剥離（除去）により露出する部分と、半田めっき層Ｐ１の外縁側の直下に位置する部分のエッチングを行う（図１５（ａ）参照）。
次に、測定した半田めっき層Ｐ１（第２の導体層）の高さＴに応じてエッチングを行う。半田めっき層Ｐ１の高さＴが閾値未満である場合、銅めっき層１０ａ（第１の導体層）を選択的にエッチング（食刻）する第１の薬液（例えば、メック社製のＳＦ−５４２０）を用いて銅めっき層１０ａのうちドライフィルムＤＦの剥離（除去）により露出する部分と、半田めっき層Ｐ１の外縁側の直下に位置する部分のエッチングを行う（図１５（ａ）参照）。
半田めっき層Ｐ１の外縁側の直下に位置する部分までエッチングを行うことで、後述のリフローにより銅めっき層１０ａ上に形成される半田バンプＢ１の底面積（銅めっき層１０ａとの接触面積）が小さくなる。また、第１の薬液は、銅めっき層１０ａを選択的にエッチングするので、半田めっき層Ｐ１はエッチングされない。このため、半田めっき層Ｐ１をリフローすることにより形成される半田バンプＢ１の高さが高くなる。
一方、半田めっき層Ｐ１の高さＴが閾値以上である場合、銅めっき層１０ａ（第１の導体層）及び半田めっき層Ｐ１（第２の導体層）をエッチングする第２の薬液（例えば、ＪＣＵ社製のＳＡＣ−７００Ｗ３Ｃ）を用いて銅めっき層１０ａのうちドライフィルムＤＦの剥離（除去）により露出する部分と半田めっき層Ｐ１の一部のエッチングを行う（図１５（ｂ）参照）。
第２の薬液は、銅めっき層１０ａ（第１の導体層）だけでなく半田めっき層Ｐ１（第２の導体層）までエッチングする。このため、エッチングにより半田めっき層Ｐ１の体積が小さくなる。この結果、半田めっき層Ｐ１をリフローすることにより形成される半田バンプＢ１の高さが低くなる。
なお、図１５（ａ），図１５（ｂ）では、銅めっき層１０ａ及び半田めっき層Ｐ１を拡大断面図で示した。また、エッチング前の銅めっき層１０ａのアウトライン（輪郭）を鎖線で示し、エッチング前の半田めっき層Ｐ１のアウトライン（輪郭）を一点鎖線で示した。
（リフロー工程：図１）
次に、半田めっき層Ｐ１，Ｐ２を加熱溶融（リフロー）することにより、金属端子パッド１０（接続パッド），１７上に半田バンプＢ１，Ｂ２を形成して多数個取り用配線基板１００を得る（図１参照）。
次に、半田めっき層Ｐ１，Ｐ２を加熱溶融（リフロー）することにより、金属端子パッド１０（接続パッド），１７上に半田バンプＢ１，Ｂ２を形成して多数個取り用配線基板１００を得る（図１参照）。
このようにして作製された多数個取り用配線基板１００から各製品領域２００を切り出すことにより多数個取り用配線基板１００から複数の配線基板が得られる。
以上のように、実施形態に係る配線基板の製造方法は、半田めっき層Ｐ１（第２の導体層）の高さＴが閾値未満である場合、銅めっき層１０ａ（第１の導体層）を選択的にエッチング（食刻）する第１の薬液を用いて銅めっき層１０ａのうちドライフィルムＤＦ（樹脂層）の除去により露出する部分と半田めっき層Ｐ１の外縁側の直下に位置する部分のエッチングを行っている。このため、半田めっき層Ｐ１をリフローすることにより形成される半田バンプＢ１の高さを高くすることができる。
また、半田めっき層Ｐ１の高さＴが閾値以上である場合、銅めっき層１０ａ及び半田めっき層Ｐ１をエッチングする第２の薬液を用いて半田めっき層Ｐ１のうちドライフィルムＤＦの除去により露出する部分と銅めっき層１０ａの一部のエッチングを行っている。このため、半田めっき層Ｐ１をリフローすることにより形成される半田バンプＢ１の高さを低くすることができる。
この結果、半田めっき層Ｐ１を形成した後で、半田めっき層Ｐ１をリフロー（加熱溶融）して形成されるバンプＢ１の高さを調整することができるので製品歩留まりが向上する。
また、銅めっき層１０ａ（第１の導体層）は、銅（Ｃｕ）を主成分とし、半田めっき層Ｐ１（第２の導体層）は、錫（Ｓｎ）を含有している。このため、銅めっき層１０ａの融点が半田めっき層Ｐ１の融点よりも高く、バンプＢ１を形成する工程において半田めっき層Ｐ１だけを選択的に溶融させることができる。それゆえ、計測された半田めっき層Ｐ１の高さＴに応じて、銅めっき層１０ａのエッチング領域を制御することにより、バンプＢ１の高さを容易に調整することができる。
なお、上記説明では、半導体チップが実装される表面側の半田めっき層Ｐ１の高さＴを測定している。しかし、半田めっき層Ｐ１と同様に、マザーボード等と接続される裏面側の半田めっき層Ｐ２（第２の導体層）の高さを計測し、半田めっき層Ｐ２の高さが閾値未満である場合、銅めっき層１７ａ（第１の導体層）を選択的にエッチングする第１の薬液を用い、半田めっき層Ｐ２の高さが閾値以上である場合、銅めっき層１７ａ及び半田めっき層Ｐ２を選択的にエッチングする第２の薬液を用いるようにしてもよい。
この場合も、半田めっき層Ｐ１と同様に、半田めっき層Ｐ２を形成した後で、半田めっき層Ｐ２をリフロー（加熱溶融）して形成されるバンプＢ２の高さを調整することができるので製品歩留まりが向上する。
（その他の実施形態）
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
上記実施形態では、電解半田めっきにより第２の導体層を形成する形態について説明したが、第２の導体層の材料は、第１の導体層よりも融点が低い材料であれば特に限定されず、電解スズめっきにより第２の導体層を形成してもよい。
２…コア基板
６…熱硬化性樹脂組成物
７ａ，７ｂ…金属配線
８，１８…ソルダーレジスト層
８ａ，１８ａ…開口
１０，１７…金属端子パッド
１０ａ，１７ａ…金属めっき層
１２…スルーホール
３０…スルーホール導体
３１…樹脂製穴埋め材
３４…ビア
３４ａ…ビアホール
３４ｂ…ビア導体
３４ｃ…ビアパッド
３４ｄ…ビアランド
１００…多数個取り用配線基板
２００…製品領域
Ｂ１，Ｂ２…半田バンプ
ＤＦ…ドライフィルム
Ｌ１…ビルドアップ層
Ｌ２…ビルドアップ層
Ｍ１〜Ｍ３，Ｍ１１〜Ｍ１３…コア配線層
ＭＰ１，ＭＰ２…主面
Ｓ１…底面
Ｖ１，Ｖ２，Ｖ１１，Ｖ１２…ビア層
６…熱硬化性樹脂組成物
７ａ，７ｂ…金属配線
８，１８…ソルダーレジスト層
８ａ，１８ａ…開口
１０，１７…金属端子パッド
１０ａ，１７ａ…金属めっき層
１２…スルーホール
３０…スルーホール導体
３１…樹脂製穴埋め材
３４…ビア
３４ａ…ビアホール
３４ｂ…ビア導体
３４ｃ…ビアパッド
３４ｄ…ビアランド
１００…多数個取り用配線基板
２００…製品領域
Ｂ１，Ｂ２…半田バンプ
ＤＦ…ドライフィルム
Ｌ１…ビルドアップ層
Ｌ２…ビルドアップ層
Ｍ１〜Ｍ３，Ｍ１１〜Ｍ１３…コア配線層
ＭＰ１，ＭＰ２…主面
Ｓ１…底面
Ｖ１，Ｖ２，Ｖ１１，Ｖ１２…ビア層
Claims (2)
- 絶縁層及び配線層がそれぞれ１層以上積層され、配線基板となる製品領域が平面視で複数配列されてなる積層体と、前記製品領域ごとに前記積層体上に形成された接続パッドとを有する積層構造体を形成する工程と、
前記接続パッド表面を含む前記積層体上に第１の導体層を形成する工程と、
前記第１の導体層上に樹脂層を積層する工程と、
前記樹脂層の前記接続パッドに対応する位置に開口を形成する工程と、
前記開口内の前記第１の導体層上に第２の導体層を形成する工程と、
前記樹脂層を除去する工程と、
複数の前記製品領域のうち少なくとも１つの製品領域内における前記第２の導体層の高さを計測する工程と、
計測された前記第２の導体層の高さが閾値未満である場合、前記第１の導体層を選択的に食刻する第１の薬液を用いて前記第１の導体層のうち前記樹脂層の除去により露出する部分と前記第２の導体層の外縁側の直下に位置する部分のエッチングを行い、前記第２の導体層の高さが閾値以上である場合、前記第１の導体層及び前記第２の導体層を食刻する第２の薬液を用いて前記第１の導体層のうち前記樹脂層の除去により露出する部分と前記第２の導体層の一部のエッチングを行う工程と、
前記第２の導体層を加熱溶融することにより前記接続パッド上にバンプを形成する工程と、
をこの順に有することを特徴とする配線基板の製造方法。 - 前記第１の導体層は、銅（Ｃｕ）を主成分とし、前記第２の導体層は、錫（Ｓｎ）を含有することを特徴とする請求項１に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013147402A JP6030513B2 (ja) | 2013-07-16 | 2013-07-16 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013147402A JP6030513B2 (ja) | 2013-07-16 | 2013-07-16 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023045A JP2015023045A (ja) | 2015-02-02 |
| JP6030513B2 true JP6030513B2 (ja) | 2016-11-24 |
Family
ID=52487283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013147402A Expired - Fee Related JP6030513B2 (ja) | 2013-07-16 | 2013-07-16 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6030513B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244101A (ja) * | 1999-02-17 | 2000-09-08 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP4846201B2 (ja) * | 2004-02-26 | 2011-12-28 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
| JP2008258483A (ja) * | 2007-04-06 | 2008-10-23 | Hitachi Cable Ltd | プリント配線板の製造方法 |
| JP5410660B2 (ja) * | 2007-07-27 | 2014-02-05 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
| JP5363839B2 (ja) * | 2008-05-12 | 2013-12-11 | 田中貴金属工業株式会社 | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 |
| CN102187749A (zh) * | 2008-10-21 | 2011-09-14 | 埃托特克德国有限公司 | 用于在衬底上形成焊料沉积物的方法 |
| JP2011014607A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2013
- 2013-07-16 JP JP2013147402A patent/JP6030513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023045A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10383228B2 (en) | Electronic component device and method for manufacturing the same | |
| JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
| TWI594345B (zh) | 超微細間距層疊封裝（ＰｏＰ）無核心封裝 | |
| US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US9793200B2 (en) | Printed wiring board | |
| JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
| JP6210777B2 (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
| US20160141236A1 (en) | Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
| JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
| JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
| JP2013048205A (ja) | 配線基板の製造方法 | |
| TWI454198B (zh) | 配線基板製造方法 | |
| KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US10912194B2 (en) | Printed circuit board | |
| KR20160010960A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101355732B1 (ko) | 배선기판 제조방법 | |
| JP6185880B2 (ja) | 配線基板の製造方法及び配線基板 | |
| KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
| JP6030513B2 (ja) | 配線基板の製造方法 | |
| JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| KR20120028008A (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| JP2016039251A (ja) | Ｐｏｐ構造体およびその製造方法 | |
| KR101340349B1 (ko) | 패키지 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161020 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6030513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |