JP6081044B2 - パッケージ基板ユニットの製造方法 - Google Patents

パッケージ基板ユニットの製造方法 Download PDF

Info

Publication number
JP6081044B2
JP6081044B2 JP2010232731A JP2010232731A JP6081044B2 JP 6081044 B2 JP6081044 B2 JP 6081044B2 JP 2010232731 A JP2010232731 A JP 2010232731A JP 2010232731 A JP2010232731 A JP 2010232731A JP 6081044 B2 JP6081044 B2 JP 6081044B2
Authority
JP
Japan
Prior art keywords
layer
solder
forming
semiconductor chip
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010232731A
Other languages
English (en)
Other versions
JP2012064911A (ja
Inventor
ニン ヌェ サン ナン
ニン ヌェ サン ナン
和也 荒井
和也 荒井
慧 福井
慧 福井
池上　晋平
晋平 池上
高橋　康仁
康仁 高橋
英明 吉村
英明 吉村
均 鈴木
均 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2012064911A publication Critical patent/JP2012064911A/ja
Application granted granted Critical
Publication of JP6081044B2 publication Critical patent/JP6081044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、パッケージ基板ユニットの製造方法などに関する。
従来から多層構造によって高密度化したパッケージ配線基板が求められている。そして、このような多層、高密度化を実現する配線基板としては、特定の層間を電気接続するコア層のＩＶＨビア（ＩＶＨ：Interstitial Via Hole）、コア層のＩＶＨビアパッド、ビルドアップ層のビア（Via）、ビルドアップ層のビアパッド及び配線パターンを備えたビルドアップ基板が知られている。このような多層ビルドアップ基板は、パッケージ基板ユニットとしても知られている。
ここで、図１９を参照して、従来の多層構造のパッケージ基板ユニット１００の構成例について説明する。図１９は、従来のパッケージ基板ユニット１００を示す構成図である。図２０−１は、従来の半導体チップ実装層を示す断面図である。図２０−２は、従来の半導体チップ実装層を示す平面図である。
図１９に示すように、パッケージ基板ユニット１００は、半導体チップ実装層３と、ＢＧＡ（Ball Grid Array）半田ボール実装層１９と、絶縁層４（図２０−１）及び絶縁層５とを有する。また、ビア１２及びビアパッド１３を有する裏面、表面のビルドアップ層の絶縁層１４と、コア層１５と、ソルダーレジスト層７、１６とを備える多層のビルドアップ構造として形成される。
また、コア層１５の所定位置には貫通孔１７が形成され、この貫通孔１７には、上下一対のビアパッド１３を有する貫通ビア１８が設けられる。そして、このパッケージ基板ユニット１００では、半導体チップ実装層３の上面に電気部品である半導体チップ１０が搭載される。
半導体チップ実装層３は、絶縁層４（図２０−１）と、絶縁層４の上面に形成された導電パッド６とソルダーレジスト層７を備える。また、ソルダーレジスト層７の所定の位置（図１９）には、上方に向けて開口する開口部８が形成される。半導体チップ１０の端子に設けた半田バンプ１１は、半導体チップ実装層３のソルダーレジスト層７に形成された開口部８に設けられた半田バンプ９と接合する。半田バンプ９には、共晶半田（Ｓｎ／Ｐｂ)が使用される。
また、従来公報には、半導体チップなどの電気部品を実装するベース樹脂層に形成された半田バンプの内部に銅ポストと、この銅ポストと接合する電解めっきが形成された電極部となる銅バンプを設けたパッケージ基板について開示されている。
特開２００８−４２１１８号公報
近年では、半導体チップを実装する時に使用する半田は、環境対策の観点から、共晶半田（Ｓｎ／Ｐｂ)から鉛が含有されない鉛フリー半田（例えば、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ｃｕなど）へと移行している。
ここで、鉛フリー半田の融点温度（例えば、２２０℃）は、共晶半田の融点温度（例えば、１８３℃）よりも高い。このため、半導体チップ１０をパッケージ基板ユニット１００に実装する際（リフロー時）の熱膨張差に伴い、鉛フリー半田には、ひずみなどが発生しやすい。また、鉛フリー半田の硬度は、共晶半田の硬度よりも高いため、共晶半田よりも鉛フリー半田にクラックが発生しやすい。
以下、図２０−１及び図２０−２を用いて、鉛フリー半田を使用した半田バンプ９にクラックが発生する要因について説明する。半田バンプ９に対する応力は、半田バンプ９と異なる材料との境界面で発生する。具体的には、ソルダーレジスト層７の開口部８と半田バンプ９との境界面（図中の黒点α）と、導電パッド６と半田バンプ９との境界面（図中の黒点β）とに発生する。
特に、ソルダーレジスト層７の開口部８と半田バンプ９との境界面に応力が集中するため、ソルダーレジスト層７の開口部８と半田バンプ９との境界面（図中の黒点α）から半田バンプ９の中央部に掛けてクラックが発生する。そして、このように、半田バンプ９の内部にクラックが発生した場合には、この半田バンプ９と半導体チップ１０の端子に設けた半田バンプ１１（図１９）との接続が不安定となる。
また、従来公報に開示されたパッケージ基板の場合には、銅ポストが配線層を貫通するように設けられるため、基板を高密度化とすることができないという問題がある。また、銅ポストと接合する銅パンプを形成するためには、高価なレーザ装置を使用して、ベース樹脂層を開口する作業が必要となる。また、銅ポストを形成したベース樹脂層と半田が印刷された基板とを合体させる作業や位置合わせの作業が必要となるという問題がある。
開示の技術は、上述した従来技術の課題を解決するためになされたものであり、電気部品に設けた半田バンプとパッケージ基板ユニットの半田バンプとの接続信頼性を図ることができるパッケージ基板ユニットの製造方法などを提供する。
上述した課題を解決し、目的を達成するため、パッケージ基板ユニットの製造方法は、コア層を形成するステップと、前記コア層の上にビルドアップ層を形成するステップと、前記ビルドアップ層の表面の絶縁層のうちビアを形成する位置に孔部を形成し、前記孔部を含めた前記絶縁層の上に、導電めっきシート層を形成するステップと、前記導電めっきシート層の前記孔部の位置に前記ビアを形成するステップと、前記導電めっきシート層の前記孔部の位置において、前記ビアと前記導電めっきシート層の上に電極部を形成するステップと、前記導電めっきシート層と前記電極部の上にドライフィルムレジスト層を形成するステップと、前記ドライフィルムレジスト層の前記孔部の位置に第１の開口部を形成し、前記第１の開口部に銅めっきを充填して凸状部を形成するステップと、前記ドライフィルムレジスト層を剥離するステップと、前記電極部と前記凸状部とを包囲し、前記絶縁層の上にソルダーレジスト層を形成するステップと、前記ソルダーレジスト層の前記凸状部の形成位置に第２の開口部を形成するステップと、前記第２の開口部に半田バンプを印刷し、前記ビルドアップ層において、電子部品と対向する側の面に形成されるソルダーレジスト層の開口部から前記電極部の部分および前記凸状部が露出し、前記半田バンプが、前記電極部の露出部分および前記凸状部をともに被覆して、前記半田バンプとの剛性差が第１の剛性差である前記ソルダーレジスト層と第１の界面を形成し、前記半田バンプとの剛性差が前記第１の剛性差よりも小さい第２の剛性差である前記凸状部と第２の界面を形成するステップとを含むことを要件とする。
本願に開示するパッケージ基板ユニットの製造方法の一つの態様によれば、電気部品に設けた半田バンプとパッケージ基板ユニットの半田バンプとの接続信頼性を向上することができる。
図１は、実施例１に係るパッケージ基板ユニットを示す断面図である。 図２−１は、実施例１に係る半導体チップ実装層を示す断面図である。 図２−２は、実施例１に係る半導体チップ実装層を示す平面図である。 図３は、半導体チップ実装層を形成する各部の寸法の一例を説明する図である。 図４−１は、半田バンプに作用する応力分布を説明する断面図である。 図４−２は、半田バンプに作用する応力分布を説明する平面図である。 図５は、半田バンプの信頼性試験を説明する図である。 図６は、パッケージ基板ユニットの製造方法を説明するフローチャートである。 図７−１は、パッケージ基板ユニットの製造方法を説明する図である。 図７−２は、パッケージ基板ユニットの製造方法を説明する図である。 図７−３は、パッケージ基板ユニットの製造方法を説明する図である。 図７−４は、パッケージ基板ユニットの製造方法を説明する図である。 図７−５は、パッケージ基板ユニットの製造方法を説明する図である。 図７−６は、パッケージ基板ユニットの製造方法を説明する図である。 図７−７は、パッケージ基板ユニットの製造方法を説明する図である。 図７−８は、パッケージ基板ユニットの製造方法を説明する図である。 図７−９は、パッケージ基板ユニットの製造方法を説明する図である。 図７−１０は、パッケージ基板ユニットの製造方法を説明する図である。 図８は、実施例２に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図９は、実施例３に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１０は、実施例４に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１１は、実施例５に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１２は、実施例６に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１３は、実施例７に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１４は、実施例８に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１５は、実施例９に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１６は、実施例１０に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１７は、実施例１１に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１８は、実施例１２に係るパッケージ基板ユニットを形成する半導体チップ実装層の構成を示す断面図である。 図１９は、従来のパッケージ基板ユニットを示す構成図である。 図２０−１は、従来の半導体チップ実装層を示す断面図である。 図２０−２は、従来の半導体チップ実装層を示す平面図である。
以下に添付図面を参照して、本願の開示するパッケージ基板ユニットの製造方法などの好適な実施例を詳細に説明する。
図１は、実施例１に係るパッケージ基板ユニットを示す断面図である。図２−１は、実施例１に係る半導体チップ実装層を示す断面図である。図２−２は、実施例１に係る半導体チップ実装層を示す平面図である。図３は、半導体チップ実装層を形成する各部の寸法の一例を説明する図である。
ここで、この実施例により、本発明が限定されるものではない。なお、図示の例では、ビルドアップ層の層数が２層からなるビルドアップ構造を例示しているが、その他、本実施例１の金属ポスト２４を備えた半導体チップ実装層２０を有する２層以上の複数層のビルドアップ層を適宜形成することができる。また、以下の実施例１では、パッケージ基板ユニット１の上面に半導体チップ１０が実装されることとして説明する。
図１に示すように、パッケージ基板ユニット１は、半導体チップ実装層２０と、ＢＧＡ半田ボール実装層５４と、ビア３１及ビアパッド３２を有する表面のビルドアップ層３０と、コア層４０と、ビア５１及びビアパッド５２を有する裏面のビルドアップ層５０とを備える。コア層４０の所定位置には貫通孔４１が形成され、この貫通孔４１には、上下一対のビアパッド４２を有する貫通ビア４３が設けられる。また、配線４２ａが形成される。
パッケージ基板ユニット１は、絶縁層２１を有する半導体チップ実装層２０と、絶縁層５５を有するＢＧＡ半田ボール実装層５４とが設けられる。また、表面、裏面のビルドアップ層３０、５０に形成したビア３１、５１及びビアパッド３２、５２とコア層４０とコア層４０に形成したビアパッド４２及び貫通ビア４３とを電気接続することで多層構造のパッケージ基板ユニット１としている。また、半導体チップ実装層２０の上面には、電気部品としての半導体チップ１０が搭載される。
図２−１、図２−２に示すように、半導体チップ実装層２０は、絶縁層２１と、絶縁層２１の上面及びビア３１の周囲に形成された導電めっきシート層２２ａと、導電めっきシート層２２ａの上面に設けられた導電パッド２３と、導電パッド２３の上面のほぼ中央部に形成される金属ポスト２４とを備える。また、導電パッド２３及び金属ポスト２４を包囲するように形成されたソルダーレジスト層２５を備える。また、ソルダーレジスト層２５の所定の位置（図２−１、図２−２では、２箇所）には、上方に向けて開口する開口部２６が形成される。
また、ソルダーレジスト層２５の開口部２６の形成位置には、導電パッド２３の上面に形成した金属ポスト２４が露出した状態で配設されるとともに、半導体チップ１０（図1）の端子に設けた半田バンプ１１（図１）と接合する半田バンプ２７（図１）が設けられる。
導電めっきシート層２２ａは、絶縁層２１と、ソルダーレジスト層２５の底面及び導電パッド２３の底面との間に介在する状態で形成されている。すなわち、導電めっきシート層２２ａは、導電パッド２３及び金属ポスト２４間の導電性、絶縁層２１との密着性の向上及び接続信頼性を向上させるために設けられる。
導電パッド２３は、円形状のパッド部材として形成されるとともに、この導電パッド２３の上面に形成された金属ポスト２４と同一の材料（例えば、銅）により形成される。また、導電パッド２３は、金属ポスト２４とともに、半導体チップ１０の端子と電気的に接続する電極部として設けられる。この導電パッド２３はＣ４パッド（Contorolled Collapse Chip Connection）とも知られている。
金属ポスト２４は、銅材料により形成されるとともに、導電パッド２３の上面のほぼ中央部で、上方に向けて形成された円柱ポストとして設けられる。具体的に説明すると、金属ポスト２４は、ソルダーレジスト層２５の開口部２６が形成された位置であるとともに、開口部２６に設けられた半田バンプ２７の高さを内部から支持する位置に配設される。このため、半田バンプ２７は、ソルダーレジスト層２５の開口部２６とともに、金属ポスト２４の周囲に印刷される。
これにより、本実施１では、半導体チップ１０とパッケージ基板ユニット１との実装高さＴ（図１）を所定の高さに保持することができる。具体的には、本実施例１で示す導電パッド２３（Ｃ４パッド）間のピッチＰが狭いパッケージ基板ユニット１において、このパッケージ基板ユニット１と半導体チップ１０との実装高さＴを所定の高さに保持することができる。これによって、半田バンプ２７にひずみが発生することを防止することができる。
また、半田バンプ２７には、この半田バンプ２７の高さを内部から支持する金属ポスト２４が設けられるため、半田バンプ２７の半田量は、金属ポスト２４の体積分だけ減らすことができる。これにより、従来の半導体チップ実装層３（図１９）と比較すると、導電パッド２３のピッチ間隔Ｐを小さくすることができ（ピッチ間隔Ｐ１＞ピッチ間隔Ｐ）、この結果、狭ピッチ化に伴う高密度化を図ることができる。
ここで、本実施例１において、金属ポスト２４は、応力の分散作用を増大すべく円柱状の形状としているが、円柱状ではなく、四角柱とする形状、八角柱とする形状、多角柱とする形状や棒状の突起形状としてもよい。
図３は、半導体チップ実装層２０を形成する各部の寸法の一例を示している。具体的には、金属ポスト２４の径寸法「ａ」、導電パッド２３の径寸法「ｂ」、ソルダーレジスト層２５の開口部２６の径寸法「ｃ」を示す。また、金属ポスト２４の高さ寸法「Ｌ１」、半田バンプ２７の高さ寸法「ｄ」、ソルダーレジスト層２５の高さ寸法「Ｌ２」、導電パッド２３のピッチＰをそれぞれ示す。なお、この図３に示す数値は、ソルダーレジスト層２５に形成された開口部２６の径寸法を「１」とした場合の比率の数値を表す。
すなわち、図３に示すように、金属ポスト２４は、円柱状に形成されたポスト形状であり、径寸法ａは、ａ＝０.５〜０.７とする。また、導電パッド２３の径寸法ｂは、ｂ＝１.３〜１.５とする。また、ソルダーレジスト層２５に形成された開口部２６の径寸法ｃは、ｃ＝１.０とする。また、金属ポスト２４の高さ寸法Ｌ１は、Ｌ１＝０.３〜０.７とする。また、半田バンプ２７の高さ寸法ｄは、ｄ＝０.１〜０.８３とする。また、ソルダーレジスト層２５の高さ寸法Ｌ２は、Ｌ２＝０.２〜０.３３となる。すなわち、金属ポスト２４は、ソルダーレジスト層２５よりも高い位置に露出するように形成される。また、導電パッド２３のピッチ間隔Ｐは、Ｐ＝２〜1.３とする。
また、本実施例１において、金属ポスト２４の高さ寸法Ｌ１は、ソルダーレジスト層２５の高さ寸法Ｌ２よりも高くなるように形成される（高さ寸法Ｌ１＞高さ寸法Ｌ２）。このように、金属ポスト２４の高さＬ１をソルダーレジスト層２５の高さＬ２より高い位置となるように形成することで、半田バンプ２７の内部に応力の集中に伴うクラックの発生を確実に防止することができる。
また、このように、半田バンプ２７の内部に金属ポスト２４が、この半田バンプ２７を支持するように設けられているため、半田バンプ２７の内部で発生する応力を分散させることができる。
以下、図４−１及び図４−２を用いて、金属ポスト２４により半田バンプ２７の内部に発生する応力を分散させる応力分散作用について説明する。図４−１は、半田バンプに作用する応力分布を説明する断面図である。図４−２は、半田バンプに作用する応力分布を説明する平面図である。
すなわち、前述したように、半田バンプ２７の内部で発生する応力は、この半田バンプ２７と異なる材料との境界面で発生する。具体的には、ソルダーレジスト層２５の開口部２６と半田バンプ２７との境界面（図中の黒点α）と、導電パッド２３と半田バンプ２７との境界面（図中の黒点β）とに発生する。一方、本実施例１では、半田バンプ２７の内部のほぼ中央部に金属ポスト２４が形成されているため、半田バンプ２７と金属ポスト２４との境界面（図中の黒点θ）にも応力が発生する。
具体的に説明すると、ソルダーレジスト層２５の開口部２６と半田バンプ２７との境界面において、ソルダーレジスト層２５と半田バンプ２７とでは剛性の差が大きいため、応力集中によりクラックが発生する部位となる。一方、半田バンプ２７と金属ポスト２４との境界面において、半田バンプ２７と金属ポスト２４とでは剛性の差が小さいため、応力が集中することはなく、クラックが発生することはない。
すなわち、半田バンプ２７に発生する応力は、従来発生した、ソルダーレジスト層２５の開口部２６と半田バンプ２７との境界面以外に、金属ポスト２４があることで、半田バンプ２７と金属ポスト２４の周囲との境界面（図中の黒点θ）に発生する。この結果、応力が分散され、１箇所に集中する応力は減少することとなり、これによって、金属ポスト２４により応力が集中する箇所を多くなり、応力の集中によるクラックの発生を防止することができる。
[金属ポスト２４に設けた半田バンプ２７の信頼性実験]
図５は、金属ポスト２４に設けた半田バンプ２７の信頼性試験を説明する図である。具体的には、ソルダーレジスト層２５の高さ寸法Ｌ２（図３）と、金属ポスト２４の高さ寸法Ｌ１との比率に応じた半田バンプ２７の信頼性実験結果を図として表したものである。
ここで、パッケージ基板ユニットのサンプル数は、２０とし、条件１〜条件８で示す数値（＜１、１．５〜１．７、２．１、２．６、４．０、４．１）は、ソルダーレジスト層２５の高さ寸法を「１」とした場合の、金属ポスト２４の高さ寸法との比率を表す数値である。また、ＴＣＢと言う熱サイクル試験の温度設定は、−５５℃〜＋１２５℃の範囲とした。条件１以外の条件は全てＴＣＢ３５００サイクルまでパスし、クラックの発生は得られなかった。
具体的に説明すると、条件１において、金属ポスト２４の高さ寸法Ｌ１（比率）を、ソルダーレジスト層２５の高さ寸法「１」より高い寸法とした場合に、サンプル２０個の内の５個がＴＣＢ３５００サイクルをパスしたが、残りの１５個はＴＣＢ１０００サイクル後に半田バンプ２７の内部にクラックが発生した。
同様に、条件２〜条件８による金属ポスト２４の高さを「１．５」〜「１．７」、「２．１」、「２．６」、「４．０」、「４．１」とした場合にサンプル２０個のうちの全てのサンプル２０個の半田バンプ２７の内部にクラックが発生しないという評価実験結果が得られた。このように、金属ポスト２４の高さ寸法Ｌ１を、ソルダーレジスト層２５の高さ寸法Ｌ２よりも高い寸法とした場合には、半田バンプ２７内での応力の集中に伴うクラックの発生を確実に防止することができる。
[パッケージ基板ユニットの製造方法]
次に、図６を参照して、実施例１で説明したパッケージ基板ユニットの製造方法について説明する。ここで、図６は、実施例１に係るパッケージ基板ユニットの製造方法を説明するフローチャートを示している。
図６のフローチャートに示すように、基板製造システムがパッケージ基板ユニットの製造を行う場合には、ステップＳ１によりコア層４０（図１）を形成する。すなわち、コア層４０に貫通ビア４３を形成し、その後、ビアパッド４２と配線４２ａとを形成する。
次いで、ステップＳ２により、コア層４０（図１）の両面に複数の配線層となる表面のビルドアップ層３０と、裏面のビルドアップ層５０（図１）とを同時に形成する。具体的に説明すると、コア層４０の上にビルドアップ層３０及びビルドアップ層５０をそれぞれ構成する絶縁層３０ａ及び絶縁層５０ａとを形成する。その後、ビルドアップ層３０としてのビア３１とビアパッド３２及び配線３２ａを形成する。また、コア層４０の下にビルドアップ層５０としてのビア５１とビアパッド５２及び配線５２ａを形成する。このステップＳ２によるビア３１、５１とビアパッド３２、５２及び配線３２ａ、５２ａを形成する処理は、必要とする層数となるまで繰り返し行う。ここで、ステップＳ２による絶縁層以外の形成は、各層を電気的に接続するための処理となる。また、このステップＳ２は、コア層及び半導体チップ実装層の間の内層の配線層形成となる。
次いで、ステップＳ３により、半導体チップ実装層２０（図１）及びＢＧＡ半田ボール実装層５４（図１）の下地層を形成する。ここで、半導体チップ実装層２０の下地層は、ステップＳ２で形成したビルドアップ層３０の表面に形成する。また、ＢＧＡ半田ボール実装層５４の下地層は、ステップＳ２で形成したビルドアップ層５０の裏面に形成する。具体的に説明すると、内層のパターンの上に絶縁層２１と絶縁層５５とを形成する。また、下の層との電気的接続のためのビア３１と、ビア５１とを形成する前に、導電めっきシート層２２（図７−１）を形成する。すなわち、電解めっきでビア３１とビア５１とを充填する。その後、ビア３１の直上の位置に半導体チップ１０の端子と電気的に接続する電極部となる導電パッド２３と配線３２ａとを形成する。また、ビア５１の直下の位置に電極部となるＢＧＡ（Ball Grid Array）パッド５３及び配線５２ａとを形成する。
次いで、ステップＳ４により、導電パッドの上面に金属ポストを形成する。後述するように、このステップＳ４は、導電パッド２３の上面部に半導体チップ１０の半田バンプ１１と接合する半田バンプ２７を内部から支持する金属ポスト２４を形成する処理である。次に、ステップＳ５により、ソルダーレジスト層２５とソルダーレジスト層６０とを形成する。
このステップＳ５では、金属ポスト２４を配設する開口部２６の形成のためソルダーレジスト層２５を形成する。具体的には、ソルダーレジスト層２５を露光及び現像で開口することで、開口部２６を形成する。また、同時に、ＢＧＡ半田ボールを実装する開口部の形成のためソルダーレジスト層６０を形成する。
次に、ステップＳ６により、半田バンプの印刷を行なう。このステップＳ６では、ソルダーレジスト層２５の開口部２６及び金属ポスト２４の上面に鉛フリー半田である半田バンプ２７を印刷する。
以下、図７−１〜図７−１０を用いて、パッケージ基板ユニットの製造工程の詳細について、説明する。図７−１〜図７−１０は、実施例１のパッケージ基板ユニットの製造手順を説明する図を示している。なお、ここで説明するパッケージ基板ユニットの製造工程は、所定の基板製造システムもしくは手作業にて行なわれるが、ここでは基板製造システムが実施する例として説明する。
図７−１に示すように、先ず、半導体チップ実装層２０（図１）を形成する絶縁層２１にビア３１を電解めっきで充填する前に無電解めっきにより、導電めっきシート層２２を形成する。
ここで、この導電めっきシート層２２は、後述する処理工程（図７−６）でなくなり、導電パッド２３の下部及びビア３１の周囲にのみ残存する。前述したように、この導電パッド２３の下部及びビア３１の周囲に配設された導電めっきシート層２２ａは、導電パッド２３とビア３１と絶縁層２１の間の重要な接続シート層となる。すなわち、導電めっきシート層２２ａは、導電パッド２３とビア３１と絶縁層２１の間を密着させる役割を果たす。
具体的に説明すると、絶縁層２１の所定の位置（ビア３１の形成位置）に孔部を形成するとともに、絶縁層２１の表面部を荒くする処理を行う。その後、無電解めっき処理により絶縁層２１の表面に金属めっきシートである導電めっきシート層２２を形成する。そして、この導電めっきシート層２２を導電層として使用するとともに、導電めっきシート層２２の一部を、ビア３１の周囲及びビア３１の上部を越えるまで形成する。また、この導電めっきシート層２２の上部に導電パッド２３と配線３２ａとを形成する。前述したように、導電パッド２３は、半導体チップ１０と電気的に接続する電極部となる。
次に、図７−２に示すように、導電パッド２３を形成した銅のパターニング層の表面にドライフィルム材を使用して所定の厚さを有するドライフィルムレジスト層３４を形成する。ドライフィルムレジスト層３４は下の半導体チップ実装層２０の上に積層することで形成する。
次に、図７−３に示すように、ドライフィルムレジスト層３４の所定の部位を露光する露光処理を行なう。具体的には、フォトマスクなどを使用し、光照射により導電パッド２３の上面に位置するドライフィルムレジスト層３４に対して金属ポスト２４を形成するためのパターンを転写する。すなわち、この露光処理により露光された所定の部位が金属ポスト２４が形成される位置となる。
次に、図７−４に示すように、露光処理により露光されたドライフィルムレジスト層３４の所定の部位（ポスト開口となる部位）に対する現像処理を行なう。この現像処理によりドライフィルムレジスト層３４の所定の位置に金属ポスト２４を形成するための開口部３５が形成される。同図に示すように、開口部３５は、円柱状に形成された開口として形成される。
次に、図７−５に示すように、現像処理により現像した部位に対するめっき処理を行なう。具体的には、現像処理により形成された開口部３５に銅めっき３６を充填するめっき充填処理を行なう。このように、現像処理により形成された開口部３５に銅めっき３６を充填することにより、導電パッド２３の上面に円柱状の金属ポスト２４を形成することができる。
なお、本実施例１では、導電パッド２３の上面に金属ポスト２４を形成する場合に、ドライフィルムレジストを使用したセミアディティブ法を用いているが、このセミアディティブ法以外に、サブトラクティブ法で製造してもよい。
次に、図７−６に示すように、絶縁層２１の上面にあるドライフィルムレジスト層３４を剥離する。同図に示すように、ドライフィルムレジスト層３４を剥離する時に、導電パッド２３の下を除く、残りのエリア内にある導電めっきシート層２２が同時に無くなり、導電めっきシート層２２ａとなる。前述したように、この導電パッド２３の下部及びビア３１の周囲に配設された導電めっきシート層２２ａは、導電パッド２３とビア３１と絶縁層２１の間の重要な接続シート層となる。
次に、図７−７に示すように、絶縁層２１の上面に形成された導電パッド２３及び金属ポスト２４の周囲にソルダーレジスト層２５を形成する。この場合、ソルダーレジスト層２５の形成位置（高さ寸法Ｌ２）は、金属ポスト２４の高さ寸法Ｌ１よりも低い位置となるように形成する。これは、前述したように、金属ポスト２４の高さ寸法Ｌ１をソルダーレジスト層２５の高さ寸法Ｌ２より高い位置となるように形成することで、半田バンプ２７の内部に応力の集中に伴うクラックの発生を確実に防止するためである。
次に、図７−８に示すように、フォトマスクなどを使用して導電パッド２３の上面及び金属ポスト２４の周囲に形成されたソルダーレジスト層２５を露光する（図中黒色部分）。次に、図７−９に示すように、金属ポスト部の現像処理を行なう。具体的には、導電パッド２３の上面及び金属ポスト２４の周囲を現像する。すなわち、この現像処理により現像されたソルダーレジスト層２５の所定の部位は、半導体チップ１０の半田バンプ１１と接合される半田バンプ２７が印刷される開口部２６となる。
次に、図７−１０に示すように、ソルダーレジスト層２５に形成された開口部２６の中心にある金属ポスト２４の周囲に鉛フリー半田を使用した半田バンプ２７を印刷する。以上、図６及び図７−１〜図７−１０により説明した手順により、半導体チップ実装層２０に設けた半田バンプ２７の高さを内部から支持する金属ポスト２４を設けたパッケージ基板ユニット１を製造することができる。
以上説明したように、本実施例１のパッケージ基板ユニット１を形成する半導体チップ実装層２０には、絶縁層２１の上面に形成された導電めっきシート層２２ａと、導電めっきシート層２２ａの上面に形成された電極となる導電パッド２３を備える。また、導電パッド２３の上面のほぼ中央部に半田バンプ２７の高さを支持する金属ポスト２４を備えるので、金属ポスト２４により半田バンプ２７の内部に発生する応力を分散させることができる。これにより、半田バンプ２７に応力の集中に伴うクラックが発生することを防止することができる。
この結果、半導体チップ１０の端子に設けた半田バンプ１１とパッケージ基板ユニット１の半導体チップ実装層２０に設けた半田バンプ２７との接続信頼性及び半田バンプ２７間での狭ピッチ化及び高密度化を図ることができる。
次に、図８〜図１８を用いて、実施例２〜実施例１２に係るパッケージ基板ユニットを形成する半導体チップ実装層の別例について説明する。ここで、以下で説明する実施例２〜実施例１２において、前述した実施例１の半導体チップ実装層２０と同一の構成については、同一の符号を付して詳細な説明は省略する。
図８は、実施例２に係るパッケージ基板ユニットを形成する半導体チップ実装層６１の構成を示す断面図である。図８に示すように、本実施例２では、半導体チップ実装層６１において、導電パッド２３の上面に形成された金属ポスト２４の表面部と導電パッド２３の上面の一部にＯＳＰ（Organic Solderability Preservative）などの耐熱プリフラックス処理による表面処理により表面処理層８１を形成する。
このように、本実施例２では、金属ポスト２４の表面部及び導電パッド２３の上面の一部に表面処理層８１を形成することにより、金属ポスト２４の表面部の清浄化及び酸化膜の除去を行うことができる。また、金属ポスト２４及び導電パッド２３の表面部と、ソルダーレジスト層２５の開口部２６に設けた半田バンプ２７との接合性及び導電性を高めることができる。
図９は、実施例３に係るパッケージ基板ユニットを形成する半導体チップ実装層６２の構成を示す断面図である。図９に示すように、本実施例３では、半導体チップ実装層６２において、ソルダーレジスト層２５に形成する開口部２６ａの寸法を幅広に形成する。また、半導体チップ１０の半田バンプ１１と接合する半田バンプ２７はマッシュルームの形になる構成としている。
このように、本実施例３では、半田バンプ２７は半導体チップ１０に対する半田バンプ２７及び導電パッド２３との導電性を向上させることができる。また、金属ポスト２４に設けた半田バンプ２７は、ソルダーレジスト層２５の開口部２６ａとは接触しないことから、接触境界点を減少させることができ、応力集中によるクラックをより防止することができる。
図１０は、実施例４に係るパッケージ基板ユニットを形成する半導体チップ実装層６３の構成を示す断面図である。図１０に示すように、本実施例４では、半導体チップ実装層６３において、前述した図９の実施例３と相違する点は、実施例３の構成に加えて、金属ポスト２４及び導電パッド２３の表面部に耐熱プリフラックス処理などの表面処理により表面処理層８３を形成したことにある。すなわち、金属ポスト２４及び導電パッド２３に形成した表面処理層８３の上面に半田バンプ２７がマッシュルームの形で設けられる。
このように、本実施例４では、実施例３と同様に、半田バンプ２７は半導体チップ１０に対する半田バンプ２７及び導電パッド２３との導電性を向上させることができる。また、金属ポスト２４及び導電パッド２３に表面処理層８３を形成するので、金属ポスト２４及び導電パッド２３の表面部と、半田バンプ２７との接合性及び導電性を高めることができる。
図１１は、実施例５に係るパッケージ基板ユニットを形成する半導体チップ実装層６４の構成を示す断面図である。図１１に示すように、本実施例５では、半導体チップ実装層６４において、ソルダーレジスト層２５の開口部２６に半田バンプ２７を設けることなく、導電パッド２３の上面に設けた金属ポスト２４の表面部の周囲に半田８４を付着させる。このように、本実施例５では、金属ポスト２４の表面部の周囲にのみ半田８４を設けているので、半導体チップ１０の端子に設けた半田バンプ１１と、金属ポスト２４とを接合する半田の量を少なくできるため、より狭ピッチ化を図ることができる。
図１２は、実施例６に係るパッケージ基板ユニットを形成する半導体チップ実装層６５の構成を示す断面図である。図１２に示すように、本実施例６では、半導体チップ実装層６５において、金属ポスト２４の表面部と、導電パッド２３の上面の一部に耐熱プリフラックス処理などの表面処理により表面処理層８１を形成する。また、金属ポスト２４の表面部に半田８４を設ける。このように、本実施例６では、実施例５と同様に、半田の量を少なくできるため、より狭ピッチ化を図ることができる。また、表面処理層８１の形成により、半導体チップ１０に対する半田バンプ２７及び導電パッド２３との導電性を向上させることができる。
図１３は、実施例７に係るパッケージ基板ユニットを形成する半導体チップ実装層６６の構成を示す断面図である。図１３に示すように、本実施例７では、半導体チップ実装層６６において、ソルダーレジスト層２５に形成する開口部２６ａの寸法を幅広に形成する。また、金属ポスト２４に半田バンプ２７を設けることなく、金属ポスト２４及び導電パッド２３の表面部に耐熱プリフラックス処理などの表面処理により表面処理層８３を形成する。このように、本実施例７では、表面処理層８３の形成により、半導体チップ１０に対する半田バンプ２７及び導電パッド２３との導電性を向上させることができる。
図１４は、実施例８に係るパッケージ基板ユニットを形成する半導体チップ実装層６７の構成を示す断面図である。図１４に示すように、本実施例８に係る半導体チップ実装層６７では、導電パッド２３の上面に形成された金属ポスト２４の上面に少量の半田バンプ２７ａを設ける。そして、この半田バンプ２７ａは半導体チップ１０の半田バンプ１１と直接接合する構成としている。
このように、本実施例８では、金属ポスト２４の上面に少量の半田バンプ２７ａを設け、半田バンプ２７ａを半導体チップ１０の半田バンプ１１と直接接合するので、金属ポスト２４及び導電パッド２３との導電性を向上できる。
図１５は、実施例９に係るパッケージ基板ユニットを形成する半導体チップ実装層６８の構成を示す断面図である。図１５に示すように、本実施例９では、半導体チップ実装層６８において、導電パッド２３の上面に形成する金属ポスト２４ａの形状は、上径が下径より大きいとなる円錐形状として形成される。
また、導電パッド２３の上面に形成された金属ポスト２４ａの表面部と、導電パッド２３の上面の一部には、耐熱プリフラックス処理などの表面処理により表面処理層８５が形成される。本実施例９では、前述した実施例２と同様に、表面処理層８５を形成することにより、金属ポスト２４ａ及び導電パッド２３の表面部と、ソルダーレジスト層２５の開口部２６に設けた半田バンプ２７との接合性及び導電性を向上させることができる。
ここで、本実施例９では、ソルダーレジスト層２５の開口部２６及び金属ポスト２４ａの表面に半田バンプ２７を設ける構成としているが、前述した実施例７と同様に、半田バンプ２７を設けない構成としてもよい。すなわち、半導体チップ１０の半田バンプ１１と、表面処理層８５を介して金属ポスト２４ａとを直接接合させる構成としてもよい。この場合には、半田量の減少により狭ピッチ化を図ることができる。
図１６は、実施例１０に係るパッケージ基板ユニットを形成する半導体チップ実装層６９の構成を示す断面図である。図１６に示すように、本実施例１０では、半導体チップ実装層６９において、導電パッド２３の上面に設ける金属ポスト２４ａの形状を上径が下径より大きいとなる円錐形状としている。また、ソルダーレジスト層２５に形成する開口部２６ａの寸法を幅広に形成するとともに、半導体チップ１０の半田バンプ１１と接合する半田バンプ２７はマッシュルームの構成としている。
このように、本実施例１０では、半田バンプ２７は半導体チップ１０に対する半田バンプ２７及び導電パッド２３との導電性を向上させることができる。
図１７は、実施例１１に係るパッケージ基板ユニットを形成する半導体チップ実装層７０の構成を示す断面図である。図１７に示すように、本実施例１１では、半導体チップ実装層７０において、導電パッド２３の上面に形成する金属ポスト２４ｂの形状を下径が上径より大きいとなる円錐形状としている。また、導電パッド２３の上面に形成された金属ポスト２４ｂの表面部と、導電パッド２３の上面の一部には、耐熱プリフラックス処理などの表面処理により表面処理層８５が形成される。
このように、本実施例１１では、前述した実施例９と同様に、金属ポスト２４ｂ及び導電パッド２３の上面の一部に表面処理層８５を形成することにより、ソルダーレジスト層２５の開口部２６に設けた半田バンプ２７との接合性を向上させることができる。
なお、前述した実施例９と同様に、ソルダーレジスト層２５の開口部２６に半田バンプ２７を設けることなく半導体チップ１０の半田バンプ１１と、表面処理層８５を介して金属ポスト２４ｂとを直接接合させる構成としてもよい。この場合には、半田量の減少により狭ピッチ化を図ることができる。
図１８は、実施例１２に係るパッケージ基板ユニットを形成する半導体チップ実装層７１の構成を示す断面図である。図１８に示すように、本実施例１２では、半導体チップ実装層７１において、導電パッド２３の上面に形成する金属ポスト２４ｂの形状を下径が上径より大きいとなる円錐形状としている。また、ソルダーレジスト層２５に形成する開口部２６ａの寸法を幅広に形成するとともに、半田バンプ２７はマッシュルームの構成としている。
１、１００ パッケージ基板ユニット
４、５、１４、２１、５５ 絶縁層
３、２０、６１〜７１ 半導体チップ実装層
６、２３ 導電パッド
７、２５、１６、６０ ソルダーレジスト層
８、２６、２６ａ 開口部
９、１１、２７、２７a 半田バンプ
１０ 半導体チップ
１２、３１、５１ ビア
１３、３２、４２、５２ ビアパッド
１５、４０ コア層
１７、４１ 貫通孔
１８、４３ 貫通ビア
１９、５４ ＢＧＡ（Ball Grid Array）半田ボール実装層
２４、２４ａ、２４ｂ 金属ポスト
３０、５０ ビルドアップ層
３２ａ、４２ａ、５２ａ 配線
３４ ドライフィルムレジスト
３６ 銅めっき
５３ ＢＧＡ（Ball Grid Array）パッド
８１、８３、８５ 表面処理層
８４ 半田

Claims (1)

  1. コア層を形成するステップと、
    前記コア層の上にビルドアップ層を形成するステップと、
    前記ビルドアップ層の表面の絶縁層のうちビアを形成する位置に孔部を形成し、前記孔部を含めた前記絶縁層の上に、導電めっきシート層を形成するステップと、
    前記導電めっきシート層の前記孔部の位置に前記ビアを形成するステップと、
    前記導電めっきシート層の前記孔部の位置において、前記ビアと前記導電めっきシート層の上に電極部を形成するステップと、
    前記導電めっきシート層と前記電極部の上にドライフィルムレジスト層を形成するステップと、
    前記ドライフィルムレジスト層の前記孔部の位置に第１の開口部を形成し、前記第１の開口部に銅めっきを充填して凸状部を形成するステップと、
    前記ドライフィルムレジスト層を剥離するステップと、
    前記電極部と前記凸状部とを包囲し、前記絶縁層の上にソルダーレジスト層を形成するステップと、
    前記ソルダーレジスト層の前記凸状部の形成位置に第２の開口部を形成するステップと、
    前記第２の開口部に半田バンプを印刷し、前記ビルドアップ層において、電子部品と対向する側の面に形成されるソルダーレジスト層の開口部から前記電極部の部分および前記凸状部が露出し、前記半田バンプが、前記電極部の露出部分および前記凸状部をともに被覆して、前記半田バンプとの剛性差が第１の剛性差である前記ソルダーレジスト層と第１の界面を形成し、前記半田バンプとの剛性差が前記第１の剛性差よりも小さい第２の剛性差である前記凸状部と第２の界面を形成するステップと、
    を含むことを特徴とするパッケージ基板ユニットの製造方法。
JP2010232731A 2010-09-16 2010-10-15 パッケージ基板ユニットの製造方法 Expired - Fee Related JP6081044B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34470110P 2010-09-16 2010-09-16
US61/344,701 2010-09-16

Publications (2)

Publication Number Publication Date
JP2012064911A JP2012064911A (ja) 2012-03-29
JP6081044B2 true JP6081044B2 (ja) 2017-02-15

Family

ID=45816710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232731A Expired - Fee Related JP6081044B2 (ja) 2010-09-16 2010-10-15 パッケージ基板ユニットの製造方法

Country Status (5)

Country Link
US (1) US8800142B2 (ja)
EP (1) EP2461361A3 (ja)
JP (1) JP6081044B2 (ja)
KR (2) KR20120029311A (ja)
TW (1) TWI434385B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705565B2 (ja) * 2011-01-28 2015-04-22 京セラ株式会社 実装構造体
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
US20130249076A1 (en) 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
JP5913055B2 (ja) * 2012-11-09 2016-04-27 日本特殊陶業株式会社 配線基板
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN105722299B (zh) * 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6439046B2 (ja) * 2015-07-03 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20190046214A (ko) 2017-10-25 2019-05-07 삼성전기주식회사 인쇄회로기판
KR20190046505A (ko) 2017-10-26 2019-05-07 삼성전기주식회사 인쇄회로기판
US10332757B2 (en) * 2017-11-28 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a multi-portion connection element
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP2020188208A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
WO2021040367A1 (ko) * 2019-08-26 2021-03-04 엘지이노텍 주식회사 인쇄회로기판
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用
CN113645758B (zh) * 2021-08-11 2023-04-07 京东方科技集团股份有限公司 柔性电路板及其制造方法、显示装置
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion
CN117374041A (zh) * 2023-12-08 2024-01-09 英诺赛科(苏州)半导体有限公司 封装基板和制备方法、封装组件、微电子组件及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
EP0844809B1 (en) 1996-11-20 2011-08-17 Ibiden Co, Ltd. Solder resist composition and printed circuit boards
JP3526508B2 (ja) * 1997-02-25 2004-05-17 京セラ株式会社 半導体素子収納用パッケージ
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP4670137B2 (ja) * 2000-03-10 2011-04-13 ソニー株式会社 平面型表示装置
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI339883B (en) 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP2009224581A (ja) * 2008-03-17 2009-10-01 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2009239192A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8153905B2 (en) 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
EP2461361A3 (en) 2013-04-03
KR20120029311A (ko) 2012-03-26
TW201214643A (en) 2012-04-01
TWI434385B (zh) 2014-04-11
JP2012064911A (ja) 2012-03-29
EP2461361A2 (en) 2012-06-06
KR20130135214A (ko) 2013-12-10
US20120067635A1 (en) 2012-03-22
KR101440249B1 (ko) 2014-09-17
US8800142B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
JP5032187B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2009158593A (ja) バンプ構造およびその製造方法
TW201503771A (zh) 配線基板
TW201511622A (zh) 內置零件配線板
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
JP5530859B2 (ja) 配線基板の製造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
TWI458416B (zh) 配線基板製造方法
JP2012129501A (ja) プリント配線板
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2008305931A (ja) 半導体装置及びその製造方法
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2020004926A (ja) 配線基板及び配線基板の製造方法
TWI550738B (zh) 表面安裝積體電路組件
TW201212136A (en) Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
JP2014022483A (ja) 中継基板及びその製造方法
KR101086833B1 (ko) 인쇄회로기판 및 그 제조방법
JP5562550B2 (ja) はんだ被着方法
JP2005209847A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170118

R150 Certificate of patent or registration of utility model

Ref document number: 6081044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees