TW201503771A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201503771A
TW201503771A TW103110419A TW103110419A TW201503771A TW 201503771 A TW201503771 A TW 201503771A TW 103110419 A TW103110419 A TW 103110419A TW 103110419 A TW103110419 A TW 103110419A TW 201503771 A TW201503771 A TW 201503771A
Authority
TW
Taiwan
Prior art keywords
substrate
convex portion
pad
solder
wiring board
Prior art date
Application number
TW103110419A
Other languages
English (en)
Inventor
Makoto Nagai
Seiji Mori
Tatsuya Ito
Takahiro Hayashi
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201503771A publication Critical patent/TW201503771A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明提供一種藉由確實防止在焊料凸塊上的裂痕進展以提升可靠性之配線基板。 本發明之配線基板10具備基板本體11、焊墊61及阻焊劑81。焊墊61配置於基板背面13上，用於和母基板91連接的焊料凸塊84可形成於表面62上。阻焊劑81覆蓋基板背面13，並且形成有使焊墊61露出的開口部82。在焊墊61之表面62的一部分上形成有凸部71。凸部71從焊墊61之表面62迄至前端面72為止的高度A4係設成小於開口部82的深度，外側面73以和開口部82的內側面相對的方式配置於開口部82內，俯視形狀是和開口部82的俯視形狀呈相似形狀。

Description

配線基板
本發明係關於一種在基板背面上配置有可形成用於和母基板連接的焊料凸塊之複數個焊墊的配線基板。
用作電腦之微處理器等的半導體積體電路元件(IC晶片)近幾年日益高速化、高功能化，使端子數伴隨地增加，端子間間距亦有變窄之傾向。一般，多數端子在IC晶片的底面密集而呈陣列狀配置，此種端子群係對母板側的端子群以倒裝晶片的形態連接。然而，在IC晶片側的端子群與母板側的端子群方面，由於在端子間間距有大的差距，故難以將IC晶片直接連接於母板上。因此，通常採用下述手法：製作將IC晶片搭載於配線基板上而成的所謂的半導體封裝件，將該半導體封裝件搭載於母板上(參照例如專利文獻1、2)。此處，就用於謀求和母板電性連接的構造而言，提出了在配置於配線基板之基板背面上的複數個焊墊上形成有焊料凸塊(所謂的BGA凸塊)的構造。
茲將上述以往的配線基板之一例說明於下。如第8圖所示，在此種配線基板101方面，將阻焊劑103形成為覆蓋基板背面102，於該阻焊劑103上設有使焊 墊104露出的複數個開口部105。然後，於105內形成焊料凸塊106。再者，焊料凸塊106係由例如印刷法或焊球法(微球法)等所形成。所謂印刷法，係在形成於配線基板101之基板背面102上的複數個焊墊104上使用金屬遮罩印刷焊糊後，藉由加熱熔融(迴焊)，形成焊料凸塊106的方法。所謂焊球法，係藉由在複數個焊墊104上配置焊球後進行迴焊，形成焊料凸塊106的方法。
先前技術文獻 專利文獻
專利文獻1 特開2004-95864號公報(第1圖等)
專利文獻2 專利4502690號公報(第4圖等)
然而，將配線基板101搭載於母板上時，若伴隨焊球的迴焊而產生起因於加熱冷卻之熱循環等所致的應力，則應力會集中於開口部105之開口端部，有可能在焊料凸塊106上產生裂痕107性。此裂痕107容易沿著焊料凸塊106與焊墊104的界面進展，所以成為使由焊料凸塊106所構成的電氣路徑斷線之主因。其結果，所製造的配線基板101成為不良品，而有配線基板101的可靠性降低之虞。
本發明係有鑑於上述課題而完成，其目的在於提供一種藉由確實防止在焊料凸塊上的裂痕進展以提升可靠性之配線基板。
就用於解決上述課題之手段(手段1)而言，有一種配線基板，其具備：基板本體，其係具有基板主面及基板背面；複數個焊墊，其配置於前述基板背面上，用於和母基板連接的焊料凸塊可形成於表面上；及阻焊劑，其覆蓋前述基板背面，並且形成有使前述複數個焊墊露出的複數個開口部；其特徵在於：在前述焊墊表面的一部分上形成有具有前端面及外側面的凸部，前述凸部從前述焊墊表面迄至前述前端面為止的高度設成小於前述開口部的深度，前述外側面以和前述開口部的內側面相對之方式配置於前述開口部內，俯視形狀和前述開口部的俯視形狀呈相似形狀。
因此，依據手段1之配線基板，即使在焊料凸塊上產生裂痕，所產生的裂痕沿著焊料凸塊與焊墊的界面進展，也可因為裂痕到達凸部而確實地抑制其進展。其結果，可防止由焊料凸塊所構成之電氣路徑斷線，所以可提高所製造的配線基板之可靠性。
構成上述配線基板的基板本體的種類不受特別限定，可為任意，可使用例如樹脂製的基板本體等。就樹脂製的基板本體而言，可舉由EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺三氮雜苯樹脂)、PPE樹脂(聚苯醚樹脂)等構成的基板本體。其他也可以使用由此等樹脂與玻璃纖維(玻璃織布或玻璃不織布)之複合材料構成的基板本體。此外，也可以使用由此等樹脂與聚醯胺纖維等有機纖維之複合材料構成的 基板本體。或者，也可以使用使連續多孔質PTFE等三次元網眼狀氟系樹脂基材浸漬環氧樹脂等熱硬化性樹脂的樹脂-樹脂複合材料所構成的基板本體等。也可以選擇例如各種陶瓷等作為其他的材料。再者，就配線基板的構造而言，不受特別限定，可舉例如於核心基板之一面或兩面上具有增層的增建多層配線基板、或不具有核心基板的空心配線基板等。
構成上述配線基板的焊墊係於基板背面上配置複數個。焊墊可利用導電性的金屬材料等形成。就構成焊墊的金屬材料而言，可舉例如金、銀、銅、鐵、鈷、鎳等。特別是焊墊也能以銅為主體來形成。如此一來，相較於以其他的材料為主體而形成焊墊的情況，可謀求焊墊的低電阻化，並且提高焊墊的導電性。此外，焊墊係藉由鍍敷形成較好。如此一來，可高精度且均一地形成焊墊。若利用對金屬糊料進行迴焊而形成焊墊，則難以高精度且均一地形成焊墊，而有在每個焊墊的高度上產生偏差之虞。
構成上述配線基板的阻焊劑係由具有絕緣性及耐熱性的樹脂構成，藉由覆蓋基板背面而作為保護該基板背面的保護膜發揮功能。就阻焊劑的具體例而言，有由環氧樹脂或聚醯亞胺樹脂等構成的阻焊劑。再者，就形成於阻焊劑上的複數個開口部的俯視形狀而言，可舉俯視呈圓形狀、俯視呈橢圓形狀、俯視三角形、俯視呈長方形狀、俯視呈正方形狀等。
再者，構成上述配線基板的凸部係形成於焊墊表面的一部分上。就構成凸部的材料而言，可舉例如銅、銀、鐵、鈷、鎳等，特別是也能以銅為主體而形成。如此一來，相較於以其他的材料為主體而形成凸部的情況，可謀求凸部的低電阻化，並且提高凸部的導電性。再者，凸部也可能以和焊墊相同的導電性材料為主體而形成。如此一來，當形成凸部之際，沒有準備和焊墊不同的材料亦無妨。因此，製造配線基板所需的材料變少，所以可謀求配線基板的低成本化。
此外，凸部的從焊墊表面迄至前端面為止的高度係設成小於開口部的深度，外側面以和開口部的內側面相對之方式配置於開口部內，俯視形狀和開口部的俯視形狀呈相似形狀。此處，就凸部的形狀而言，可舉圓柱狀、橢圓形狀、圓柱狀、三角柱狀、三角錐狀、四角柱狀、四角錐狀、球狀等。再者，就凸部的俯視形狀而言，可舉俯視呈圓形狀、俯視呈橢圓形狀、俯視呈三角形狀、俯視呈矩形狀等。然後，就凸部的俯視形狀和開口部的俯視形狀呈相似形狀的形態而言，可舉凸部及開口部都是俯視呈圓形狀、俯視呈橢圓形狀、俯視呈三角形狀、俯視呈矩形狀等。此處，凸部及開口部都呈具有角的形狀(俯視呈三角形狀、俯視呈矩形狀等)的情況，即凸部具有複數個外側面，並且開口部具有和外側面同數目的內側面的情況，最好各外側面與各內側面配置成互相相對且互相平行地配置。
再者，凸部最好以外側面接近於開口部的內側面之方式配置於開口部內。如此一來，裂痕一進展就會立刻到達凸部，所以可快速停止裂痕的進展。此外，凸部最好外側面與開口部的內側面之間隙的大小為均一。如此一來，即使裂痕從焊料凸塊外周部的哪個部分進展，都會立刻到達凸部，所以可更確實地停止裂痕的進展。再者，凸部亦可為前端面與外側面的交界部分呈帶有圓形的形狀。如此一來，即使應力施加於焊料凸塊，往凸部之前端面與外側面的交界部分的應力集中也會被交界部分是帶有圓形的形狀所緩和。其結果，可確實地防止產生以交界部分為起點的裂痕。
此外，就凸部之形成方法而言，可舉利用鍍敷形成凸部的方法等。在此情況，若凸部呈柱狀，則利用鍍敷可容易形成凸部。此外，凸部是以例如銅為主體而形成的情況，凸部也可以利用鍍銅形成。如此一來，相較於藉由例如導電性糊料等形成凸部的情況，可提高凸部的導電性。此外，就凸部之其他形成方法而言，可舉在焊墊上印刷導電性糊料而形成凸部的方法、在焊墊上只進行貼附導電性構件的步驟而形成凸部的方法、或在焊墊上貼附具有大於凸部的導電性的板材後進行對板材的蝕刻而形成凸部的方法等。
再者，焊墊表面的至少一部分、前端面及外側面也可被鍍敷層連續覆蓋。如此一來，焊料容易與焊墊之表面及凸部之表面(前端面及外側面)密合，所以可確實地形成焊料凸塊。
此外，凸部也可以於基板背面側存在複數個，複數個凸部的至少一部分亦可為對位用標記。如此一來，可有效地利用凸部的至少一部分作為用於零件等的對位的對位用標記。再者，在此情況，可進行以阻焊劑之開口部之開口端為基準的對位、或以凸部之外周緣(前端面與外側面之交界部分)為基準的對位。此外，可在相同的步驟中形成成為對位用標記的凸部與不成為對位用標記的凸部，所以可降低配線基板的製造成本。再者，對位用標記的俯視形狀也可以和母基板連接用的凸部的俯視形狀不相同。如此一來，當進行對位之際，可容易認識對位用標記。
而且，可在焊墊之表面上形成用於和母基板連接的焊料凸塊。就使用於焊料凸塊的焊料材料而言，不受特別限定，可使用例如錫鉛共晶焊料(Sn/37Pb：熔點183℃)。也可以使用錫鉛共晶焊料以外的Sn/Pb系焊料，例如Sn/36Pb/2Ag這種組成的焊料(熔點190℃)等。此外，除了如上述的含鉛焊料以外，也可以選擇Sn-Ag系焊料、Sn-Ag-Cu系焊料、Sn-Ag-Bi系焊料、Sn-Ag-Bi-Cu系焊料、Sn-Zn系焊料、Sn-Zn-Bi系焊料等無鉛焊料。
再者，也可以在配置於複數個開口部之中至少一個開口部內的凸部的表面上形成有焊料凸塊。如此一來，即使裂痕產生於焊料凸塊上，產生的裂痕沿著焊料凸塊與焊墊的界面惡化，也可以藉由裂痕到達凸部而確實地抑制其進展。其結果，可防止由焊料凸塊所構成 的電氣路徑斷線，所以可提高所製造之配線基板的可靠性。
10‧‧‧配線基板
11‧‧‧基板本體
12‧‧‧基板主面
13‧‧‧基板背面
61‧‧‧作為焊墊的第1焊墊
62、64‧‧‧作為焊墊表面的下表面
63‧‧‧作為焊墊的第2焊墊
71‧‧‧作為凸部的第1凸部
72、76‧‧‧作為凸部表面的前端面
73、77‧‧‧作為凸部表面的外側面
74、78‧‧‧鍍敷層
75‧‧‧作為凸部的第2凸部
81‧‧‧阻焊劑
82‧‧‧作為開口部的第1開口部
83‧‧‧作為開口部的第2開口部
84‧‧‧焊料凸塊
91‧‧‧作為母基板的母板
A4、B4‧‧‧從焊墊表面迄至前端面為止的高度
S1、S2‧‧‧凸部外側面與開口部內側面的間隙
第1圖為顯示將本發明具體化的一實施形態之配線基板的概略剖面圖。
第2圖為顯示配線基板的概略平面圖。
第3圖為顯示第1焊墊及第1凸部的重要部分剖面圖。
第4圖為顯示第2焊墊及第2凸部的重要部分剖面圖。
第5圖為顯示配線基板之製造方法的說明圖。
第6圖為顯示配線基板之製造方法的說明圖。
第7圖為顯示配線基板之製造方法的說明圖。
第8圖為顯示先前技術之問題點的重要部分剖面圖。
以下，基於圖面而詳細地說明將本發明具體化的一實施形態。
如第1圖所示，本實施形態之配線基板10為IC晶片搭載用的配線基板。構成配線基板10的基板本體11呈具有基板主面12(在第1圖中為上表面)及基板背面13(在第1圖中為下表面)的略矩形板狀。基板本體11包含略矩形板狀的核心基板21、形成於核心基板21之核心主面22上的主面側增層31、及形成於核心基板21之核心背面23上的背面側增層32。
本實施形態之核心基板21為俯視略呈長度25mm×寬度25mm×厚度1.0mm的矩形板狀。核心基板21的平面方向(XY方向)的熱膨脹係數為10~30ppm/℃(具體而言為18ppm/℃)。再者，核心基板21的熱膨脹係數係指0℃~玻璃轉移溫度(Tg)間的測定值的平均值。在此核心基板21的複數個部位上形成有通孔導體24。該通孔導體24係連接導通核心基板21之核心主面22側與核心背面23側。再者，通孔導體24之內部以例如環氧樹脂等的閉塞體25填埋。此外，在核心基板21之核心主面22及核心背面23上形成圖案化的由銅構成的導體層41，各導體層41係電性連接於通孔導體24。
如第1圖所示，主面側增層31具有交互層積有由熱硬化性樹脂(環氧樹脂)構成的兩層的樹脂絕緣層33、35與由銅構成的導體層42的構造。在本實施形態中，樹脂絕緣層33、35的熱膨脹係數為10~60ppm/℃程度(具體而言為30ppm/℃程度)。再者，樹脂絕緣層33、35的熱膨脹係數係指30℃~玻璃轉移溫度(Tg)間的測定值的平均值。此外，端子焊墊44呈陣列狀地形成於第2層樹脂絕緣層35表面上的複數個部位上。再者，樹脂絕緣層35之表面全體大致為阻焊劑37所覆蓋。在阻焊劑37之預定部位上形成有使端子焊墊44露出的開口部46。在端子焊墊44之表面上配設有複數個焊料凸塊45。各焊料凸塊45係電性連接於呈矩形平板狀的IC晶片51之面連接端子52。再者，由各端子焊墊44及各焊料凸塊45構成的區域為可搭載IC晶片51的IC晶片搭載區 域53。IC晶片搭載區域53係設定於主面側增層31之表面上。此外，在樹脂絕緣層33、35內分別設有通路導體43、47。此等通路導體43、47係互相電性連接導體層42及端子焊墊44。
如第1圖所示，背面側增層32具有和上述主面側增層31大致相同的構造。即，背面側增層32具有交互層積有由熱硬化性樹脂(環氧樹脂)構成的兩層的樹脂絕緣層34、36與導體層42的構造，樹脂絕緣層34、36的熱膨脹係數為10~60ppm/℃程度(具體而言為30ppm/℃程度)。
如第1圖~第3圖所示，俯視呈圓形狀的第1焊墊61沿著基板背面13的面方向縱橫地複數個排列於配線基板10之基板背面13上(第2層樹脂絕緣層36之下表面上)。各第1焊墊61係經由通路導體43而電性連接於導體層42。再者，如第3圖所示，各第1焊墊61之外徑A1設定(在本實施形態中為300μm以上700μm以下)大於通路導體43之外徑(在本實施形態中為50μm以上100μm以下)。此外，本實施形態的各第1焊墊61之厚度A2設定為10μm以上30μm以下。
如第1圖~第3圖所示，在各第1焊墊61之下表面62(表面)的中央部分上固定有俯視呈圓形狀的第1凸部71。第1凸部71係和第1焊墊61各別地形成。此外，第1凸部71係於基板背面13側存在複數個，對於一個第1焊墊61各配置一處。因此，第1凸部71的數量和第1焊墊61的數量相等。再者，第1凸部71為 以和第1焊墊61相同的導電性材料即銅為主體而形成的銅柱。
此外，如第3圖所示，各第1凸部71呈具有前端面72及外側面73的剖面略矩形狀。而且，第1凸部71之前端面72與外側面73的交界部分呈帶有圓形的形狀。再者，各第1凸部71之外徑A3設定小於第1焊墊61之外徑A1(300μm以上700μm以下)，在本實施形態中設定為200μm以上600μm以下。此外，第1凸部71係設定從第1焊墊61之下表面62迄至前端面72為止之高度A4大於第1焊墊61之厚度A2(10μm以上30μm以下)，在本實施形態中設定為15μm以上35μm以下。而且，第1凸部71之中心軸和第1焊墊61之中心軸C1一致。再者，所謂「中心軸C1」，係指俯視通過成為第1焊墊61中心的部位的軸線。
再者，第1焊墊61之表面(下表面62)的一部分及第1凸部71之表面(前端面72及外側面73)為鍍敷層74所連續覆蓋。鍍敷層74係由鎳層、鈀層及金層所構成。鎳層為藉由無電解鍍鎳包覆第1焊墊61表面一部分及第1凸部71表面而形成的鍍敷層。鈀層為藉由無電解鍍鈀包覆鎳層表面而形成的鍍敷層。金層為藉由無電解鍍金包覆鎳層表面而形成的鍍敷層。此外，第1焊墊61及第1凸部71係不經由鍍敷層等中介物而直接連接。再者，本實施形態的鍍敷層74雖然具有由鎳層、鈀層及金層構成的構造，但層構造可適當變更。
如第2圖、第4圖所示，在配線基板10之基板背面13上的外周部(四角)上分別配置有俯視呈三角形狀的第2焊墊63。再者，如第4圖所示，各第2焊墊63之外徑B1(最大直徑)設定大於各第1焊墊61之外徑A1(300μm以上700μm以下)，在本實施形態中設定為400μm以上800μm以下。此外，本實施形態的各第2焊墊63之厚度B2設定為10μm以上30μm以下。
如第2圖、第4圖所示，在各第2焊墊63之下表面64(表面)的中央部分上固定有俯視呈三角形狀的第2凸部75。第2凸部75係和第2焊墊63各別地形成。此外，第2凸部75係於基板背面13側存在複數個，對於一個第2焊墊63各配置一處。因此，第2凸部75的數量和第2焊墊63的數量相等。再者，第2凸部75為以和第2焊墊63相同的導電性材料即銅為主體而形成的銅柱。
此外，如第4圖所示，各第2凸部75呈具有前端面76及外側面77的剖面略矩形狀。而且，第2凸部75之前端面76與外側面77的交界部分呈帶有圓形的形狀。再者，各第2凸部75之外徑B3(最大直徑)設定小於第2焊墊63之外徑B1(400μm以上800μm以下)，在本實施形態中設定為200μm以上600μm以下。此外，第2凸部75係設定從第2焊墊63之下表面64迄至前端面76為止的高度B4大於第2焊墊63之厚度B2(10μm以上30μm以下)，並且設定和第1凸部71之高度A4相等，在本實施形態中設定為15μm以上35μm以 下。而且，第2凸部75之中心軸和第2焊墊63之中心軸C2一致。再者，所謂「中心軸C2」，係指在俯視中是通過成為第2焊墊63中心的部位的軸線。
再者，第2焊墊63之表面(下表面64)的一部分及第2凸部75之表面(前端面76及外側面77)為鍍敷層78所連續覆蓋。鍍敷層78係由鎳層、鈀層及金層所構成，具有和鍍敷層74相同的層構造。此外，第2焊墊63及第2凸部75係不經由鍍敷層等中介物而直接連接。再者，本實施形態的鍍敷層78雖然具有由鎳層、鈀層及金層構成的構造，但層構造可適當變更。
如第1圖~第4圖所示，配線基板10之基板背面13(樹脂絕緣層36之下表面)全體大致為阻焊劑81所覆蓋。在此阻焊劑81上形成有使第1焊墊61及第1凸部71露出的複數個第1開口部82與使第2焊墊63及第2凸部75露出的複數個第2開口部83。
再者，第1開口部82係俯視呈圓形狀，設定為內徑為300μm以上700μm以下。因此，第1開口部82的俯視形狀和第1凸部71的俯視形狀呈相似形狀。此外，第1凸部71係以外側面73和第1開口部82的內側面相對之方式配置於第1開口部82內，且以外側面73接近於第1開口部82的內側面之方式配置於第1開口部82內。而且，第1凸部71係外側面73與第1開口部82的內側面之間隙S1的大小(在本實施形態中為50μm程度)為均一。此外，第1凸部71之高度A4(15μm以上35μm以下)係設定小於第1開口部82之深度(在本實施形態中為20μm以上40μm以下)。
如第2圖、第4圖所示，第2開口部83係俯視呈三角形狀，設定為內徑(最大直徑)為400μm以上800μm以下。因此，第2開口部83的俯視形狀和第2凸部75的俯視形狀呈相似形狀。此外，第2凸部75係外側面77於第2開口部83內配置成和第2開口部83的內側面相對，並且外側面77於第2開口部83內配置成接近第2開口部83的內側面。而且，第2凸部75係外側面77與第2開口部83的內側面之間隙S2的大小(在本實施形態中為50μm程度)為均一。此外，第2凸部75之高度B4(15μm以上35μm以下)係設成小於第2開口部83之深度(在本實施形態中為20μm以上40μm以下)。
再者，各凸部71、75之中，各第1凸部71為母板91連接用的凸部，各第2凸部75係成為對位用標記的凸部。第2凸部75的俯視形狀(在本實施形態中為俯視三角形狀)與第1凸部71的俯視形狀(在本實施形態中為俯視呈圓形狀)不同。此對位用標記係藉由以未圖示的檢測裝置檢測第2凸部75之前端面72的外周緣或第1開口部82的開口端緣而被認識。
如第1圖、第3圖所示，在第1焊墊61之表面上形成有用於和母板91(母基板)連接的焊料凸塊84。詳言之，係各開口部82、83之中，在配置於第1開口部82內的第1凸部71之表面(前端面72及外側面73)上形成有焊料凸塊84。焊料凸塊84係在第1焊墊61之下表面62覆蓋露出於第1開口部82內的區域，並且覆蓋第 1凸部71之表面全體。因此，第1焊墊61及第1凸部71被焊料凸塊84覆蓋而不可見。焊料凸塊84之高度比第1凸部71之高度A4(15μm以上35μm以下)高，在本實施形態中設定為300μm以上700μm以下。再者，本實施形態的焊料凸塊84係由無鉛焊料即Sn-Ag系焊料構成。而且，如第3圖所示，各第1焊墊61係經由焊料凸塊84而連接於母板91側之端子92。即，焊料凸塊84為用於和母板91側之端子92電性連接的所謂的BGA凸塊。
其次，就配線基板10之製造方法進行說明。
首先，進行準備基板本體11的基板準備步驟。具體而言，首先，準備在由環氧玻璃構成的基材兩面貼附有銅箔的敷銅層板。然後，使用鑽床進行鑽孔加工，在預定位置預先形成貫穿敷銅層板表背面的貫穿孔。然後，藉由對貫穿孔之內面進行無電解鍍銅及電解鍍銅，在貫穿孔內形成通孔導體24。其後，以絕緣樹脂材料(環氧樹脂)填充通孔導體24之空洞部，形成閉塞體25。
再者，藉由進行無電解鍍銅及電解鍍銅，在包含閉塞體25露出部分的敷銅層板之表面上形成鍍銅層後，將該鍍銅銅及銅箔以例如去除法進行圖案化。其結果，得到形成有導體層41及通孔導體24之核心基板21的中間製品。再者，所謂的核心基板21的中間製品，係沿著平面方向縱橫地配置有複數個應成為核心基板21的區域的多數個核心基板。
其次，在核心基板21之核心主面22上形成主面側增層31，並且在核心基板21之核心背面23上形成背面側增層32。具體而言，首先，藉由在核心主面22上覆蓋(貼附)熱硬化性環氧樹脂，形成樹脂絕緣層33。此外，藉由在核心背面23上覆蓋(貼附)熱硬化性環氧樹脂，形成樹脂絕緣層34。再者，也可以覆蓋感光性環氧樹脂、絕緣樹脂或液晶聚合物(LCP：Liquid Crystalline Polymer)以取代覆蓋熱硬化性環氧樹脂。
再者，使用YAG雷射或二氧化碳雷射進行雷射鑽孔加工，在應形成通路導體47的位置上形成通路孔。具體而言，形成貫穿樹脂絕緣層33的通路孔，使導體層41之表面露出。此外，形成貫穿樹脂絕緣層34的通路孔，使導體層41之表面露出。其次，按照以往眾所周知的手法進行電解鍍銅，在通路孔之內部形成通路導體47，並且在樹脂絕緣層33、34上形成導體層42。
其次，在樹脂絕緣層33、34上覆蓋熱硬化性環氧樹脂，形成樹脂絕緣層35、36。再者，也可以覆蓋感光性環氧樹脂、絕緣樹脂或液晶聚合物以取代覆蓋熱硬化性環氧樹脂。在此情況，利用雷射加工機等在樹脂絕緣層35中之應形成通路導體43的位置上形成通路孔。其次，按照以往眾所周知的手法進行電解鍍銅，在樹脂絕緣層35之通路孔內形成通路導體43，並且在樹脂絕緣層35上形成端子焊墊44。此外，在此時點，基板本體11完成。
在後續的焊墊形成步驟中，藉由對具有基板背面13的最外層之樹脂絕緣層36上進行鍍敷而在基板背面13上形成焊墊61、63(參照第5圖)。在本實施形態方面，藉由進行半加法，在樹脂絕緣層36上將焊墊61、63圖案化。具體而言，首先，藉由施以雷射加工，在樹脂絕緣層36的預定位置上形成通路孔，接著，進行處理各通路孔內的污跡的除污處理。其次，對樹脂絕緣層36之表面進行無電解鍍銅後，在樹脂絕緣層36上層疊乾膜，形成第1鍍敷阻劑(圖示省略)。再者，利用雷射加工機對第1鍍敷阻劑進行雷射加工。其結果，於樹脂絕緣層36之和通路孔連通的位置上形成內徑設成大於通路孔外徑的第1開口部，並且於樹脂絕緣層36之不和通路孔連通的位置上形成第2開口部。然後，進行電解鍍銅，在各通路孔內形成通路導體43，並且對經由第1開口部而露出的樹脂絕緣層36之上表面(基板背面13)及經由第1開口部而露出的通路導體43之上表面，形成以銅(銅層)為主體的第1焊墊61。此外，對經由第2開口部而露出的樹脂絕緣層36之上表面(基板背面13)，形成以銅(銅層)為主體的第2焊墊63。其後，剝離第1鍍敷阻劑，並且去除不要的無電解鍍銅層。再者，本實施形態的銅層之厚度設定為10μm以上30μm以下。本實施形態的銅層雖然利用電鍍而形成，但也可以利用濺鍍法、CVD等其他的方法而形成。然而，特別是在銅層要得到必需的高度(10μm以上30μm以下)，最好利用電鍍而形成。
在後續的阻焊劑形成步驟中，藉由在形成有焊墊61、63的樹脂絕緣層36上塗布感光性環氧樹脂後使其硬化，形成阻焊劑81，以覆蓋基板背面13(參照第6圖)。其次，在配置有預定光罩的狀態下進行曝光及顯影，在阻焊劑81上將開口部82、83圖案化(參照第6圖)。
在後續的凸部形成步驟中，藉由對各焊墊61、63進行電鍍，在各焊墊61、63之下表面62、64上形成凸部71、75(參照第7圖)。具體而言，首先，在阻焊劑81之表面上層疊乾膜，形成第2電鍍光阻(圖示省略)。其次，利用雷射加工機對第2鍍敷阻劑進行雷射加工。其結果，形成使焊墊61、63之下表面62、64的中央部露出的開口部。然後，對經由開口部露出之下表面62、64的中央部進行電解鍍銅。於此時點，形成以銅(銅層)為主體的凸部71、75。其後，剝離第2鍍敷阻劑。此處，構成凸部71、75的銅層之厚度設定為15μm以上35μm以下。再者，在本實施形態方面，雖然利用電鍍而形成銅層，但也可以利用無電解鍍敷、濺鍍法、CVD等其他的方法而形成。然而，特別是在銅層要得到必需的高度(15μm以上35μm以下)，最好利用鍍敷形成。
其後，進行無電解鍍鎳，對焊墊61、63之表面(下表面62、64)與凸部71、75之表面(前端面72、76及外側面73、77)形成鎳層。再者，進行無電解鍍鈀，在鎳層上形成鈀層。然後，進行無電解鍍金，在鈀層上形成金層。此處，鎳層、鈀層及金層之厚度設定為0.01μm以上15μm以下。再者，本實施形態的鎳層、鈀層及 金層雖然利用電鍍而形成，但也可以利用濺鍍法、CVD等其他的方法而形成。
在後續的焊料凸塊形成步驟中，在形成於配線基板10之基板背面13側的複數個第1焊墊61上形成焊料凸塊84。具體而言，使用未圖示的焊球搭載裝置在各第1焊墊61上配置焊球後，藉由將焊球加熱至預定的溫度而進行加熱熔融(迴焊)，在各第1焊墊61上形成焊料凸塊84。此外，在形成於配線基板10之基板主面12側的複數個端子焊墊44上形成焊料凸塊45。具體而言，使用焊球搭載裝置在各端子焊墊44上配置焊球後，藉由將焊球加熱至預定的溫度而進行加熱熔融(迴焊)，在各端子焊墊44上形成焊料凸塊45。此外，於此時點，配線基板10的中間製品完成。
其後，使用以往眾所周知的切斷裝置等分割配線基板10的中間製品。其結果，製品部彼此被分割，同時得到多數個各個製品即配線基板10(參照第1圖)。
再者，實施IC晶片搭載步驟。具體而言，首先，在配線基板10之基板主面12側載置IC晶片51。此時，將配置於IC晶片51底面側的面連接端子52載置於配置於配線基板10側的焊料凸塊45上。然後，藉由加熱至230℃~260℃程度的溫度而加熱熔融(迴焊)各焊料凸塊45，將端子焊墊44對於面連接端子52倒裝晶片連接，在配線基板10上搭載IC晶片51(參照第1圖)。
因此，藉由本實施形態，可得到以下的效果。
(1)在本實施形態之配線基板10方面，即使在焊料凸塊84上產生裂痕100(參照第3圖)，產生的裂痕100沿著焊料凸塊84與第1焊墊61的界面進展，亦可因為裂痕100到達第1凸部71而確實地抑制其惡化。其結果，可防止由焊料凸塊84所構成之電氣路徑斷線，所以可提高所製造之配線基板10的可靠性。
(2)在本實施形態方面，在第1焊墊61之下表面62的一部分上固定第1凸部71，全體呈凸狀。所以，若形成覆蓋第1焊墊61之表面(下表面62)及第1凸部71之表面(前端面72及外側面73)的焊料凸塊84，則成為第1凸部71嵌入焊料凸塊84內的狀態。其結果，可確保第1焊墊61、第1凸部71及焊料凸塊84的接觸面積。因此，可提高第1焊墊61之表面與焊料凸塊84的密合強度或第1凸部71之表面與焊料凸塊84的密合強度，進而可防止各個第1焊墊61與母板91的連接不良。即，藉由具備適合與母板91連接的第1焊墊61及第1凸部71，可更加提高配線基板10的可靠性。
(3)在本實施形態方面，設定從第1凸部71的第1焊墊61之下表面62迄至前端面72為止的高度A4小於第1開口部82的深度。其結果，在焊料凸塊形成步驟中，可將成為焊料凸塊84的焊球確實地配置於第1開口部82內。
再者，也可以按如下方式變更本實施形態。
．在上述實施形態中，雖然母板91連接用的第1凸部71的俯視形狀(俯視呈圓形狀)與成為對位用標 記的第2凸部75的俯視形狀(俯視呈三角形狀)互相不同，但也可以使凸部71、75的俯視形狀成為互相相等的形狀。
．在上述實施形態中，對1個焊墊61、63，形成有1個凸部71、75，但並不受此限定，也可以形成2個以上的凸部。
．上述實施形態的凸部71、75雖然為藉由鍍銅而形成的導體(銅柱)，但也可以是藉由印刷銅糊料而形成的導體。
．在上述實施形態中，雖然覆蓋焊墊61、63及凸部71、75的鍍敷層74、78為由鎳層、鈀層及金層構成的鍍敷層，但可為銅層以外的鍍敷層，也可以變更為由例如鎳層及金層等構成的其他的鍍敷層。
．在上述實施形態的焊料凸塊形成步驟中，係藉由使配置於第1焊墊61上的焊球加熱熔融(迴焊)而形成焊料凸塊84。然而，也可以藉由使印刷於第1焊墊61上的焊糊加熱熔融，而形成焊料凸塊。
其次，以下列舉依據前述的實施形態所掌握的技術思想。
(1)在上述手段1中，一種配線基板，其特徵在於：前述焊墊表面的至少一部分、前述前端面及前述外側面被鍍敷層所連續覆蓋，前述凸部不經由前述鍍敷層而直接連接於前述焊墊的表面。
(2)在上述手段1中，一種配線基板，其特徵在於：前述凸部於前述基板背面側存在複數個，複數個 前述凸部的至少一部分為對位用標記，成為前述對位用標記的前述凸部位於前述基板背面側的外周部。
(3)一種配線基板之製造方法，係製造上述手段1所記載的配線基板之方法，其特徵在於包含：基板準備步驟，其準備前述基板本體；焊墊形成步驟，其係前述基板背面上形成前述複數個焊墊；阻焊劑形成步驟，其將前述阻焊劑形成為覆蓋前述基板背面；及凸部形成步驟，其在前述複數個焊墊表面的一部分上形成前述凸部。
10‧‧‧配線基板
11‧‧‧基板本體
13‧‧‧基板背面
36‧‧‧第2層樹脂絕緣層
43‧‧‧通路導體
61‧‧‧第1焊墊
62‧‧‧第1焊墊61之下表面
71‧‧‧第1凸部
72‧‧‧第1凸部71之前端面
73‧‧‧第1凸部71之外側面
74‧‧‧鍍敷層
81‧‧‧阻焊劑
82‧‧‧第1開口部
84‧‧‧焊料凸塊
91‧‧‧母板
92‧‧‧母板91側之端子
100‧‧‧裂痕
A1‧‧‧第1焊墊61之外徑
A2‧‧‧第1焊墊61之厚度
A3‧‧‧第1凸部71之外徑
A4‧‧‧從第1焊墊61之下表面62迄至前端面72為止的高度
C1‧‧‧第1焊墊61之中心軸
S1‧‧‧凸部外側面與開口部內側面的間隙

Claims (8)

  1. 一種配線基板，其具備：基板本體，其具有基板主面及基板背面；複數個焊墊，其等配置於前述基板背面上，用於和母基板連接的焊料凸塊可形成於表面上；及阻焊劑，其覆蓋前述基板背面，並且形成有使前述複數個焊墊露出的複數個開口部；其特徵在於：在前述焊墊表面的一部分上形成有具有前端面及外側面的凸部，前述凸部的從前述焊墊表面迄至前述前端面為止的高度設成小於前述開口部的深度，前述外側面係以和前述開口部的內側面相對之方式配置於前述開口部內，俯視形狀係和前述開口部的俯視形狀呈相似形狀。
  2. 如請求項1之配線基板，其中前述凸部係以前述外側面接近於前述開口部的內側面之方式配置於前述開口部內。
  3. 如請求項1或2之配線基板，其中前述凸部係前述外側面與前述開口部的內側面之間隙的大小為均一。
  4. 如請求項1至3中任一項之配線基板，其中前述凸部係前述前端面與前述外側面的交界部分呈帶有圓形的形狀。
  5. 如請求項1至4中任一項之配線基板，其中前述焊墊表面的至少一部分、前述前端面及前述外側面係被鍍敷層連續覆蓋。
  6. 如請求項1至5中任一項之配線基板，其中前述凸部在前述基板背面側存在有複數個，複數個前述凸部的至少一部分為對位用標記。
  7. 如請求項6之配線基板，其中前述對位用標記的俯視形狀和母基板連接用的前述凸部的俯視形狀不同。
  8. 如請求項1至7中任一項之配線基板，其中在配置於前述複數個開口部之中至少一個前述開口部內的前述凸部的表面上形成有前述焊料凸塊。
TW103110419A 2013-03-26 2014-03-20 配線基板 TW201503771A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013063369A JP2014192176A (ja) 2013-03-26 2013-03-26 配線基板

Publications (1)

Publication Number Publication Date
TW201503771A true TW201503771A (zh) 2015-01-16

Family

ID=51622554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110419A TW201503771A (zh) 2013-03-26 2014-03-20 配線基板

Country Status (6)

Country Link
US (1) US20150357277A1 (zh)
JP (1) JP2014192176A (zh)
KR (1) KR20150130519A (zh)
CN (1) CN104956477A (zh)
TW (1) TW201503771A (zh)
WO (1) WO2014155455A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444049B2 (en) 2017-08-14 2022-09-13 Sony Corporation Electronic component module, method for producing the same, endoscopic apparatus, and mobile camera

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6510349B2 (ja) * 2015-07-27 2019-05-08 京セラ株式会社 配線基板
JP2017098338A (ja) * 2015-11-19 2017-06-01 株式会社デンソー 電子装置
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR102679481B1 (ko) * 2018-10-22 2024-07-02 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220041430A (ko) * 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
KR20220086321A (ko) 2020-12-16 2022-06-23 삼성전기주식회사 인쇄회로기판 및 전자부품 패키지
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JPH1074856A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
JP3526508B2 (ja) * 1997-02-25 2004-05-17 京セラ株式会社 半導体素子収納用パッケージ
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP2001351946A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置
US6563905B1 (en) * 2001-10-30 2003-05-13 Qualcomm, Incorporated Ball grid array X-ray orientation mark
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
JP2012089710A (ja) * 2010-10-20 2012-05-10 Toshiba Corp 電子機器およびフレキシブルプリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444049B2 (en) 2017-08-14 2022-09-13 Sony Corporation Electronic component module, method for producing the same, endoscopic apparatus, and mobile camera

Also Published As

Publication number Publication date
US20150357277A1 (en) 2015-12-10
JP2014192176A (ja) 2014-10-06
WO2014155455A1 (ja) 2014-10-02
CN104956477A (zh) 2015-09-30
KR20150130519A (ko) 2015-11-23

Similar Documents

Publication Publication Date Title
TW201503771A (zh) 配線基板
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
US7929313B2 (en) Method of manufacturing multilayer printed circuit board
TWI499012B (zh) 配線基板及其製造方法
TWI473543B (zh) 配線基板
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
TWI601466B (zh) 配線基板
TWI458416B (zh) 配線基板製造方法
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
TWI566648B (zh) Wiring board
JP2014192177A (ja) 配線基板
TWI495405B (zh) 配線基板及其製造方法
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2013141042A (ja) バンプ構造およびその製造方法
KR20110124562A (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2014090216A (ja) バンプ構造およびその製造方法
KR20100012712A (ko) 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법
TW201221003A (en) Surface mounting method of electronic component, and printed circuit board manufactured by using that method