KR20100012712A - 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법 - Google Patents

플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100012712A
KR20100012712A KR1020080074257A KR20080074257A KR20100012712A KR 20100012712 A KR20100012712 A KR 20100012712A KR 1020080074257 A KR1020080074257 A KR 1020080074257A KR 20080074257 A KR20080074257 A KR 20080074257A KR 20100012712 A KR20100012712 A KR 20100012712A
Authority
KR
South Korea
Prior art keywords
flip chip
printed circuit
circuit board
memory module
bump
Prior art date
Application number
KR1020080074257A
Other languages
English (en)
Inventor
이종태
오춘환
정창보
김태균
차상석
전현신
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020080074257A priority Critical patent/KR20100012712A/ko
Publication of KR20100012712A publication Critical patent/KR20100012712A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01K—ELECTRIC INCANDESCENT LAMPS
    • H01K1/00—Details
    • H01K1/02—Incandescent bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법에 관한 것으로, 플립칩 실장용 메모리 모듈 인쇄회로기판의 외부 회로 및 플립칩 범프 패드를 B2it(Buried Bump Interconnection Technology) 범프를 이용하여 내부 회로와 접속(Interconnection)되도록 함으로써, 플립칩의 DCA(Direct Chip Attach)가 안정적으로 수행될 수 있도록 하여 플립칩과 기판간 또는 층과 층간의 접속 신뢰성을 향상시킬 수 있도록 하고, 외부 회로를 갖는 최외곽층의 두께를 일정하게 형성할 수 있도록 하여 우수한 회로 구현 능력을 확보하도록 하는 발명에 관한 것이다.

Description

플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법{MEMORY MODULE PRINTED CIRCUIT BOARD FOR MOUNTING FLIP CHIP AND METHOD FOR FABRICATING THE SAME}
본 발명은 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조방법에 관한 것으로, 플립칩 실장용 메모리 모듈 인쇄회로기판의 외부 회로 및 플립칩 범프 패드를 B2it(Buried Bump Interconnection Technology) 범프를 이용하여 내부 회로와 상호접속(Interconnection)시키고, 고밀도 및 고신뢰성의 기판을 제조할 수 있도록 하는 기술에 관한 것이다.
반도체 제조 공정은 실리콘칩(Silicon Chip)의 제작, 패키징, 검사의 3 단계로 구성된다. 이중 패키징과 검사 공정이 전체 원가의 70%를 차지하는 것으로 알려져 있으며, 패키징은 칩(chip)의 크기와 성능에 큰 영향을 준다.
전자 패키징은 반도체 칩(chip)을 구성하여 시스템으로 만드는 기술로서 패키징의 기능은 다음과 같다.
신호 분배(signal redistribution), 전력 분배(power distribution), 기계적 지지 및 보호(mechanical support and protection) 및 열관리(thermal management)와 같은 기능들 이다.
여기서, 전자 패키징은 칩(chip) 내부의 접속(interconnection) 단계와, 반도체 칩(chip)을 단일칩 모듈(single chip module; SCM)로 패키징하는 단계와, SCM을 PCB 등의 카드(card)에 접합하는 단계와, 여러 장의 카드를 커넥터(connector) 등을 이용하여 보드에 결합시키는 단계 및 시스템을 구성하는 단계로 이루어진다.
COB(Chip on Board)와 MCM(Multi-Chip Module) 등의 기술은 2, 3 단계가 결합된 형태이며, 이를 2.5단계라고 부르기도 한다.
전자 패키징의 단계에서 0 단계는 칩(chip) 내부의 메털라이징(metalization) 공정이고, 마이크로 접합은 주로 1, 2단계에서 사용된다.
1 단계에서 사용되는 공정으로 선본딩(wire bonding), TAB (Tape Automated Bonding), 플립칩(flip chip), 확산 접합(diffusion bonding) 등을 들 수 있고, 2단계에서 사용되는 공정으로 PTH와 SMT를 들 수 있다.
이와 같은 접합 공정은 반도체 회로에 손상이 가지 않도록 낮은 온도에서 접합이 이루어져야 한다.
여기에서는 1 단계인 칩 레벨(chip level)의 접합 방법인 선본딩(wire bonding), TAB, 플립칩(flip chip) (또는 C4: Controlled Collapse Chip Connection) 공정 중 플립칩(flip chip) 공정에 대해서 설명한다.
플립칩(Flip chip)이란 용어는 베어칩(bare chip)을 뒤집어 기판에 접합하는 형상에서 유래한다.
플립칩(Flip chip)은 60년대 초에 IBM에서 신뢰성이 낮은 수작업에 의한 선본딩(manual wire bonding)을 대체하기 위하여 개발되었으며, IBM에서 개발 당시에는 C4(Controlled Collapse Chip Connection) 명칭으로 알려졌다.
이 방법은 베어칩(bare chip)의 Al 패드 위에 형성된 메털라이징(metalization) 부위에 솔더범프(solder bump)를 증착시키고, 리플로우(reflow) 솔더링 공정으로 솔더의 형상을 구형으로 만든다.
솔더가 장착된 베어칩(bare chip)은 리플로우(reflow) 솔더링 공정으로 기판에 접합시킨다. 솔더 범프(Solder bump)를 증착시키려면 베어칩(bare chip) 표면의 알루미늄 패드(Al pad) 위에 Cr, Au, Ti, Cu 등의 금속을 증착 또는 에칭(etching) 등의 방법으로 메털라이징(metalizing)하여 솔더의 젖음이 가능하도록 표면을 처리하여야 하며, 이를 UBM(Under Bump Metallurgy)라고도 부른다.
솔더의 용융시 솔더가 젖음(wetting)에 의해 다른 곳으로 흘러 회로에 단락(short-circuit)이 발생하는 것을 방지하기 위하여 능동층(passivation)을 솔더 주위에 형성시킨다.
능동층(Passivation)은 절연뿐만 아니라 회로나 실리콘(silicon) 표면을 불순물이나 수분 등으로부터 보호하는 역할을 한다.
솔더의 성분은 세라믹(ceramic) 기판의 경우에는 95%Pb-5%Sn (Tm=315oC)을 사용하고, PCB 등의 기판에서는 37%Pb-63%Sn (Tm=183oC)의 공정(eutectic) 조성을 사용한다.
플립칩(Flip chip)은 리플로우 솔더링(reflow soldering) 공정을 이용하여 솔더 범프(solder bump)를 접합하므로 자기정렬 효과(self-aligning effect)를 얻을 수 있으며, 칩(chip) 내부 회로에서 패드(pad)의 위치를 필요에 따라 결정할 수 있으므로 회로설계를 단순화 시키고 회로선의 길이를 감소시켜 전기적 성능을 향상시킬 수 있다.
또한, 회로선에 의한 저항이 감소하여 소요 전력과 저항열을 줄일 수 있으며, 패키징 방법 중에서 집적 밀도가 가장 높다.
플립칩(Flip chip) 방법은 집적 밀도를 높이고 전력의 소모를 줄일 수 있기 때문에 통신 장비 등에 널리 사용되고 있으며, COB와 MCM의 기본 요소가 된다.
집적 밀도가 증가함에 따라 단위 면적 당 발열량도 증가하므로 냉각이 매우 중요하다. 플립칩(Flip chip)과 기판의 회로선을 연결하기 위하여 다층 기판 (multi-layer substrate)이 많이 사용되며, 기판 간의 연결은 비아(via)를 통하여 이루어 진다.
기판과 칩(chip) 및 솔더 접합부의 CTE 미스매칭(mismatch)에 의해 발생한 열응력 때문에 접합부가 파괴되는 것을 방지하기 위하여 에폭시 레진(epoxy resin)으로 칩(chip)과 기판 사이를 채우는 언더필(underfill) 작업을 하여 열응력을 감소시키고 피로 수명을 증가시킨다.
도 1은 종래 기술에 따른 플립칩 실장용 메모리 모듈 기판을 도시한 단면도이다.
도 1을 참조하면, 플립칩(10)은 하부에 솔더(20) 또는 기타 금속으로 형성된 범프에 의해서 기판(substrate, 30)에 접속된다. 이때, 플립칩(10)과 기판(30) 사이의 영역에는 에폭시 언더필(60)이 형성된다.
다음에는, 기판(30) 내부에 솔더(20)와 연결되는 비아(40)가 구비되고, 기판(30) 하부에는 비아(40)와 연결되는 솔더 볼(Solder Ball, 50)이 구비된다. 이때, 기판(30) 상부에는 플립칩(10) 보호를 위한 몰드 캡(70)이 구비된다.
그 다음에는, 솔더 볼(50)이 인쇄회로기판 접속됨으로써, 플립칩(10) 실장이 완료된다.
이와 같이, 종래 기술에 따른 플립칩 접속 방법은 플립칩과 인쇄회로기판 사이에 별도의 기판(substrate) 및 솔더 볼 접속이 추가됨으로써, 제조비용이 상승하고 결함 발생의 위험이 증가되는 문제가 있다.
또한, 플립칩을 인쇄회로 기판에 접속시키기 위하여 형성되는 플립칩 범프 패드 및 외부 회로를 갖는 최외곽층을 비아홀 도금 공정을 사용하여 내부와 연결시킬 경우 하프 에칭(Half Etching) 공정을 수 회 진행해야 하는데, 이 때 비아홀의 에지(Edge) 부분에 보이드(Void)가 발생하여 상호 접속의 신뢰성이 떨어질 수 있고, 설계된 회로 패턴 대로 형성되지 않는 스펙(SPEC.) 미달 등의 문제가 발생할 수 있다.
본 발명은 플립칩 실장용 메모리 모듈 인쇄회로기판의 외부 회로 및 플립칩 범프 패드를 B2it(Buried Bump Interconnection Technology) 범프를 이용하여 내부 회로와 접속(Interconnection)되도록 함으로써, 플립칩의 DCA(Direct Chip Attach)가 안정적으로 수행될 수 있도록 하고, 종래 기술에서 별도로 삽입되던 기판(Substrate) 및 솔더 볼을 사용하지 않고도 플립칩과 기판간 또는 층과 층간의 접속 신뢰성을 향상시킬 수 있도록 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 플립칩 실장용 메모리 모듈 인쇄회로기판은 내부 회로를 갖는 코어 및 빌드업층으로 구비되는 인쇄회로기판과, 상기 인쇄회로기판의 표면에 구비되며 상기 내부 회로와 후속 공정에서 형성되는 플립칩 범프 패드 및 외부 회로를 접속시키는 B2it(Buried Bump Interconnection Technology) 범프 및 상기 인쇄회로 기판의 상부에 구비되며, 플립칩이 DCA(Direct Chip Attach) 방식으로 상기 내부 회로와 접속되도록 하는 플립칩 범프 패드 및 외부 회로를 갖는 최외곽층을 포함하는 것을 특징으로 한다.
여기서, 상기 코어 및 빌드업층은 PTH(Plating Through Holes) 구조를 포함하는 것을 특징으로 하고, 상기 코어 및 빌드업층은 IVH(Interstitial Via Hole) 구조를 포함하는 것을 특징으로 하고, 상기 코어 및 빌드업층은 B2it 범프 구조를 포함하는 것을 특징으로 하고, 상기 플립칩 범프 패드는 임베디드(Embedded) 구조로 구비되는 것을 특징으로 하고, 상기 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 구비되며, 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나로 구비되는 것을 특징으로 하고, 상기 최외곽층의 두께는 3 ~ 20㎛인 것을 특징으로 하고, 상기 최외곽층은 임베디드(Embedded) 구조로 구비되는 것을 특징으로 하고, 상기 최외곽층 상부에 구비되는 솔더 마스크층을 더 포함하는 것을 특징으로 한다.
아울러, 본 발명에 따른 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법은 내부 회로를 갖는 코어 및 빌드업층으로 구비되는 인쇄회로기판을 형성하는 단계와, 상기 인쇄회로기판의 표면에 상기 내부 회로와 후속 공정에서 형성되는 플립칩 범프 패드 및 외부회로를 접속시키는 B2it(Buried Bump Interconnection Technology) 범프를 형성하는 단계 및 플립칩이 DCA(Direct Chip Attach) 방식으로 상기 내부 회로와 접속되도록 하는 플립칩 범프 패드 및 외부 회로를 갖는 최외곽층을 상기 인쇄회로 기판의 상부에 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 코어 및 빌드업층은 PTH(Plating Through Holes) 구조로 형성하는 것을 특징으로 하고, 상기 코어 및 빌드업층은 IVH(Interstitial Via Hole) 구조로 형성하는 것을 특징으로 하고, 상기 코어 및 빌드업층은 B2it 범프 구조로 형성하는 것을 특징으로 하고, 상기 플립칩 범프 패드는 임베디드(Embedded) 구조로 형성하는 것을 특징으로 하고, 상기 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성하며, 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나로 형성하는 것을 특징으로 하고, 상기 최외곽층의 두께는 3 ~ 20㎛로 형성하는 것을 특징으로 하고, 상기 최외곽층은 임베디드(Embedded) 구조로 형성하는 것을 특징으로 하고, 상기 최외곽층 상부에 솔더 마스크층을 더 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그의 제조 방법은 종래 기술에서 사용하는 플립칩 실장용 기판(Substrate) 및 솔더 볼을 사용하지 않고, 인쇄회로기판에 직접 실장하는 구조 및 제조 방법을 제공함으로써, 제조 기간을 단축시키고, 제조 비용을 절감할 수 있고, 칩과 기판간 또는 층과 층간의 접속 신뢰성을 향상시킬 수 있는 효과를 제공한다. 또한, 무전해 동도금층에 감광재를 도포한 후에 노광 현상하여 레지스트 패턴을 형성하고 펄스 도금과 직류 도금을 하여 플립칩 범프 패드를 형성하도록 함으로써, 고밀도 및 고신뢰성의 기판을 제조할 수 있도록 하는 효과를 제공한다.
또한, 본 발명에서는 B2it 범프를 사용함으로써, 도금 홀을 형성할 필요가 없으므로 종래의 홀 속 도금 신뢰성 저하 문제가 발생하지 않고, 베이스 동박층을 얇게 형성할 수 있게 되므로 미세한 피치(Fine pitch) 구현이 가능하도록 하는 효과를 제공한다.
본 발명의 상술한 목적에 근거하여 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그의 제조 방법을 제시한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 2 내지 도 6은 본 발명에 따른 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(130)의 코어 및 빌드업층을 PTH(Plating Through Holes) 구조(140)로 형성한다.
다음에는, PTH(Plating Through Holes) 구조(140)와 플립칩 범프 패드(150) 및 외부 회로(155)를 내부 접속(Interconnection) 시키는 B2it(Buried Bump Interconnection Technology) 범프(미도시)를 형성한다.
여기서, 인쇄회로기판(130) 상부에 형성되는 플립칩 범프 패드(150) 는 플립칩(100)의 솔더(120)가 DCA(Direct Chip Attach) 방식으로 접속되도록 한다. 이때, 플립칩 범프 패드(150) 및 외부 회로(155)를 포함하는 최외곽층 동박의 두께는 20 ㎛ 이하 더 바람직하게는 3㎛로 형성하며, MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성된 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.
그 다음에는, 최외곽층 상부에 솔더 마스크층(160)을 형성한다. 솔더 마스크층(160)은 부품실장시 솔더링 땝납의 브리지 발생을 방지하고 노출된 회로의 산화를 방지하기 위하여 영구적인 에폭시 성분의 솔더 마스크 절연잉크를 도포하는 공정이다. 도포방식에는 실크 스크린 인쇄방법에 의해 열경화성 잉크를 직접 도포하는 방법 또는 회로 형성시와 유사한 방법으로 감광성 잉크를 실크 스크린 인쇄법 또는 스프레이 코팅법으로 전체 도포후 불필요한 부분을 노광 및 현상으로 제거한 다음 열경화 도포하는 방법이 있다.
그 다음에는, 라우터(Router) 장비를 이용하여 인쇄회로기판의 외형을 가공하고, 제작된 인쇄회로기판의 회로연결상태 및 외관을 검사하는 공정을 수행한다. 검사방법은 전기적 검사와 육안검사로 구분된다.
전기적 검사(electric in spection)는 설계된 데이터(data)를 기준으로 전기검사용 JIG를 제작하여, 인쇄회로기판의 회로 형성이 설계 데이터(data)와 동일한 상태로 제작이 되었는지 각 회로별로 신호를 체크(check)할 수 있는 장비를 이용하여 검사를 실시한다.
육안검사(visual in spection)는 전기적 검사가 완료된 인쇄회로기판의 외관적인 결함을 사람의 눈으로 검사하는 것이다.
도 3을 참조하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(230)의 코어 및 빌드업층을 IVH(Interstitial Via Hole) 구조(240)로 형성한다.
다음에는, 내부 회로인 IVH(Interstitial Via Hole) 구조(240)와 연결되는 B2it 범프(250)를 형성한다. 이때, B2it 범프(250)는 인쇄회로기판(230) 상부에 형성되는 플립칩 범프 패드(260) 및 외부 회로(265)와 연결될 수 있도록 형성된다.
따라서, 플립칩(200)은 솔더(220) 및 플립칩 범프 패드(260)를 통해 인쇄회로기판(230)의 내부 회로와 DCA(Direct Chip Attach) 방식으로 접속이 가능해 진다.
여기서, 플립칩 범프 패드(260) 및 외부 회로(265)를 포함하는 최외곽층은 B2it 범프(250)에 의해서 20㎛ 이하로 균일하게 형성될 수 있으며, 더 바람직하게는 3㎛까지 형성될 수 있다. 이는 종래 기술에서 사용되는 비아홀 도금 공정을 생략할 수 있기 때문이며, 이로 인하여 우수한 회로 구현 능력을 확보할 수 있다. 이러한, 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성된 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.
그 다음에는, 최외곽층 상부에 솔더 마스크층(270)을 형성한다.
상기 도 3을 따른 구조에서는 B2it(Buried Bump Interconnection Technology) 방법을 이용한 범프(Bump)를 사용함으로써 공정을 간소화 할 수 있고, 플립칩 범프 패드(260) 또는 외부 회로(265)를 MSAP 방법을 이용하여 형성함으로써 접속 신뢰도를 향상시킬 수 있다.
도 4를 참조하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(330)의 코어 및 빌드업층을 모두 B2it(Buried Bump Interconnection Technology) 방법을 이용한 범프(Bump) 구조(340)로 형성한 후, 플립칩(300)이 실장되는 부분에 대해서는 DCA(Direct Chip Attach)가 가능하도록 별도의 B2it 범프(350)를 마련하여 솔더(320) 및 플립칩 범프 패드(360)를 통해 플립칩(300)과의 내부 접속(Interconnection) 이 가능해지도록 한다.
여기서, B2it 범프(350)는 인쇄회로기판(330) 상부에 형성되는 외부 회로(365)와도 접속되도록 형성된다. 이와 같이, 플립칩 범프 패드(360) 및 외부 회로(365)를 포함하는 최외곽층은 B2it 범프(350)에 의해서 20㎛ 이하로 균일하게 형성될 수 있으며, 더 바람직하게는 3㎛까지 형성될 수 있다. 이는 종래 기술에서 사용되는 비아홀 도금 공정을 생략할 수 있기 때문이며, 이로 인하여 우수한 회로 구현 능력을 확보할 수 있다. 이러한, 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성된 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.
그 다음에는, 최외곽층 상부에 솔더 마스크층(370)을 형성한다.
이와 같이 도 4를 따른 구조에는 내부를 IVH(Interstitial Via Hole) 구조가 아닌 B2it(Buried Bump Interconnection Technology) 방법을 이용한 범프(Bump) 구조를 사용하기 때문에 공정을 간소화할 수 있는 접속 효용을 극대화할 수 있다.
도 5를 참조하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(430)의 코어 및 빌드업층을 IVH(Interstitial Via Hole) 구조(440)로 형성한 후, 플립칩(400)이 실장되는 부분에 대해서는 DCA(Direct Chip Attach)가 가능하도록 B2it 범프(450)를 마련하여 솔더(420) 및 플립칩 범프 패드(460)를 통해 플립칩(400)과의 내부 접속(Interconnection) 이 가능해지도록 한다.
여기서, B2it 범프(450)는 외부 회로(465)와도 접속되도록 형성되는데, 이때 플립칩 범프 패드(460) 및 외부 회로(465)를 포함하는 최외곽층은 전극 패턴이 절연체 안으로 매립된 구조인 임베디드(Embedded) 구조로 형성한다. 이와 같이, 최외곽층을 임베디드(Embedded) 구조로 형성하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(430)의 박판화를 보다 효과적으로 실현할 수 있고, 표면의 거칠도(Roughness)를 개선할 수 있다.
따라서, 플립칩 범프 패드(460) 및 외부 회로(465)를 포함하는 최외곽층은 B2it 범프(450)에 의해서 20㎛ 이하로 균일하게 형성될 수 있으며, 더 바람직하게는 3㎛까지 형성될 수 있다. 이는 종래 기술에서 사용되는 비아홀 도금 공정을 생략할 수 있기 때문이며, 이로 인하여 우수한 회로 구현 능력을 확보할 수 있다. 이러한, 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성된 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.
그 다음에는, 최외곽층 상부에 솔더 마스크층(470)을 형성한다.
도 6을 참조하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(530)의 코어 및 빌드업층을 B2it(Buried Bump Interconnection Technology) 방법을 이용한 범프(Bump) 구조 (540)로 형성한 후, 플립칩(500)이 실장되는 부분에 대해서는 DCA(Direct Chip Attach)가 가능하도록 별도의 B2it 범프(550)를 마련하여 솔더(520) 및 플립칩 범프 패드(560)를 통해 플립칩(500)과의 내부 접속(Interconnection) 이 가능해지도록 한다.
여기서, B2it 범프(550)는 외부 회로(565)와도 접속되도록 형성되는데, 이때 플립칩 범프 패드(560) 및 외부 회로(565)를 포함하는 최외곽층은 전극 패턴이 절연체 안으로 매립된 구조인 임베디드(Embedded) 구조로 형성한다. 이와 같이, 최외곽층을 임베디드(Embedded) 구조로 형성하면, 플립칩 실장용 메모리 모듈 인쇄회로기판(530)의 박판화를 보다 효과적으로 실현할 수 있고, 표면의 거칠도(Roughness)를 개선할 수 있다.
또한, 인쇄회로기판(530)을 모두 B2it(Buried Bump Interconnection Technology) 방법을 이용한 범프(Bump) 구조(540)로 형성함으로써, 제조 시간을 최대한 단축할 수 있다.
다음으로, 플립칩 범프 패드(560) 및 외부 회로(565)를 포함하는 최외곽층은 B2it 범프(550)에 의해서 20㎛ 이하로 균일하게 형성될 수 있으며, 더 바람직하게는 3㎛까지 형성될 수 있다. 이는 종래 기술에서 사용되는 비아홀 도금 공정을 생략할 수 있기 때문이며, 이로 인하여 우수한 회로 구현 능력을 확보할 수 있다. 이러한, 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티 브(Subtractive) 방법으로 형성된 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.
그 다음에는, 최외곽층 상부에 솔더 마스크층(570)을 형성한다.
상술한 바와 같이 본 발명에 따르면 종래의 솔더 볼을 사용하는 제품에 비해 회로 디자인 시간을 최대 30% 이상 단축시킬 수 있고 신호손실이나 신호간섭 등 전기적 특성을 향상시킴으로써, 휴대폰, 디지털카메라, 캠코더 등 모바일 제품의 경박 단소화 및 다기능화 추세에 용이하게 대응할 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 종래 기술에 따른 플립칩 실장용 메모리 모듈 기판을 도시한 단면도.
도 2 내지 도 6은 본 발명에 따른 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그의 제조 방법을 도시한 단면도들.

Claims (18)

  1. 내부 회로를 갖는 코어 및 빌드업층으로 구비되는 인쇄회로기판;
    상기 인쇄회로기판의 표면에 구비되며 상기 내부 회로와 후속 공정에서 형성되는 플립칩 범프 패드 및 외부 회로를 접속시키는 B2it(Buried Bump Interconnection Technology) 범프; 및
    상기 인쇄회로 기판의 상부에 구비되며, 플립칩이 DCA(Direct Chip Attach) 방식으로 상기 내부 회로와 접속되도록 하는 플립칩 범프 패드 및 외부 회로를 갖는 최외곽층을 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 코어 및 빌드업층은 PTH(Plating Through Holes) 구조를 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 코어 및 빌드업층은 IVH(Interstitial Via Hole) 구조를 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 코어 및 빌드업층은 B2it 범프 구조를 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 플립칩 범프 패드는 임베디드(Embedded) 구조로 구비되는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 구비되며, 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나로 구비되는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 최외곽층의 두께는 3 ~ 20㎛인 것을 특징으로 하는 플립칩 실장용 메모 리 모듈 인쇄회로기판.
  8. 제 1 항에 있어서,
    상기 최외곽층은 임베디드(Embedded) 구조로 구비되는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  9. 제 1 항에 있어서,
    상기 최외곽층 상부에 구비되는 솔더 마스크층을 더 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판.
  10. 내부 회로를 갖는 코어 및 빌드업층으로 구비되는 인쇄회로기판을 형성하는 단계;
    상기 인쇄회로기판의 표면에 상기 내부 회로와 후속 공정에서 형성되는 플립칩 범프 패드 및 외부회로를 접속시키는 B2it(Buried Bump Interconnection Technology) 범프를 형성하는 단계; 및
    플립칩이 DCA(Direct Chip Attach) 방식으로 상기 내부 회로와 접속되도록 하는 플립칩 범프 패드 및 외부 회로를 갖는 최외곽층을 상기 인쇄회로 기판의 상 부에 형성하는 단계를 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  11. 제 10 항에 있어서,
    상기 코어 및 빌드업층은 PTH(Plating Through Holes) 구조로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  12. 제 10 항에 있어서,
    상기 코어 및 빌드업층은 IVH(Interstitial Via Hole) 구조로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  13. 제 10 항에 있어서,
    상기 코어 및 빌드업층은 B2it 범프 구조로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  14. 제 10 항에 있어서,
    상기 플립칩 범프 패드는 임베디드(Embedded) 구조로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  15. 제 10 항에 있어서,
    상기 최외곽층은 MSAP(Modified semi additive process) 또는 서브트랙티브(Subtractive) 방법으로 형성하며, 동박, 스퍼터링막 및 무전해막 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  16. 제 10 항에 있어서,
    상기 최외곽층의 두께는 3 ~ 20㎛로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  17. 제 10 항에 있어서,
    상기 최외곽층은 임베디드(Embedded) 구조로 형성하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
  18. 제 10 항에 있어서,
    상기 최외곽층 상부에 솔더 마스크층을 더 형성하는 단계를 포함하는 것을 특징으로 하는 플립칩 실장용 메모리 모듈 인쇄회로기판 제조 방법.
KR1020080074257A 2008-07-29 2008-07-29 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법 KR20100012712A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080074257A KR20100012712A (ko) 2008-07-29 2008-07-29 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080074257A KR20100012712A (ko) 2008-07-29 2008-07-29 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100012712A true KR20100012712A (ko) 2010-02-08

Family

ID=42086902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080074257A KR20100012712A (ko) 2008-07-29 2008-07-29 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100012712A (ko)

Similar Documents

Publication Publication Date Title
KR101333801B1 (ko) 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
US8390116B1 (en) Flip chip bump structure and fabrication method
US7122901B2 (en) Semiconductor device
US7728429B2 (en) Semiconductor device having recessed connector portions
JPH11233678A (ja) Ｉｃパッケージの製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
TW201511622A (zh) 內置零件配線板
TW201503771A (zh) 配線基板
US9754870B2 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US6759318B1 (en) Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
TWI454198B (zh) 配線基板製造方法
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR20120019414A (ko) 배선기판 제조방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4172238B2 (ja) 電子部品の実装構造
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR20110013902A (ko) 패키지 및 그 제조방법
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR20100012712A (ko) 플립칩 실장용 메모리 모듈 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application