CN109156080B - 陶瓷电子部件 - Google Patents

陶瓷电子部件 Download PDF

Info

Publication number
CN109156080B
CN109156080B CN201780030530.2A CN201780030530A CN109156080B CN 109156080 B CN109156080 B CN 109156080B CN 201780030530 A CN201780030530 A CN 201780030530A CN 109156080 B CN109156080 B CN 109156080B
Authority
CN
China
Prior art keywords
ceramic
layer
surface electrode
electronic component
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780030530.2A
Other languages
English (en)
Other versions
CN109156080A (zh
Inventor
武森祐贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109156080A publication Critical patent/CN109156080A/zh
Application granted granted Critical
Publication of CN109156080B publication Critical patent/CN109156080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/043Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of natural rubber or synthetic rubber
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12201Width or thickness variation or marginal cuts repeating longitudinally
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12361All metal or with adjacent metals having aperture or cut
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的陶瓷电子部件具备:在表面具有基材陶瓷层的电子部件主体;设置于上述电子部件主体的表面的表面电极;以及被覆上述表面电极的外周部的被覆陶瓷层,陶瓷电子部件的特征在于,由上述被覆陶瓷层被覆的上述表面电极的外周部具有开口。

Description

陶瓷电子部件
技术领域
本发明涉及陶瓷电子部件。
背景技术
作为在电子部件主体的表面设置有表面电极的陶瓷电子部件,举出例如多层陶瓷基板那样的层叠型陶瓷电子部件。
在这样的陶瓷电子部件中,为了防止表面电极的高频特性的劣化,将被称为所谓的框架层的被覆陶瓷层设置在表面电极的外周部(参照专利文献1)。
在先技术文献
专利文献
专利文献1:日本特开2012-186269号公报
发明内容
发明要解决的课题
上述被覆陶瓷层除了设置在表面电极的外周部之外,还设置在电子部件主体的陶瓷层(以下称为基材陶瓷层)上。
通常,被覆陶瓷层优选通过将被覆陶瓷层形成用的陶瓷生片载置于规定部位并进行烧成、或者将被覆陶瓷层形成用的陶瓷浆料涂敷于规定部位并进行烧成而形成,并且,通过与用于得到电子部件主体及表面电极的烧成同时地进行烧成而形成。
但是,在表面电极上和基材陶瓷层上,由于陶瓷生片或陶瓷浆料的烧结性不同,因此,存在烧成后得到的被覆陶瓷层的强度产生差异这样的问题。具体而言,表面电极上的被覆陶瓷层的强度低于基材陶瓷层上的被覆陶瓷层的强度,其结果是,在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,存在被覆陶瓷层会从表面电极剥落这样的问题。
本发明是用于解决上述问题而完成的,其目的在于,提供一种被覆陶瓷层与表面电极之间的接合强度高、且能够防止被覆陶瓷层从表面电极的剥落的陶瓷电子部件。
用于解决课题的手段
在通过与用于得到电子部件主体及表面电极的烧成同时地进行烧成而形成被覆陶瓷层的情况下,认为在烧成时构成基材陶瓷层的陶瓷成分或玻璃成分成为液相而向被覆陶瓷层供给,其结果是,被覆陶瓷层的烧结性提高。本发明人认为,由于从基材陶瓷层向被覆陶瓷层供给的液相的量的不同,因此,在表面电极上与基材陶瓷层上被覆陶瓷层的烧结性产生不同。即,本发明人认为,表面电极上的被覆陶瓷层与基材陶瓷层上的被覆陶瓷层相比,难以被供给液相,因此烧结性差,从而被覆陶瓷层与表面电极之间的接合强度会变低。
对此,本发明人发现通过在表面电极形成用于从基材陶瓷层向表面电极上的被覆陶瓷层供给液相的路径,从而能够防止被覆陶瓷层从表面电极的剥落,由此完成了本发明。
本发明的第一实施方式的陶瓷电子部件具备:在表面具有基材陶瓷层的电子部件主体;设置于上述电子部件主体的表面的表面电极;以及将上述表面电极的外周部被覆的被覆陶瓷层,陶瓷电子部件的特征在于,由上述被覆陶瓷层被覆的上述表面电极的外周部具有开口。
在本发明的第一实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部形成开口,从而经由开口从基材陶瓷层向被覆陶瓷层供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
这样,经由开口从基材陶瓷层向被覆陶瓷层供给液相,因此,即便在形成烧结性低的组成的被覆陶瓷层(例如,Al2O3等金属氧化物的含有量多的被覆陶瓷层)的情况下,被覆陶瓷层与表面电极之间的接合强度也会变高。
另外,当被覆陶瓷层与表面电极之间的接合强度较高时,即便在形成被覆陶瓷层之后形成镀覆层的情况下,镀覆液也难以侵入到形成镀覆层前的表面电极与被覆陶瓷层的界面,因此,异常析出的风险降低。
此外,通过在表面电极的外周部形成开口,从而被覆陶瓷层与表面电极的接触面积增大,因此,锚固效果提高,被覆陶瓷层与表面电极之间的接合强度变高。
在本发明的第一实施方式中优选的是,上述开口贯穿上述表面电极。
通过将贯穿表面电极的开口形成于表面电极的外周部,从而促进液相向表面电极上的被覆陶瓷层的供给。
在本发明的第一实施方式中优选的是,上述开口是孔或狭缝。
通过使用具有开口的丝网版进行丝网印刷的方法或者使用了激光或机械打孔器等的加工方法等,能够容易地形成由孔或狭缝构成的开口,因此,能够容易地形成用于从基材陶瓷层向表面电极上的被覆陶瓷层供给液相的路径。
本发明的第二实施方式的陶瓷电子部件具备:在表面具有基材陶瓷层的电子部件主体;设置于上述电子部件主体的表面的表面电极;以及将上述表面电极的外周部被覆的被覆陶瓷层,陶瓷电子部件的特征在于,在由上述被覆陶瓷层被覆的上述表面电极的外周部中,在上述表面电极的周缘侧存在厚度比上述表面电极的中央部薄的薄壁部,上述薄壁部的宽度为由上述被覆陶瓷层被覆的上述表面电极的外周部的宽度的50%以上。
本发明的第三实施方式的陶瓷电子部件具备:在表面具有基材陶瓷层的电子部件主体;设置于所述电子部件主体的表面的表面电极;以及将所述表面电极的外周部被覆的被覆陶瓷层,陶瓷电子部件的特征在于,在由所述被覆陶瓷层被覆的上述表面电极的外周部中,在所述表面电极的中央部侧存在厚度比所述表面电极的中央部薄的薄壁部,所述薄壁部的宽度为由所述被覆陶瓷层被覆的所述表面电极的外周部的宽度的20%以上。
在本发明的第二实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的周缘侧形成厚度比表面电极的中央部薄的薄壁部,并使薄壁部的宽度成为表面电极的外周部的宽度的50%以上,从而容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
在本发明的第三实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的中央部侧形成厚度比表面电极的中央部薄的薄壁部,并使薄壁部的宽度成为表面电极的外周部的宽度的20%以上,从而与第二实施方式同样地,容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相。尤其是认为本发明的第三实施方式与第二实施方式相比,容易向最容易发生剥落的被覆陶瓷层的端部选择性地供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
这样,在本发明的第二实施方式及第三实施方式中,容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相,因此,即便在形成烧结性低的组成的被覆陶瓷层(例如,Al2O3等金属氧化物的含有量多的被覆陶瓷层)的情况下,被覆陶瓷层与表面电极之间的接合强度也会变高。
另外,当被覆陶瓷层与表面电极之间的接合强度较高时,即便在形成被覆陶瓷层之后形成镀覆层的情况下,镀覆液也难以侵入到形成镀覆层前的表面电极与被覆陶瓷层的界面,因此,异常析出的风险降低。
在本发明的第二实施方式及第三实施方式中,上述薄壁部的宽度优选为15μm以上。另外,上述薄壁部的厚度优选为10μm以下。
通过将薄壁部的宽度及薄壁部的厚度分别设为上述范围,从而促进了液相向表面电极上的被覆陶瓷层的供给。
以下,在不区分本发明的第一实施方式的陶瓷电子部件、本发明的第二实施方式的陶瓷电子部件及本发明的第三实施方式的陶瓷电子部件的情况下,仅称为本发明的陶瓷电子部件。
在本发明的陶瓷电子部件中优选的是,上述表面电极包括:设置于上述基材陶瓷层的上表面的第一烧结层;设置于上述第一烧结层的上表面的第二烧结层;以及设置于上述第二烧结层的上表面的镀覆层。
在该情况下,能够使表面电极成为由用于提高与基材陶瓷层的接合强度的第一烧结层与用于设置镀覆层的第二烧结层构成的多层构造,因此,能够提高表面电极与基材陶瓷层之间的接合强度。
在本发明的陶瓷电子部件中优选的是,上述第一烧结层含有金属氧化物或者SiO2,该金属氧化物包含从由Al、Zr、Ti及Mg构成的组中选择的至少一种金属元素。
当第一烧结层含有上述金属氧化物时,这些金属氧化物能够与构成基材陶瓷层的陶瓷成分或玻璃成分结合,因此,能够提高第一烧结层与基材陶瓷层之间的接合强度。
在本发明的陶瓷电子部件中优选的是,上述第二烧结层含有比上述第一烧结层少的上述金属氧化物。
在该情况下,能够使第二烧结层的上表面成为容易附着镀覆的状态。
发明效果
根据本发明,能够提供被覆陶瓷层与表面电极之间的接合强度高、且能够防止被覆陶瓷层从表面电极的剥落的陶瓷电子部件。
附图说明
图1是示意性地示出本发明的第一实施方式的陶瓷电子部件的一例的剖视图。
图2的A~图2的C是示意性地示出图1所示的陶瓷电子部件1的制造方法的一例的剖视图。
图3是示意性地示出本发明的第二实施方式的陶瓷电子部件的一例的剖视图。
图4是示意性地示出本发明的第二实施方式的陶瓷电子部件的另一例的剖视图。
图5是示意性地示出本发明的第二实施方式的陶瓷电子部件的又一例的剖视图。
图6的A~图6的C是示意性地示出图3所示的陶瓷电子部件2的制造方法的一例的剖视图。
图7是示意性地示出本发明的第三实施方式的陶瓷电子部件的一例的剖视图。
图8是示意性地示出在陶瓷电子部件1-1中的表面电极的外周部形成的开口的形状的俯视图。
图9是示意性地示出在陶瓷电子部件1-2中的表面电极的外周部形成的开口的形状的俯视图。
具体实施方式
以下,对本发明的陶瓷电子部件的实施方式进行说明。
然而,本发明不局限于以下的结构,能够在不变更本发明的主旨的范围内适当进行变更来应用。
将以下所记载的各个实施方式的优选结构组合两个以上而得到的结构也属于本发明。
以下所示的各实施方式是例示,当然能够进行在不同的实施方式中示出的结构的局部置换或组合。在第二实施方式以后,省略了针对与第一实施方式共同的事项的记述,仅对不同点进行说明。尤其是针对由同样的结构所带来的同样的作用效果,并不是在每个实施方式中依次提及。
在以下的实施方式中,针对陶瓷电子部件为多层陶瓷基板等层叠型陶瓷电子部件的情况、即电子部件主体具有层叠多个陶瓷层而成的层叠构造的情况进行说明。但是,本发明不局限于层叠型陶瓷电子部件,能够应用于电子部件主体在表面具有基材陶瓷层且在电子部件主体的表面设置有表面电极的各种陶瓷电子部件。
[第一实施方式]
图1是示意性地示出本发明的第一实施方式的陶瓷电子部件的一例的剖视图。
图1中未示出整体结构,但陶瓷电子部件1具备:在表面具有基材陶瓷层11的电子部件主体10;在电子部件主体10的表面设置的表面电极20;以及将表面电极20的外周部被覆的被覆陶瓷层30。
而且,由被覆陶瓷层30被覆的表面电极20的外周部具有开口40。虽然在图1中未示出,但开口40优选被基材陶瓷层11所含有的陶瓷成分或玻璃成分填充。
在图1中,电子部件主体10具有层叠多个基材陶瓷层11而成的层叠构造,电子部件主体10的内部设置有作为内部布线导体的内部导体膜12及通孔导体13。内部导体膜12与通孔导体13电连接,通孔导体13与表面电极20电连接。另外,表面电极20具有三层构造,包括:在位于电子部件主体10的表面的基材陶瓷层11的上表面设置的第一烧结层21;设置于第一烧结层21的上表面的第二烧结层22;以及设置于第二烧结层22的上表面的镀覆层23。
在本说明书中,将表面电极中的由被覆陶瓷层被覆的部分称为表面电极的外周部,将未由被覆陶瓷层被覆的部分称为表面电极的中央部。以下,也将由被覆陶瓷层被覆的表面电极的外周部仅称为表面电极的外周部。
另外,在表面电极具有多层构造的情况下,也同样地将由被覆陶瓷层被覆的部分称为各层的外周部,将未由被覆陶瓷层被覆的部分称为各层的中央部。
在图1所示的陶瓷电子部件1中,表面电极20的外周部由设置于基材陶瓷层11上及第二烧结层22上的被覆陶瓷层30被覆,并且,具有贯穿第一烧结层21及第二烧结层22的开口40。另一方面,在表面电极20的中央部设置有镀覆层23,镀覆层23未由被覆陶瓷层30被覆。
构成电子部件主体的基材陶瓷层优选含有低温烧结陶瓷材料。
低温烧结陶瓷材料是指,陶瓷材料中的、能够以1000℃以下的烧成温度进行烧结且能够实现与Ag、Cu同时烧成的材料。
作为基材陶瓷层所含有的低温烧结陶瓷材料,例如举出在石英、氧化铝、镁橄榄石等陶瓷材料中混合了硼硅酸玻璃而成的玻璃复合系低温烧结陶瓷材料、使用了ZnO-MgO-Al2O3-SiO2系的结晶化玻璃的结晶化玻璃系低温烧结陶瓷材料、使用了BaO-Al2O3-SiO2系陶瓷材料或Al2O3-CaO-SiO2-MgO-B2O3系陶瓷材料等的非玻璃系低温烧结陶瓷材料等。
设置于电子部件主体的内部的内部布线导体(内部导体膜及通孔导体)含有导电成分。作为内部布线导体所含有的导电成分,例如举出Au、Ag、Cu、Pt、Ta、W、Ni、Fe、Cr、Mo、Ti、Pd、Ru及以这些金属中的一种为主成分的合金等。内部布线导体中,作为导电成分而优选含有Au、Ag或Cu,更优选含有Ag或Cu。由于Au、Ag及Cu为低电阻,因此,尤其适用于陶瓷电子部件为高频用途的情况。
将表面电极的外周部被覆的被覆陶瓷层设置在位于电子部件主体的表面的基材陶瓷层上和表面电极上。
被覆陶瓷层优选含有低温烧结陶瓷材料。在该情况下,被覆陶瓷层所含有的低温烧结陶瓷材料可以与基材陶瓷层所含有的低温烧结陶瓷材料相同也可以不同,但优选与基材陶瓷层所含有的低温烧结陶瓷材料相同。
被覆陶瓷层也可以含有与后述的表面电极的第一烧结层所含有的金属氧化物相同的金属氧化物、或者SiO2,但优选实质上不含有上述金属氧化物。在被覆陶瓷层含有上述金属氧化物的情况下,被覆陶瓷层中的上述金属氧化物的含有量优选小于50重量%。
被覆陶瓷层的厚度没有特别限定,但优选为0.5μm以上且40μm以下。
在电子部件主体的表面设置的表面电极用于与布线基板或搭载部件这样的其他电子部件连接。表面电极与其他电子部件通过钎焊等而连接。
作为表面电极所含有的导电成分,例如举出Au、Ag、Cu、Pt、Ta、W、Ni、Fe、Cr、Mo、Ti、Pd、Ru及以这些金属中的一种为主成分的合金等。表面电极优选含有与内部布线导体相同的导电成分,具体而言,作为导电成分,优选含有Au、Ag或Cu,更优选含有Ag或Cu。
表面电极的外周部的宽度(图1中由W1表示的长度)没有特别限定,但优选为15μm以上且1mm以下。
在本说明书中,表面电极的外周部的宽度是指从表面电极的周缘到被覆陶瓷层的内周缘为止的距离。
在本发明的第一实施方式中,特征在于,由被覆陶瓷层被覆的表面电极的外周部具有开口。上述开口优选被基材陶瓷层所含有的陶瓷成分或玻璃成分填充。
在表面电极的外周部也可以设置有一个开口,但优选设置有多个开口。
在表面电极的外周部设置的开口可以贯穿表面电极,也可以不贯穿表面电极而仅使表面电极的一个主面开口,但优选贯穿表面电极。在上述开口不贯穿表面电极的情况下,从未开口的一侧的表面电极的主面到开口为止的距离优选为10μm以下。
在表面电极的外周部具有多个开口的情况下,优选所有的开口贯穿表面电极,但也可以使贯穿表面电极的开口与不贯穿表面电极的开口混合存在。
设置开口的位置只要在表面电极的外周部即可,没有特别限定,但优选在表面电极的外周部均匀地设置开口。
在表面电极的外周部设置的开口优选为孔或狭缝。
孔的平面形状优选实质上为圆形或正多边形,更优选实质上为圆形或正方形。狭缝的平面形状优选实质上为椭圆或长方形。
在表面电极的外周部设置孔或狭缝的情况下,可以仅设置一个或多个孔,也可以仅设置一个或多个狭缝,还可以混合设置孔和狭缝。在设置有多个孔的情况下,孔的形状可以分别不同,但优选全部相同。在为狭缝的情况下也是同样的。
表面电极可以具有单层构造,也可以具有多层构造,但优选具有多层构造。
在表面电极具有单层构造的情况下,优选仅由烧结层构成。
在表面电极具有多层构造的情况下,优选具有包含在位于电子部件主体的表面的基材陶瓷层的上表面设置的烧结层以及设置于烧结层的上表面的镀覆层在内的至少两层构造,更优选具有包含在位于电子部件主体的表面的基材陶瓷层的上表面设置的第一烧结层、设置于第一烧结层的上表面的第二烧结层、以及设置于第二烧结层的上表面的镀覆层在内的至少三层构造。
烧结层通过对导电性浆料进行烧接而形成,镀覆层通过在形成烧结层之后实施电镀或化学镀而形成。
需要说明的是,在表面电极具有多层构造的情况下,优选在最表面包含镀覆层,但也可以不包含镀覆层而仅包含烧结层。另外,在表面电极在最表面包含镀覆层的情况下,镀覆层通常在形成烧结层及被覆陶瓷层之后形成,因此,镀覆层未由被覆陶瓷层被覆。
以下,对表面电极的第一烧结层、第二烧结层及镀覆层进行说明。
构成表面电极的第一烧结层含有导电成分。为了提高与电子部件主体之间的接合强度,第一烧结层优选还含有金属氧化物或者SiO2
作为第一烧结层所含有的导电成分,例如举出Au、Ag、Cu、Pt、Ta、W、Ni、Fe、Cr、Mo、Ti、Pd、Ru及以这些金属中的一种为主成分的合金等。第一烧结层优选含有与内部布线导体相同的导电成分,具体而言,作为导电成分,优选含有Au、Ag或Cu,更优选含有Ag或Cu。
作为第一烧结层所含有的金属氧化物,例如举出包含从由Al、Zr、Ti及Mg构成的组中选择的至少一种金属元素在内的金属氧化物。上述金属氧化物可以为一种,也可以为两种以上。在它们之中,优选为包含从由Al、Zr及Ti构成的组中选择的至少一种金属元素在内的金属氧化物,更优选为包含Al元素在内的金属氧化物。
第一烧结层中的金属氧化物的含有量没有特别限定,但优选比第二烧结层中的金属氧化物的含有量多。具体而言,第一烧结层中的金属氧化物的含有量优选为1重量%以上,更优选为3重量%以上。另一方面,第一烧结层中的金属氧化物的含有量优选小于10重量%,更优选小于5重量%。
在第一烧结层含有金属氧化物的情况下,构成导电成分的金属的颗粒与金属氧化物的颗粒可以分散地存在,也可以将金属氧化物被覆在金属的颗粒的周围,但优选将金属氧化物被覆在金属的颗粒的周围。在将金属氧化物被覆在金属的颗粒的周围的情况下,即便金属氧化物的含有量少,也能够提高与电子部件主体之间的接合强度。
第一烧结层的俯视形状没有特别限定,例如除了以矩形为代表的四边形之外,还举出四边形以外的多边形、圆形、椭圆形等。
构成表面电极的第二烧结层含有导电成分。第二烧结层所含有的导电成分优选与第一烧结层所含有的导电成分相同。
第二烧结层也可以含有与第一烧结层所含有的金属氧化物相同的金属氧化物,但当金属氧化物的含有量变多时,在第二烧结层的上表面难以附着镀覆。因此,第二烧结层优选含有比第一烧结层少的金属氧化物,更优选实质上不含有上述金属氧化物。在第二烧结层含有金属氧化物的情况下,当第一烧结层中的金属氧化物的含有量为1重量%以上且小于10重量%时,第二烧结层中的金属氧化物的含有量优选小于1重量%。另外,当第一烧结层中的金属氧化物的含有量为3重量%以上且小于5重量%时,第二烧结层中的金属氧化物的含有量优选小于3重量%,更优选小于1重量%。
第二烧结层的上表面的面积优选与第一烧结层的上表面的面积实质上相同。即,第二烧结层的俯视形状优选与第一烧结层的俯视形状实质上相同。
需要说明的是,烧结层的个数不局限两层,也可以在设置于基材陶瓷层的上表面的第一烧结层与在上表面设置有镀覆层的第二烧结层之间设置其他的烧结层。
构成表面电极的镀覆层优选由Au、Ag、Ni、Pd、Cu、Sn或包含这些金属在内的合金构成。另外,构成表面电极的镀覆层也可以为由如下的多个层构成的镀覆层,该多个层为,从第二烧结层侧起第一层为Ni、第二层为Au的Ni/Au镀覆层、从第二烧结层侧起第一层为Ni、第二层为Sn的Ni/Sn镀覆层、从第二烧结层侧起第一层为Ni、第二层为Pd、第三层为Au的Ni/Pd/Au镀覆层等。
由于在设置有被覆陶瓷层的部分未设置镀覆层,因此,优选镀覆层的上表面的面积小于第二烧结层的上表面的面积。
镀覆层的厚度没有特别限定,但优选为1μn以上且10μm以下。
图1所示的陶瓷电子部件1优选如以下那样制造。
图2的A~图2的C是示意性地示出图1所示的陶瓷电子部件1的制造方法的一例的剖视图。
首先,制作图2的A所示的未烧结的层叠体100。
为了制作未烧结的层叠体100而准备多个基材陶瓷生片111。基材陶瓷生片111在烧成后成为基材陶瓷层11。
基材陶瓷生片例如是通过刮刀法等将含有低温烧结陶瓷材料这样的陶瓷原料的粉末、有机粘合剂以及溶剂在内的料浆形成为片状而得到的。上述料浆中也可以含有分散剂、增塑剂等各种添加剂。
作为上述料浆所含有的有机粘合剂,例如能够使用缩丁醛树脂(聚乙烯醇缩丁醛)、丙烯酸树脂、甲基丙烯酸树脂等。作为溶剂,例如能够使用甲苯、异丙醇等醇等。作为增塑剂,例如能够使用邻苯二甲酸二正丁酯等。
接着,在特定的基材陶瓷生片111形成通孔导体13用的贯通孔。通过向该贯通孔填充例如含有Ag或Cu作为导电成分的导电性浆料,从而形成要成为通孔导体13的导电性浆料体113。
另外,使用与上述导电性浆料相同的组成的导电性浆料,通过例如丝网印刷等方法,在特定的基材陶瓷生片111形成要成为内部导体膜12的导电性浆料膜112。
进而,在层叠后配置于表面的基材陶瓷生片111上形成要成为第一烧结层21的导电性浆料膜121,在导电性浆料膜121上形成要成为第二烧结层22的导电性浆料膜122。要成为第一烧结层21的导电性浆料膜121能够使用例如含有Ag或Cu作为导电成分且含有Al2O3作为金属氧化物的导电性浆料并通过丝网印刷等方法而形成,要成为第二烧结层22的导电性浆料膜122能够使用例如含有Ag或Cu作为导电成分的导电性浆料并通过丝网印刷等方法而形成。此时,形成具有开口的导电性浆料膜121及导电性浆料膜122、或者在形成导电性浆料膜121及导电性浆料膜122之后形成开口,使得形成贯穿要成为第一烧结层21的导电性浆料膜121及要成为第二烧结层22的导电性浆料膜122的开口140。需要说明的是,要成为第一烧结层21的导电性浆料膜121及要成为第二烧结层22的导电性浆料膜122也可以在层叠基材陶瓷生片111之后且在烧成之前形成。作为上述导电性浆料所含有的金属氧化物,例如能够使用Al2O3、ZrO2、TiO2、MgO等,在它们之中优选使用Al2O3,或者上述导电性浆料含有SiO2
作为形成具有开口的导电性浆料膜的方法,例如举出使用具有开口的丝网版来进行丝网印刷的方法、在PET膜等转印膜上形成导电性浆料膜并使用机械打孔器等在转印膜上的导电性浆料膜形成开口之后将导电性浆料膜转印到基材陶瓷生片的方法等。作为在形成导电性浆料之后形成开口的方法,例如举出在基材陶瓷生片上形成导电性浆料膜之后使用激光等仅在导电性浆料膜形成开口的方法等。
另外,准备被覆陶瓷生片130。被覆陶瓷生片130在烧成后成为被覆陶瓷层30。
被覆陶瓷生片例如是通过刮刀法等将含有低温烧结陶瓷材料这样的陶瓷原料的粉末、有机粘合剂以及溶剂在内的料浆成形为片状而得到的。上述料浆中也可以含有分散剂、增塑剂等各种添加剂。需要说明的是,作为用于制作被覆陶瓷生片的料浆,也能够使用用于制作基材陶瓷生片的料浆。
接着,将形成有要成为通孔导体13的导电性浆料体113或要成为内部导体膜12的导电性浆料膜112的基材陶瓷生片111、形成有要成为第一烧结层21的导电性浆料膜121及要成为第二烧结层22的导电性浆料膜122的基材陶瓷生片111、以及被覆陶瓷生片130层叠并压接,由此制作未烧结的层叠体100。被覆陶瓷生片130配置于在层叠后配置在表面的基材陶瓷生片111上和要成为第二烧结层22的导电性浆料膜122上,使得被覆形成有开口140的区域。
需要说明的是,也能够代替被覆陶瓷生片130,将浆料状组成物涂敷在位于未烧结的层叠体100的表面的基材陶瓷生片111上和要成为第二烧结层22的导电性浆料膜122上,由此来制作未烧结的层叠体100。在该情况下,也可以在层叠之前的基材陶瓷生片111上和要成为第二烧结层22的导电性浆料膜122上涂敷浆料状组成物。
之后,对未烧结的层叠体100进行烧成。由此,如图2的B所示,得到层叠体,该层叠体具备在表面具有基材陶瓷层11的电子部件主体10、设置于基材陶瓷层11的上表面的第一烧结层21、设置于第一烧结层21的上表面的第二烧结层22、以及设置于基材陶瓷层11上及第二烧结层22上的被覆陶瓷层30。在由被覆陶瓷层30被覆的第一烧结层21及第二烧结层22的外周部形成有开口40。虽然在图2的B中未示出,但在烧成时,构成基材陶瓷层11的陶瓷成分或玻璃成分成为液相,该液相经由开口40从基材陶瓷层11(基材陶瓷生片111)向被覆陶瓷层30(被覆陶瓷生片130)供给。因此,开口40优选被构成基材陶瓷层11的陶瓷成分或玻璃成分填充。
需要说明的是,第一烧结层及第二烧结层也能够通过在烧结后的电子部件主体的表面形成各导电性浆料膜并对这些导电性浆料膜进行烧成而形成,另外,被覆陶瓷层也能够通过在烧结后的第一烧结层及第二烧结层的周缘配置被覆陶瓷生片并对该被覆陶瓷生片进行烧成而形成,但如上述那样,优选通过与用于得到电子部件主体的烧成同时地烧成而形成。通过同时烧成而形成第一烧结层、第二烧结层及被覆陶瓷层的方式对于制造工程的效率化及低成本化来说是有利的,另外,能够提高电子部件主体与第一烧结层之间的接合强度及电子部件主体与被覆陶瓷层之间的接合强度。在通过同时烧成而形成第一烧结层、第二烧结层及被覆陶瓷层的情况下,构成电子部件主体的基材陶瓷层优选如上述那样含有低温烧结陶瓷材料。
另外,也可以准备以在未烧结的层叠体100的烧结温度下实质上不烧结的金属氧化物(Al2O3等)为主成分的约束生片,在未烧结的层叠体100的最表面配置了约束生片的状态下对未烧结的层叠体100进行烧成。在该情况下,由于约束生片在烧成时实质上不烧结,因此不产生收缩,约束生片作用为对层叠体抑制沿主面方向的收缩。
在未烧结的层叠体100的烧成后,通过实施电镀或化学镀而如图2的C所示那样在第二烧结层22的上表面形成镀覆层23。作为镀覆层23,优选在第二烧结层22上形成Ni镀覆膜,在此之上形成Au或Sn镀覆膜。
通过以上,得到将包含第一烧结层21、第二烧结层22及镀覆层23在内的表面电极20设置于电子部件主体10的表面且由被覆陶瓷层30被覆表面电极20的外周部的陶瓷电子部件1。
在本发明的第一实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部形成开口而经由开口从基材陶瓷层向被覆陶瓷层供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
此外,通过在表面电极的外周部形成开口,从而被覆陶瓷层与表面电极的接触面积增大,因此,锚固效果提高,被覆陶瓷层与表面电极之间的接合强度变高。
[第二实施方式]
图3是示意性地示出本发明的第二实施方式的陶瓷电子部件的一例的剖视图。
图3中未示出整体结构,但陶瓷电子部件2具备:在表面具有基材陶瓷层11的电子部件主体10;设置于电子部件主体10的表面的表面电极20;以及将表面电极20的外周部被覆的被覆陶瓷层30。
而且,在由被覆陶瓷层30被覆的表面电极20的外周部中的表面电极20的周缘侧存在厚度比表面电极20的中央部薄的薄壁部50。
在图3中,电子部件主体10具有层叠多个基材陶瓷层11而成的层叠构造,在电子部件主体10的内部设置有作为内部布线导体的内部导体膜12及通孔导体13。内部导体膜12与通孔导体13电连接,通孔导体13与表面电极20电连接。另外,表面电极20具有三层构造,包括:在位于电子部件主体10的表面的基材陶瓷层11的上表面设置的第一烧结层21;设置于第一烧结层21的上表面的第二烧结层22;以及设置于第二烧结层22的上表面的镀覆层23。
如上所述,在本说明书中,将表面电极中的由被覆陶瓷层被覆的部分称为表面电极的外周部,将表面电极中的未由被覆陶瓷层被覆的部分称为表面电极的中央部。
在图3所示的陶瓷电子部件2中,表面电极20的外周部由设置在基材陶瓷层11上及第二烧结层22上的被覆陶瓷层30被覆,此外,表面电极20的外周部的整体成为厚度比表面电极20的中央部薄的薄壁部50。另一方面,在表面电极20的中央部设置有镀覆层23,镀覆层23未由被覆陶瓷层30被覆。
图4是示意性地示出本发明的第二实施方式的陶瓷电子部件的另一例的剖视图。
在图4所示的陶瓷电子部件3中,表面电极20的外周部的一部分成为厚度比表面电极20的中央部薄的薄壁部50。
构成电子部件主体的基材陶瓷层的材料、设置于电子部件主体的内部的内部布线导体的导电成分等与第一实施方式相同。
将表面电极的外周部被覆的被覆陶瓷层设置在位于电子部件主体的表面的基材陶瓷层上和表面电极上。
被覆陶瓷层所含有的材料、被覆陶瓷层的厚度等与第一实施方式相同。
设置于电子部件主体的表面的表面电极用于与布线基板或搭载部件这样的其他电子部件连接。表面电极与其他电子部件通过钎焊等而连接。
表面电极所含有的导电成分与第一实施方式相同。
在本发明的第二实施方式中,在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的周缘侧存在厚度比表面电极的中央部薄的薄壁部。换言之,在本发明的第二实施方式中,将表面电极的周缘设为周缘侧的端部而存在从表面电极的周缘侧向中央部侧具有规定宽度的薄壁部。
表面电极的外周部的宽度(图3及图4中,由W1表示的长度)没有特别限定,但优选为15μm以上且1mm以下。
如上所述,在本说明书中,表面电极的外周部的宽度是指从表面电极的周缘到被覆陶瓷层的内周缘为止的距离。
薄壁部的宽度(图3及图4中,由W2表示的长度)优选为10μm以上,更优选为15μm以上,进一步优选为20μm以上。
在本发明的第二实施方式中,薄壁部的宽度是指从表面电极的周缘到成为与中央部的厚度相同的厚度为止的距离。
需要说明的是,表面电极的外周部的宽度及薄壁部的宽度均能够通过使用了扫描型电子显微镜(SEM)的剖面观察进行测定。
在本发明的第二实施方式中,特征在于,薄壁部的宽度为由被覆陶瓷层被覆的表面电极的外周部的宽度的50%以上。即,特征在于,如图3及图4所示,薄壁部的宽度W2相对于表面电极的外周部的宽度W1的比例(W2/W1)为50%以上。例如,在图3中,薄壁部的宽度W2与表面电极的外周部的宽度W1相同,因此,薄壁部的宽度为表面电极的外周部的宽度的100%。
薄壁部的宽度优选为由被覆陶瓷层被覆的表面电极的外周部的宽度的70%以上,更优选为90%以上,尤其优选为100%。在薄壁部的宽度的上述比例为100%的情况下,也适用于本发明的第三实施方式。
另外,薄壁部的宽度也可以超过由被覆陶瓷层被覆的表面电极的外周部的宽度的100%。在该情况下,在未由被覆陶瓷层被覆的表面电极的中央部也存在薄壁部。这样,也可以在未由被覆陶瓷层被覆的表面电极的中央部存在薄壁部,但优选仅在表面电极的外周部存在薄壁部。
薄壁部的厚度优选为10μm以下,更优选为5μm以下。
薄壁部的厚度能够通过使用了扫描型电子显微镜(SEM)的剖面观察来进行测定。
如图3及图4所示,薄壁部的厚度优选在薄壁部整体中是固定的,但也可以从表面电极的中央部朝向外周部使厚度阶段性地变薄,还可以使厚度连续地变薄。
在表面电极的外周部,优选在包含表面电极的周缘在内的整体区域存在薄壁部,使得薄壁部包围表面电极的周缘,但也可以在包含表面电极的周缘在内的区域的一部分存在厚度与中央部的厚度相同的部分。另外,也可以在表面电极的外周部存在多个薄壁部。
表面电极可以具有单层构造,也可以具有多层构造,但优选具有多层构造。
在表面电极具有单层构造的情况下,优选仅由烧结层构成。
在表面电极具有多层构造的情况下,优选具有包含在位于电子部件主体的表面的基材陶瓷层的上表面设置的烧结层、以及设置于烧结层的上表面的镀覆层在内的至少两层构造,更优选具有包含在位于电子部件主体的表面的基材陶瓷层的上表面设置的第一烧结层、设置于第一烧结层的上表面的第二烧结层、以及设置于第二烧结层的上表面的镀覆层在内的至少三层构造。
第一烧结层及第二烧结层等烧结层、以及镀覆层的结构与第一实施方式相同,因此省略其详细说明。
图5是示意性地示出本发明的第二实施方式的陶瓷电子部件的又一例的剖视图。
在图5所示的陶瓷电子部件4中,在第一烧结层21的外周部存在第二烧结层22及镀覆层23未设置于上表面的露出面。该露出面由在位于电子部件主体10的表面的基材陶瓷层11上和第一烧结层21上设置的被覆陶瓷层30被覆。因此,由被覆陶瓷层30被覆的第一烧结层21的外周部成为厚度比表面电极20的中央部薄的薄壁部50。
这样,在表面电极具有多层构造的情况下,构成薄壁部的层的个数也可以与构成表面电极的层的个数不同。
图3所示的陶瓷电子部件2优选如以下那样制造。
图6的A~图6的C是示意性地示出图3所示的陶瓷电子部件2的制造方法的一例的剖视图。
图6的A~图6的C所示的制造方法除了形成表面电极20的方法之外,与图2的A~图2的C所示的制造方法是相同的,因此,省略了针对共同的事项的说明。
首先,制作图6的A所示的未烧结的层叠体200。
为了制作未烧结的层叠体200,与第一实施方式同样地,准备多个基材陶瓷生片111,之后,在特定的基材陶瓷生片111形成要成为通孔导体13的导电性浆料体113或要成为内部导体膜12的导电性浆料膜112。另外,准备被覆陶瓷生片130。
此外,在层叠后配置于表面的基材陶瓷生片111上形成要成为第一烧结层21的导电性浆料膜121,在导电性浆料膜121上形成要成为第二烧结层22的导电性浆料膜122。此时,通过对涂敷导电性浆料的量进行变更而形成导电性浆料膜121及导电性浆料膜122,使得形成外周部的厚度比中央部的厚度薄的薄壁部150。
接着,将形成有要成为通孔导体13的导电性浆料体113或要成为内部导体膜12的导电性浆料膜112的基材陶瓷生片111、形成有要成为第一烧结层21的导电性浆料膜121及要成为第二烧结层22的导电性浆料膜122的基材陶瓷生片111、以及被覆陶瓷生片130层叠并压接,由此制作未烧结的层叠体200。被覆陶瓷生片130配置于在层叠后配置在表面的基材陶瓷生片111上和要成为第二烧结层22的导电性浆料膜122上,使得被覆导电性浆料膜121及导电性浆料膜122的厚度变薄的外周部。
之后,对未烧结的层叠体200进行烧成。由此,如图6的B所示,得到层叠体,该层叠体具备在表面具有基材陶瓷层11的电子部件主体10、设置于基材陶瓷层11的上表面的第一烧结层21;设置于第一烧结层21的上表面的第二烧结层22;以及设置于基材陶瓷层11上及第二烧结层22上的被覆陶瓷层30。在由被覆陶瓷层30被覆的第一烧结层21及第二烧结层22的外周部形成有薄壁部50。
在未烧结的层叠体200的烧成后,通过实施电镀或化学镀而如图6的C所示那样在第二烧结层22的上表面形成镀覆层23。
通过以上,得到将包含第一烧结层21、第二烧结层22及镀覆层23在内的表面电极20设置于电子部件主体10的表面且由被覆陶瓷层30被覆表面电极20的外周部的陶瓷电子部件2。
在本发明的第二实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的周缘侧形成厚度比表面电极的中央部薄的薄壁部,并使薄壁部的宽度成为表面电极的外周部的宽度的50%以上,从而容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
[第三实施方式]
图7是示意性地示出本发明的第三实施方式的陶瓷电子部件的一例的剖视图。
图7中未示出整体结构,但陶瓷电子部件5具备:在表面具有基材陶瓷层11的电子部件主体10;设置于电子部件主体10的表面的表面电极20;以及将表面电极20的外周部被覆的被覆陶瓷层30。
而且,在由被覆陶瓷层30被覆的表面电极20的外周部中的表面电极20的中央部侧存在厚度比表面电极20的中央部厚度薄的薄壁部50。
在本发明的第三实施方式中,在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的中央部侧存在厚度比表面电极的中央部薄的薄壁部。换言之,在本发明的第三实施方式中,存在从表面电极的中央部侧向周缘侧具有规定宽度的薄壁部。如图7所示,位于表面电极的中央部侧的薄壁部的端部优选与被覆陶瓷层的内周缘的位置一致。
在表面电极的外周部,薄壁部以外的部分的厚度优选为与表面电极的中央部相同的厚度。
表面电极的外周部的宽度(图7中,由W1表示的长度)没有特别限定,但优选为15μm以上且1mm以下。
薄壁部的宽度(图7中,由W3表示的长度)优选为10μm以上,更优选为15μm以上,进一步优选为20μm以上。
在本发明的第三实施方式中,薄壁部的宽度是指,从表面电极的中央部侧的端部(优选为被覆陶瓷层的内周缘)直至在表面电极的周缘侧成为与中央部相同的厚度为止的距离。
在本发明的第三实施方式中,特征在于,薄壁部的宽度为由被覆陶瓷层被覆的表面电极的外周部的宽度的20%以上。即,特征在于,如图7所示,薄壁部的宽度W3相对于表面电极的外周部的宽度W1的比例(W3/W1)为20%以上。
薄壁部的宽度优选为由被覆陶瓷层被覆的表面电极的外周部的宽度的50%以上,更优选为70%以上,进一步优选为90%以上,尤其优选为100%。在薄壁部的宽度的上述比例为100%的情况下,也使用于本发明的第二实施方式。
另外,在未由被覆陶瓷层被覆的表面电极的中央部也存在薄壁部,但优选仅在表面电极的外周部存在薄壁部。
薄壁部的厚度优选为10μm以下,更优选为5μm以下。
如上所述,在本发明的第三实施方式中,薄壁部所存在的位置及薄壁部的宽度与第二实施方式不同。陶瓷电子部件的其他结构与第二实施方式相同。
在本发明的第三实施方式中,认为通过在由被覆陶瓷层被覆的表面电极的外周部中的表面电极的中央部侧形成厚度比表面电极的中央部薄的薄壁部,并使薄壁部的宽度成为表面电极的外周部的宽度的20%以上,从而与第二实施方式同样地容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相。尤其是,本发明的第三实施方式与第二实施方式相比,认为容易向最容易产生剥落的被覆陶瓷层的端部选择性地供给液相。其结果是,表面电极上的被覆陶瓷层的烧结性提高,被覆陶瓷层与表面电极之间的接合强度变高,因此,即便在对陶瓷电子部件进行了喷砂处理等表面处理的情况下,被覆陶瓷层也难以从表面电极剥落。
实施例
以下,示出更具体地公开了本发明的陶瓷电子部件的实施例。需要说明的是,本发明不仅仅局限于这些实施例。
[确认由开口产生的效果]
通过第一实施方式中说明的方法,制作出陶瓷电子部件1-1~1-4,该陶瓷电子部件1-1~1-4具备设置于基材陶瓷层的表面的表面电极以及将上述表面电极的外周部被覆的被覆陶瓷层,由被覆陶瓷层被覆的表面电极的外周部具有开口。
图8是示意性地示出在陶瓷电子部件1-1中的表面电极的外周部形成的开口的形状的俯视图。
在陶瓷电子部件1-1中,通过使用以0.05mm间隔设置了宽度0.05mm的间隙的丝网版来进行丝网印刷,从而在基材陶瓷层11上形成了大小为2mm见方且从周缘到内侧0.1mm的外周部设置有多个狭缝41的表面电极20。
图9是示意性地示出在陶瓷电子部件1-2中的表面电极的外周部形成的开口的形状的俯视图。
在陶瓷电子部件1-2中,通过使用以0.02mm间隔设置了0.02mm见方的孔的丝网版来进行丝网印刷,从而在基材陶瓷层11上形成了大小为2mm见方且从周缘到内侧0.1mm的外周部设置有多个孔42的表面电极20。
在陶瓷电子部件1-3中,在形成了大小为2mm见方的电极之后,照射激光使得仅贯穿电极,由此,在基材陶瓷层上形成了从周缘到内侧0.1mm的外周部以0.015mm间隔设置了直径0.015mm的孔的表面电极。
在陶瓷电子部件1-4中,将大小为2mm见方的电极形成在PET膜上,使用打孔器从电极的周缘到内侧0.1mm的外周部以0.01mm间隔形成了直径0.01mm的孔,之后,将形成有孔的电极转印到基材陶瓷生片,由此,在基材陶瓷层上形成了在外周部设置有多个孔的表面电极。
与陶瓷电子部件1-1~1-4不同地制作出在表面电极的外周部不具有开口的陶瓷电子部件1-5。
对陶瓷电子部件1-1~1-5进行了用于去除表面污垢的喷砂处理。在喷砂处理之后,对各陶瓷电子部件以10个为单位进行剖面研磨,确认在被覆陶瓷层与表面电极的界面是否发生了剥落,评价了被覆陶瓷层与表面电极之间的接合强度。
关于被覆陶瓷层与表面电极之间的接合强度,将被覆陶瓷层与表面电极的界面处的剥落1个也未发生的情况评价为◎(优),将剥落发生了1个以上且小于9个的情况评价为○(良),将10个全部发生了剥落的情况评价为×(不良)。表1示出结果。
[表1]
Figure GDA0002902482650000221
在表1中,标注了*的陶瓷电子部件1-5是本发明的范围外的陶瓷电子部件。
根据表1确认出,在表面电极的外周部不具有开口的陶瓷电子部件1-5中,在被覆陶瓷层与表面电极的界面发生剥落,与此相对,在表面电极的外周部具有开口(狭缝或孔)的陶瓷电子部件1-1~1-4中,在被覆陶瓷层与表面电极的界面未发生剥落,被覆陶瓷层与表面电极之间的接合强度高。
另外,在陶瓷电子部件1-1~1-4中,烧成后的开口被来自基材陶瓷层的液相填充。
根据以上的结果,认为通过在表面电极的外周部形成开口,从而经由开口从基材陶瓷层向被覆陶瓷层供给液相,使被覆陶瓷层与表面电极之间的接合强度变高。
[确认由薄壁部产生的效果]
通过第二实施方式中说明的方法,制作出陶瓷电子部件2-1~2-4,该陶瓷电子部件2-1~2-4具备设置于基材陶瓷层的表面的表面电极以及将上述表面电极的外周部被覆的被覆陶瓷层,在由被覆陶瓷层被覆的表面电极的外周部存在薄壁部。
在陶瓷电子部件2-1~2-4中,以表面电极的宽度的100%固定了薄壁部的宽度,使薄壁部的厚度按照表2所示的值进行了变化。
通过与上述同样的方法,对陶瓷电子部件2-1~2-4评价了被覆陶瓷层与表面电极之间的接合强度。表2示出结果。
[表2]
Figure GDA0002902482650000231
根据表2确认出,在表面电极的外周部存在薄壁部的陶瓷电子部件2-1~2-4中,能够防止在被覆陶瓷层与表面电极的界面发生的剥落。尤其是确认出在薄壁部的厚度为10μm以下的陶瓷电子部件2-3及2-4中,在被覆陶瓷层与表面电极的界面未发生剥落,被覆陶瓷层与表面电极之间的接合强度高。
根据以上的结果,认为通过在表面电极的外周部形成薄壁部,从而容易经由薄壁部从基材陶瓷层向被覆陶瓷层供给液相,被覆陶瓷层与表面电极之间的接合强度变高。
附图标记说明:
1、2、3、4、5 陶瓷电子部件;
10 电子部件主体;
11 基材陶瓷层;
20 表面电极;
21 第一烧结层;
22 第二烧结层;
23 镀覆层;
30 被覆陶瓷层;
40 开口;
41 狭缝;
42 孔;
50 薄壁部;
W1 表面电极的外周部的宽度;
W2、W3 薄壁部的宽度。

Claims (11)

1.一种陶瓷电子部件,具备:在表面具有基材陶瓷层的电子部件主体;设置于所述电子部件主体的表面的表面电极;以及将所述表面电极的外周部被覆的被覆陶瓷层,
所述陶瓷电子部件的特征在于,
由所述被覆陶瓷层被覆的所述表面电极的外周部具有能够从所述基材陶瓷层向所述被覆陶瓷层供给液相的开口,
经由所述开口从基材陶瓷层向被覆陶瓷层供给液相。
2.根据权利要求1所述的陶瓷电子部件,其特征在于,
所述开口贯穿所述表面电极。
3.根据权利要求1或2所述的陶瓷电子部件,其特征在于,
所述开口是孔或狭缝。
4.根据权利要求1所述的陶瓷电子部件,其特征在于,
所述表面电极包括:设置于所述基材陶瓷层的上表面的第一烧结层;设置于所述第一烧结层的上表面的第二烧结层;以及设置于所述第二烧结层的上表面的镀覆层。
5.一种陶瓷电子部件,具备:在表面具有基材陶瓷层的电子部件主体;设置于所述电子部件主体的表面的表面电极;以及将所述表面电极的外周部被覆的被覆陶瓷层,
所述陶瓷电子部件的特征在于,
所述被覆陶瓷层和所述表面电极含有金属氧化物或者SiO2,该金属氧化物包含从由Al、Zr、Ti及Mg构成的组中选择的至少一种金属元素,
在由所述被覆陶瓷层被覆的所述表面电极的外周部中,在所述表面电极的周缘侧存在厚度比所述表面电极的中央部薄且能够从所述基材陶瓷层向所述被覆陶瓷层供给液相的薄壁部,
所述薄壁部的宽度超过由所述被覆陶瓷层被覆的所述表面电极的外周部的宽度的100%。
6.一种陶瓷电子部件,具备:在表面具有基材陶瓷层的电子部件主体;设置于所述电子部件主体的表面的表面电极;以及将所述表面电极的外周部被覆的被覆陶瓷层,
所述陶瓷电子部件的特征在于,
所述被覆陶瓷层和所述表面电极含有金属氧化物或者SiO2,该金属氧化物包含从由Al、Zr、Ti及Mg构成的组中选择的至少一种金属元素,
在由所述被覆陶瓷层被覆的上述表面电极的外周部中,在所述表面电极的中央部侧存在厚度比所述表面电极的中央部薄且能够从所述基材陶瓷层向所述被覆陶瓷层供给液相的薄壁部,
所述薄壁部的宽度为由所述被覆陶瓷层被覆的所述表面电极的外周部的宽度的20%以上且90%以下。
7.根据权利要求5或6所述的陶瓷电子部件,其特征在于,
所述薄壁部的宽度为15μm以上。
8.根据权利要求5或6所述的陶瓷电子部件,其特征在于,
所述薄壁部的厚度为10μm以下。
9.根据权利要求5或6所述的陶瓷电子部件,其特征在于,
所述表面电极包括:设置于所述基材陶瓷层的上表面的第一烧结层;设置于所述第一烧结层的上表面的第二烧结层;以及设置于所述第二烧结层的上表面的镀覆层。
10.根据权利要求5或6所述的陶瓷电子部件,其特征在于,
所述表面电极含有的金属氧化物与所述被覆陶瓷层含有的金属氧化物相同。
11.根据权利要求9所述的陶瓷电子部件,其特征在于,
所述第二烧结层含有比所述第一烧结层少的所述金属氧化物。
CN201780030530.2A 2016-05-16 2017-04-25 陶瓷电子部件 Active CN109156080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-098041 2016-05-16
JP2016098041 2016-05-16
PCT/JP2017/016377 WO2017199712A1 (ja) 2016-05-16 2017-04-25 セラミック電子部品

Publications (2)

Publication Number Publication Date
CN109156080A CN109156080A (zh) 2019-01-04
CN109156080B true CN109156080B (zh) 2021-10-08

Family

ID=60326354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030530.2A Active CN109156080B (zh) 2016-05-16 2017-04-25 陶瓷电子部件

Country Status (4)

Country Link
US (3) US10729009B2 (zh)
JP (1) JP6696567B2 (zh)
CN (1) CN109156080B (zh)
WO (1) WO2017199712A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN219181776U (zh) * 2020-06-17 2023-06-13 株式会社村田制作所 电子部件
CN112277493A (zh) * 2020-10-28 2021-01-29 中科传感技术(青岛)研究院 一种多层压电陶瓷片底面电极转印方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235291A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd 抵抗体付セラミック回路板の製法
JPH06112628A (ja) * 1992-09-24 1994-04-22 Tdk Corp 配線パターンを有する回路基板の製造方法
CN1444240A (zh) * 2002-03-07 2003-09-24 Tdk株式会社 陶瓷电子元件及其制造方法
CN101132169A (zh) * 2007-09-19 2008-02-27 杨绍华 一种smd晶体谐振器用陶瓷封装件及其生产工艺
JP2008109062A (ja) * 2006-09-29 2008-05-08 Mitsuboshi Belting Ltd メタライズされたセラミックス基板及びその製造方法
CN101213891A (zh) * 2005-08-29 2008-07-02 株式会社村田制作所 陶瓷电子元器件及其制造方法
CN100586256C (zh) * 2005-11-30 2010-01-27 株式会社村田制作所 陶瓷基板、电子器件及陶瓷基板的制造方法
CN103404241A (zh) * 2011-03-07 2013-11-20 株式会社村田制作所 陶瓷多层基板及其制造方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
JPS5828846A (ja) * 1981-08-14 1983-02-19 Nec Corp ボンデイング端子電極
US5203078A (en) * 1985-07-17 1993-04-20 Ibiden Co., Ltd. Printed wiring board for IC cards
JPS63261790A (ja) * 1987-04-20 1988-10-28 株式会社日立製作所 混成集積回路基板
US5227812A (en) * 1990-02-26 1993-07-13 Canon Kabushiki Kaisha Liquid jet recording head with bump connector wiring
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
JPH05136565A (ja) * 1991-11-15 1993-06-01 Du Pont Japan Ltd 厚膜多層セラミツクス基板
US5163605A (en) 1992-04-30 1992-11-17 Allied-Signal Inc. Method for mounting components to a circuit board
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JPH0794633A (ja) 1993-09-24 1995-04-07 Ngk Spark Plug Co Ltd 金属部材を接合したセラミック基板
US5436411A (en) * 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
US5523920A (en) 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3512977B2 (ja) * 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
JP3952434B2 (ja) * 2000-03-29 2007-08-01 ローム株式会社 電池パックおよびその製造方法
JP3740374B2 (ja) * 2001-02-26 2006-02-01 京セラ株式会社 多数個取り配線基板
US6649506B2 (en) * 2001-07-27 2003-11-18 Phoenix Precision Technology Corporation Method of fabricating vias in solder pads of a ball grid array (BGA) substrate
US6583019B2 (en) * 2001-11-19 2003-06-24 Gennum Corporation Perimeter anchored thick film pad
JP3863067B2 (ja) 2002-06-04 2006-12-27 Dowaホールディングス株式会社 金属−セラミックス接合体の製造方法
US20040124006A1 (en) 2002-12-31 2004-07-01 Pearson Tom E. Built up lands
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP2005268672A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 基板
US20050252681A1 (en) 2004-05-12 2005-11-17 Runyon Ronnie J Microelectronic assembly having variable thickness solder joint
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
JP4571853B2 (ja) * 2004-12-14 2010-10-27 日本特殊陶業株式会社 配線基板
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板
US20060255102A1 (en) * 2005-05-11 2006-11-16 Snyder Rick B Technique for defining a wettable solder joint area for an electronic assembly substrate
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
JP2007103816A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 配線基板および電子回路装置
JP2007122880A (ja) * 2005-10-24 2007-05-17 D D K Ltd 電気接点の製作方法及び電気コネクタの製造方法
US20070108619A1 (en) * 2005-11-15 2007-05-17 Hsu Jun C Bonding pad with high bonding strength to solder ball and bump
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
JP4759384B2 (ja) * 2005-12-20 2011-08-31 昭和電工株式会社 半導体モジュール
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
JP2008166432A (ja) * 2006-12-27 2008-07-17 Sharp Corp クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
KR100816762B1 (ko) * 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
KR100914440B1 (ko) 2007-09-28 2009-08-28 삼성전기주식회사 단차가 형성된 전도층을 갖는 인쇄회로기판
JP5056325B2 (ja) * 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP2009129490A (ja) 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
TW201011936A (en) 2008-09-05 2010-03-16 Advanced Optoelectronic Tech Light emitting device and fabrication thereof
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8592691B2 (en) 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
US20100236822A1 (en) * 2009-03-23 2010-09-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2010141295A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
CN101965096A (zh) * 2009-07-24 2011-02-02 鸿富锦精密工业(深圳)有限公司 软性电路板
US8315063B2 (en) * 2009-08-26 2012-11-20 Kinsus Interconnect Technology Corp. Solder pad structure with high bondability to solder ball
KR20110036450A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
CN102045939B (zh) * 2009-10-19 2014-04-30 巨擘科技股份有限公司 柔性多层基板的金属层结构及其制造方法
KR101051551B1 (ko) * 2009-10-30 2011-07-22 삼성전기주식회사 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
TW201130093A (en) * 2010-02-19 2011-09-01 Asahi Glass Co Ltd Substrate for mounting element, and method for manufacturing the substrate
JP5404470B2 (ja) * 2010-02-25 2014-01-29 京セラ株式会社 ガラスセラミック配線基板
US8499200B2 (en) * 2010-05-24 2013-07-30 Ncr Corporation Managing code-tracing data
JP5498864B2 (ja) 2010-06-07 2014-05-21 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2012033855A (ja) 2010-07-01 2012-02-16 Hitachi Cable Ltd Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法
JP5582069B2 (ja) * 2011-03-04 2014-09-03 株式会社村田製作所 セラミック多層基板
JP5737388B2 (ja) * 2011-03-28 2015-06-17 株式会社村田製作所 ガラスセラミック基板およびその製造方法
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
JP2013026361A (ja) 2011-07-20 2013-02-04 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR101897013B1 (ko) * 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP6078948B2 (ja) 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
JP6230777B2 (ja) 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
JP6028793B2 (ja) * 2012-03-15 2016-11-16 富士電機株式会社 半導体装置
JP6119108B2 (ja) * 2012-04-10 2017-04-26 セイコーエプソン株式会社 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
US8934257B1 (en) 2012-05-30 2015-01-13 Juniper Networks, Inc. Apparatus and methods for coplanar printed circuit board interconnect
JP5868274B2 (ja) * 2012-06-29 2016-02-24 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いた電子装置
WO2014027486A1 (ja) * 2012-08-13 2014-02-20 株式会社村田製作所 電子部品およびその製造方法
JP6027372B2 (ja) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
JP6183166B2 (ja) 2013-01-30 2017-08-23 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びその製造方法
DE102013104739B4 (de) * 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
CN103237412B (zh) * 2013-03-27 2016-03-23 苏州远创达科技有限公司 一种电子件安装结构及制作方法、电子件产品
KR101878764B1 (ko) * 2013-03-27 2018-07-16 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
CN105247972A (zh) * 2013-04-26 2016-01-13 株式会社电装 多层基板、使用多层基板的电子装置、多层基板的制造方法、基板以及使用基板的电子装置
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
JP6140834B2 (ja) * 2013-10-23 2017-05-31 京セラ株式会社 配線基板および電子装置
JP6516399B2 (ja) * 2013-10-25 2019-05-22 セイコーインスツル株式会社 電子デバイス
JP2015173144A (ja) * 2014-03-11 2015-10-01 株式会社東芝 配線基板とそれを用いた半導体装置
JP6206266B2 (ja) 2014-03-14 2017-10-04 東芝ライテック株式会社 車両用発光モジュール、車両用照明装置、および車両用灯具
US9504152B2 (en) * 2014-07-02 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board for semiconductor package
JP6319013B2 (ja) * 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法
JP6424334B2 (ja) * 2014-12-01 2018-11-21 パナソニックIpマネジメント株式会社 スクリーン印刷装置及び部品実装ライン
DE112015005654T5 (de) * 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
US9871013B2 (en) * 2014-12-29 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact area design for solder bonding
JP2016152262A (ja) 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
KR102043406B1 (ko) * 2015-04-22 2019-12-02 가부시키가이샤 무라타 세이사쿠쇼 전자 장치 및 전자 장치의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP6468054B2 (ja) * 2015-04-28 2019-02-13 富士通株式会社 プリント基板及びシールド板金固定方法
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
KR102468796B1 (ko) 2015-08-28 2022-11-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR102329801B1 (ko) * 2015-10-21 2021-11-22 삼성전자주식회사 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
CN208159009U (zh) 2015-11-10 2018-11-27 株式会社村田制作所 树脂多层基板
US9660037B1 (en) * 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
JP2017162913A (ja) 2016-03-08 2017-09-14 イビデン株式会社 配線板及びその製造方法
KR102493465B1 (ko) * 2016-03-22 2023-01-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JP6721829B2 (ja) 2016-07-26 2020-07-15 富士通株式会社 配線基板及び電子機器
US11064609B2 (en) * 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
JP2018074147A (ja) * 2016-10-24 2018-05-10 京セラ株式会社 回路基板および電子装置
TWI683604B (zh) * 2016-12-23 2020-01-21 德商德國艾托特克公司 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
KR102356748B1 (ko) * 2017-10-30 2022-01-27 니뽄 도쿠슈 도교 가부시키가이샤 전극 매설 부재

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235291A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd 抵抗体付セラミック回路板の製法
JPH06112628A (ja) * 1992-09-24 1994-04-22 Tdk Corp 配線パターンを有する回路基板の製造方法
CN1444240A (zh) * 2002-03-07 2003-09-24 Tdk株式会社 陶瓷电子元件及其制造方法
CN101213891A (zh) * 2005-08-29 2008-07-02 株式会社村田制作所 陶瓷电子元器件及其制造方法
CN100586256C (zh) * 2005-11-30 2010-01-27 株式会社村田制作所 陶瓷基板、电子器件及陶瓷基板的制造方法
JP2008109062A (ja) * 2006-09-29 2008-05-08 Mitsuboshi Belting Ltd メタライズされたセラミックス基板及びその製造方法
CN101132169A (zh) * 2007-09-19 2008-02-27 杨绍华 一种smd晶体谐振器用陶瓷封装件及其生产工艺
CN103404241A (zh) * 2011-03-07 2013-11-20 株式会社村田制作所 陶瓷多层基板及其制造方法

Also Published As

Publication number Publication date
CN109156080A (zh) 2019-01-04
US20190069402A1 (en) 2019-02-28
US20200315006A1 (en) 2020-10-01
JP6696567B2 (ja) 2020-05-20
US20200315005A1 (en) 2020-10-01
WO2017199712A1 (ja) 2017-11-23
US11647581B2 (en) 2023-05-09
JPWO2017199712A1 (ja) 2019-02-14
US11641712B2 (en) 2023-05-02
US10729009B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP2010165910A (ja) セラミック電子部品
CN103219151A (zh) 多层陶瓷电子元件及其制造方法
JP2016009860A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
JP2005285801A (ja) 積層型電子部品の製法
JP2018037473A (ja) 積層セラミックコンデンサ
JP2021176202A (ja) セラミック基板及び電子部品内蔵モジュール
JP2012009679A (ja) セラミック電子部品及びその製造方法
US11647581B2 (en) Ceramic electronic component
JP5582069B2 (ja) セラミック多層基板
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP5446696B2 (ja) セラミック基板の製造方法およびセラミック基板
US11349449B2 (en) Laminated electronic component and method for manufacturing laminated electronic component
WO2023058497A1 (ja) 電子部品
JP2000012375A (ja) 積層セラミック電子部品
JP6773114B2 (ja) セラミック電子部品
JPH08181029A (ja) 電子部品の製造方法
WO2023002894A1 (ja) セラミック電子部品
JP6699723B2 (ja) セラミック電子部品
JP2000269073A (ja) 積層セラミックコンデンサとその製造方法
CN117652210A (zh) 电路基板
JP2018116991A (ja) 積層セラミックコンデンサの製造方法
JP2018170406A (ja) 積層セラミックコンデンサの製造方法
JP2005285992A (ja) セラミック電子部品、コンデンサ及びセラミック電子部品の製造方法
JP2005101302A (ja) 積層セラミック電子部品の製法および積層セラミック電子部品
JP2006086352A (ja) 積層型バリスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant