DE102010005465B4 - Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses - Google Patents
Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses Download PDFInfo
- Publication number
- DE102010005465B4 DE102010005465B4 DE102010005465.8A DE102010005465A DE102010005465B4 DE 102010005465 B4 DE102010005465 B4 DE 102010005465B4 DE 102010005465 A DE102010005465 A DE 102010005465A DE 102010005465 B4 DE102010005465 B4 DE 102010005465B4
- Authority
- DE
- Germany
- Prior art keywords
- component
- contact surface
- connection
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
- H01L2224/83365—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/209—Auto-mechanical connection between a component and a PCB or between two PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Abstract
Elektrisches oder elektronisches Bauelement (1; 11) mit einem Substrat (3) und mindestens einem Anschluss, wobei auf dem Substrat (3) eine das Substrat (3) zumindest stellenweise bedeckende Schutzschicht (4) angeordnet ist und wobei der Anschluss eine an einer Oberfläche des Substrats (3) angeordnete Kontaktfläche (5) sowie einen auf der Kontaktfläche (5) angeordneten massiven metallischen Sockel (8) umfasst, wobei die Schutzschicht (4) auch einen Rand der Kontaktfläche (5) bedeckt, wobei der Sockel (8) eine durch die Schutzschicht (4) über dem Rand der Kontaktfläche (5) gebildete Stufe überragt und wobei auf dem Sockel (8) eine metallische Kontaktierungsschicht angeordnet ist, die eine Struktur (2; 12) mit einer Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm bildet, dadurch gekennzeichnet, dass die Struktur (2; 12) durch ein schwammartiges, Hohlräume aufweisendes Gerüst gebildet ist.
Description
- Die Erfindung betrifft ein elektrisches oder elektronisches Bauelement und eine Anordnung, die zwei derartige Bauelemente umfasst, ein Verfahren zum Herstellen eines Anschlusses sowie ein Verfahren zum Verbinden von zwei elektrischen oder elektronischen Bauelementen.
- Gattungsgemäße, beispielsweise aus der
US 2005/0 112 861 A1 DE 10 2004 047 522 B3 bekannte, elektrische oder elektronische Bauelemente weisen ein Substrat und mindestens einen Anschluss auf, wobei der Anschluss eine an einer Oberfläche des Substrats angeordnete Kontaktfläche und einen auf der Kontaktfläche angeordneten massiven metallischen Sockel umfasst und wobei das Substrat zumindest stellenweise von einer Schutzschicht bedeckt ist. Die Schutzschicht dient dabei dazu, das Bauelement vor Beschädigungen durch mechanische Belastungen oder durch Feuchtigkeit zu schützen. Ein bekanntes Verfahren zur elektrischen und mechanischen Verbindung eines elektronischen Bauelementes mit einem elektrischen Anschluss auf einem anderen Substrat stellt z. B. die Flip-Chip-Verbindung dar. Der metallische Sockel ist dann durch ein sogenanntes Bump gegeben, wobei ein entsprechender Bump auch auf dem anderen Substrat aufgebracht ist und wobei die Bumps durch Thermokompressionsbonden oder Löten zusammengefügt werden. - Nachteilig an diesem Verfahren ist die Tatsache, dass dabei ein hoher Anpressdruck und eine hohe Temperatur erforderlich sind zur Herstellung einer zuverlässigen leitfähigen Verbindung zwischen zwei Bauelementen, die häufig empfindlich sind und durch eine zu hohe Temperatur und einen zu hohen Druck zerstört werden können. Reduziert man dagegen bei aus dem Stand der Technik bekannten Verfahren zum Verbinden elektrischer oder elektronischer Bauteile den Anpressdruck oder die Temperatur, so erhöht sich das Risiko, dass keine zuverlässige Verbindung zustande kommt.
- Es ergibt sich daher die Aufgabe, Maßnahmen vorzuschlagen, mit denen eine sichere und leitfähige Verbindung eines elektrischen oder elektronischen Bauelements mit anderen elektrischen oder elektronischen Komponenten auch unter Anwendung eines vergleichsweise geringen Drucks und bei vergleichsweise niedrigen Temperaturen möglich wird. Gleichzeitig sollen die Qualität der Verbindung, die Zuverlässigkeit und das Miniaturisierungspotential verbessert werden.
- Diese Aufgabe wird erfindungsgemäß durch ein elektrisches oder elektronisches Bauelement mit den Merkmalen des Anspruchs 1 und eine Anordnung mit den Merkmalen des Anspruchs 7 sowie durch ein Verfahren zum Herstellen eines Anschlusses mit den Merkmalen des Anspruchs 8 und durch ein Verfahren zum Verbinden zweier elektrischer oder elektronischer Bauelemente gemäß Anspruch 16 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich mit den Merkmalen der Unteransprüche.
- Vorgeschlagen wird demnach ein gattungsgemäßes elektrisches oder elektronisches Bauelement, bei dem die Schutzschicht auch einen Rand der Kontaktfläche bedeckt, wobei der Sockel eine durch die Schutzschicht über dem Rand der Kontaktfläche gebildete Stufe überragt und wobei auf dem Sockel eine metallische Kontaktierungsschicht angeordnet ist, die eine Struktur mit einer Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm bildet. Typischerweise wird es sich bei dem so gestalteten Anschluss um einen elektrischen Anschluss handeln, es ist jedoch auch nicht ausgeschlossen, dass dieser Anschluss hauptsächlich oder ausschließlich einer mechanischen oder thermischen Verbindung dient. Durch die beschriebene Gestaltung des Anschlusses werden verschiedene Vorteile erreicht.
- Dadurch, dass die Schutzschicht bis auf den Rand der Kontaktfläche reicht, wird zunächst ein wirkungsvoller Schutz des Substrats und darauf angeordneter elektrischer oder elektronischer Komponenten, wie z. B. Leiterbahnen, erreicht, weil eine Schwächung dieses Schutzes am Rand der Kontaktfläche vermieden wird. Dadurch, dass der massive Sockel wiederum die Stufe überragt, die sich so dort bildet, wo die Schutzschicht auf der Kontaktfläche endet, wird sichergestellt, dass diese Stufe und andere topographische Höhenunterschiede ähnlicher Größenordnung das Zustandekommen eines Kontakts zwischen dem Anschluss des Bauelements und einem anderen Anschluss nicht vereiteln können. Die auf dem Sockel angeordnete Kontaktierungsschicht, die ihre vorteilhafte Wirkung nur aufgrund dieses Sockels und seiner Höhe entfalten kann, sorgt nun aufgrund der durch sie gebildeten Struktur dafür, dass ein derartiger Kontakt auch ohne Anwendung hoher Anpressdrücke oder außerordentlich hoher Temperaturen zuverlässig zustande kommt, weil die Struktur aufgrund ihrer erhöhten effektiven Duktilität leichter verformbar ist und so eine verhältnismäßig großflächige und feste Verbindung mit geringem Kontaktwiderstand ermöglicht und wiederum unvermeidbare kleinere Unebenheiten auszugleichen vermag und weil sie geeignet ist, ggf. eine entsprechende Oberflächenstruktur eines anderen, zu kontaktierenden Anschlusses zu durchdringen.
- Die Struktur ist durch ein schwammartiges, Hohlräume aufweisendes Gerüst gebildet. Um entsprechend große topographische Höhenunterschiede überbrücken zu können, kann der Sockel dabei unter Umständen eine Höhe aufweisen, die größer ist als eine Dicke der Kontaktierungsschicht.
- Dadurch, dass der Sockel hinreichend hoch ausgeführt ist, können Inplanaritäten, also Oberflächenunebenheiten des Bauelementes, so weit ausgeglichen werden, dass die beispielsweise durch metallischen Säulen gebildete Struktur auch ahne hohen Anpressdruck einen gut leitenden Kontakt zu einem angrenzenden Anschluss eines anderen elektrischen oder elektronischen Bauelementes erhält. Die Struktur selbst sorgt dafür, dass der Kontakt verhältnismäßig großflächig ist, was einen vorteilhaft geringen Kontaktierwiderstand mit sich bringt, wobei die Struktur selbst wieder kleinere unvermeidbare Ungenauigkeiten bezüglich des Abstandes der zu verbindenden Anschlüsse ausgleichen kann. So wird die thermische und mechanische Belastung der Bauteile während einer elektrischen Verbindung zweier derartiger Bauteile verringert und gleichzeitig eine besonders zuverlässige und gut leitende Verbindung realisierbar, auch wenn das Volumen des Sockels mit der darauf angeordneten Struktur, das als Bumpkörpervolumen bezeichnet werden kann, vergleichsweise klein dimensioniert wird.
- Die Schutzschicht, die als Passivierung dienen kann, wird vorzugsweise eine Schichtdicke von zwischen 50 nm und 30 μm haben und kann durch einen nach dem Auftragen vernetzenden polymeren Lack oder als beispielsweise durch Sputtern oder durch chemische Dampfauftragung (CVD) realisierte anorganische Dielektrikumsschicht ausgeführt sein. Im Fall eines Lacks liegt die Schichtdicke der Schutzschicht typischerweise zwischen 2 μm und 10 μm, im Fall einer anorganischen Dielektrikumsschicht typischerweise zwischen 0,5 μm und 2 μm. Die Höhe des Sockels ist jedenfalls größer als diese Schichtdicke und beträgt typischerweise, auch bei sehr dünnen Schutzschichten, mindestens 0,5 μm.
- Das Substrat kann ein Halbleiter-Wafer, ein Halbleiterchip oder eine Leiterplatte sein, es kann insbesondere aus Silizium, faserverstärktem Harz, Glas, einer Folie oder Keramik gebildet sein. Somit kann die vorgeschlagene Kontaktstruktur für eine Vielzahl verschiedener Substrate verwendet werden.
- Die Herstellung des Sockels kann insbesondere aus Gold, Kupfer, Nickel oder Zink erfolgen. Die die Struktur bildende Kontaktierungsschicht kann zum Beispiel aus Gold oder Kupfer oder Nickel oder Zink oder Zinn oder einer eines oder mehrere der genannten Metalle enthaltenden Legierung, insbesondere aus einer Zinnlegierung, oder aus einem anderen Lot hergestellt sein. Aus einer Vielzahl unterschiedlicher Metalle und Legierungen kann also jeweils für die gewünschte Anwendung passend für den Sockel und die Struktur ausgewählt werden.
- Die genannte Struktur kann eine Mikro- oder eine Nanostruktur bilden. Als Mikrostruktur sei dabei eine Struktur bezeichnet, bei der laterale Ausdehnungen einzelner Erhebungen oder Vertiefungen jeweils größer als 1 μm sind, während die laterale Ausdehnung einzelner Erhebungen oder Vertiefungen einer Nanostruktur in mindestens einer Richtung kleiner ist als 1 μm. Strukturen dieser Art vereinen bei entsprechender Dimensionierung und Materialauswahl besonders ausgeprägt die Vorteile einer zuverlässigen und gut leitenden Kontaktierungsmöglichkeit und geringer Abmessungen. Günstig sind dabei insbesondere Schichtdicken der Kontaktierungsschicht von zwischen 10 nm und 20 μm im Fall von Nanostrukturen und von zwischen 1 μm und 50 μm im Fall von Mikrostrukturen. Die genannten lateralen Ausdehnungen sind typisch für Durchmesser von durch Einschlüsse der Kontaktierungsschicht verursachte Hohlräume oder die Strukturstärke des sie umgebenden Gerüstes.
- Vorgeschlagen wird dementsprechend auch eine elektrische oder elektronische Anordnung, die ein erstes Bauelement mit einem Anschluss beschriebener Art sowie ein zweites elektrisches oder elektronisches Bauelement umfasst, das ebenfalls mindestens einen Anschluss mit einer eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassenden Struktur aufweist, wobei der Anschluss des zweiten Bauelementes elektrisch leitend mit dem mindestens einen Anschluss des ersten Bauelementes verbunden ist und die Struktur des Anschlusses des zweiten Bauelements so in die dazu komplementäre Struktur des Anschlusses des ersten Bauelements greift, dass die Strukturen der Anschlüsse sich gegenseitig durchdringen. Die ineinander greifenden und jeweils komplementären Strukturen der Anschlüsse sorgen so auf einer Fügefläche der zwei in beschriebener Weise verbundenen Bauelemente für einen besonders gut leitenden Kontakt.
- Des Weiteren wird ein Verfahren zum Herstellen eines beispielsweise zur elektrischen Kontaktierung geeigneten Anschlusses eines elektrischen oder elektronischen Bauelementes vorgeschlagen, bei dem auf einer Kontaktfläche eines zumindest stellenweise durch eine Schutzschicht bedeckten Substrats des Bauelements ein metallischer Sockel aufgebracht wird, wobei der Sockel so hoch ausgeführt wird, dass er eine durch die Schutzschicht über dem Rand der Kontaktfläche gebildete Stufe überragt, und wobei über dem genannten Sockel eine eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassende Struktur aufgebracht wird.
- Das Verfahren lässt sich einfach durchführen, wenn die Schutzschicht die Kontaktfläche dabei zunächst vollständig bedeckt und dann vor dem Aufbringen des Sockels über der Kontaktfläche so entfernt wird, dass die Kontaktfläche mittig freigelegt wird, während der Rand der Kontaktfläche durch die Schutzschicht bedeckt bleibt. Die Schutzschicht kann dabei z. B. gebildet werden, indem ein Dielektrikum durch Sputtern oder CVD oder als nach dem Auftragen vernetzender Lack auf das Substrat aufgebracht wird.
- Somit können der vorgeschlagene Anschluss und insbesondere die Struktur mit an sich bekannten Verfahrensschritten hergestellt werden, so dass die aufwendige Entwicklung, Erprobung und Optimierung einer neuen Fertigungsmethode nicht erforderlich ist. Ein vorteilhaftes Bauelement zuvor beschriebener Art lässt sich so mit verhältnismäßig geringem Aufwand herstellen.
- In dem Verfahren wird die genannte Struktur in einem subtraktiven Verfahren durch lokales Ätzen aus einer oberen Schicht eines zweischichtigen Bumps, der zunächst massiv ausgeführt wird, gebildet. Der dadurch strukturierte Teil des Bumps bildet dann die Kontaktierungsschicht, die darunter liegende Schicht des Bumps den massiven Sockel. Die Struktur wird auf dem Sockel aufgebracht, indem zunächst eine inhomogene und zumindest teilweise metallische Schicht auf dem Sockel aufgebracht wird, in der mindestens zwei verschiedene Phasen oder Materialien unterschiedliche Bereiche bilden, wonach ein durch mindestens eine der Phasen oder Materialien gebildeter Teil der inhomogenen Schicht entfernt wird, so dass ein die Struktur bildendes metallisches Gerüst zurückbleibt. So kann insbesondere eine schwammartige Struktur zuvor erwähnter Art realisiert werden. Die inhomogene Schicht kann dabei z. B. durch eine Lotpaste mit organischen Einschlüssen oder durch eine inhomogene Legierung gebildet werden. Der zu entfernende Teil der inhomogenen Schicht kann beispielsweise durch Ätzen oder mit einem Lösungsmittel oder – unter Ausnutzung unterschiedlicher Schmelz- und/oder Verdampfungstemperaturen – durch Erhitzen entfernt werden.
- Vor Aufbringen des Sockels auf der Kontaktfläche kann eine Haft- und Sperrschicht aufgetragen werden, wobei diese vorzugsweise durch einen Sputtervorgang aufgebracht werden kann. Diese Schicht bewirkt eine bessere Haftung für die darauf aufzubringen weiteren Schichten und wirkt zugleich als Diffusionssperrschicht.
- Über der Kontaktfläche – und ggf. über der Haft- und Diffusionssperrschicht – kann eine Galvanikstartschicht abgeschieden werden, von der ausgehend der Sockel gebildet werden kann, wobei die Galvanikstartschicht vorzugsweise durch einen Sputterprozess aufgetragen werden kann. Durch das Aufbringen dieser Schicht wird eine Elektrode für die galvanische Abscheidung des metallischen Sockels hergestellt.
- Der metallische Sockel kann durch galvanische Abscheidung von Metall über der Kontaktfläche, typischerweise auf der Galvanikstartschicht, hergestellt werden.
- Für das Verbinden von zwei elektrischen oder elektronischen Bauelementen wird ein Verfahren vorgeschlagen, das das beschriebene oder ein entsprechendes Verfahren zur Herstellung mindestens eines Anschlusses mindestens eines der zwei Bauelemente umfasst, wobei die zwei Bauelemente, vorzugsweise durch Thermokompressionsbonden oder Thermosonikbonden oder Löten oder Diffusionsfügen oder Kleben, so zusammengefügt werden, dass der mindestens eine Anschluss des einen Bauelementes mit einem Anschluss des anderen Bauelementes verbunden wird. Auch der Anschluss des anderen Bauelements wird dabei typischerweise ein elektrischer Anschluss sein. Auch die Strukturierung nur eines Anschlusses der zwei Bauelemente ermöglicht beim Zusammenfügen durch Löten oder Thermokompressionsbonden bereits einen schonenden Fügevorgang und damit eines größeres prozesstechnisches Fenster.
- Für eine Verbesserung der Qualität der Verbindung, der Zuverlässigkeit und des Miniaturisierungspotenzial können die Fügeverfahren weiter optimiert werden. Insbesondere kann der mit dem Anschluss des ersten Bauelementes verbundene Anschluss des zweiten Bauelementes ebenfalls eine eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassende Struktur aufweisen, so dass sich die Strukturen beim Verbinden der Anschlüsse durchdringen. Die Vorteile der Strukturierung werden besonders gut genutzt, wenn jedes der zwei zusammenzufügenden Bauelemente mit der beschriebenen Struktur als Kontaktschicht ausgestattet wird.
- Das Verfahren kann für eine Herstellung einer Flip-Chip-Kontaktierung eingesetzt werden. Bevorzugt ist das Verfahren für das Waferbumping von Halbleitern und elektronischen Komponenten und für Anwendungen, bei denen eine Vielzahl von kleinen Verbindungskontakten oder sensibeln Oberflächen vorgesehen ist, beispielsweise bei Mikroprozessorsystemen und einem dreidimensionalen Aufbau mehrerer funktionaler Ebenen, wirtschaftlich einsetzbar. Grundsätzlich kann das Verfahren zur Herstellung erfindungsgemäßer Verbindungsstrukturen auch für andere schonende Kontaktierungsverfahren in der Mikroelektronik verwendet werden, bei denen der aufzubringende Druck und die Temperatur im Vergleich zu bestehenden Verbindungsverfahren reduziert werden sollen, beispielsweise bei empfindlichen Sensorelementen. Des Weiteren kann das Verfahren für die Herstellung eines sogenannten DieBond eingesetzt werden. Hierfür wird auf der Rückseite des Bauelements eine entsprechend große Fläche nach dem beschriebenen Verfahren metallisiert, um das Bauelement rückseitig mit einem anderen Bauelement verbinden zu können.
- Ausführungsbeispiele der Erfindung werden nachfolgend anhand der
1 bis4 erläutert. - Es zeigen:
-
1 einen Querschnitt durch einen Ausschnitt eines elektrischen oder elektronischen Bauelementes mit einem elektrischen Anschluss, der eine Struktur im Mikrometerbereich trägt, -
2 einen Querschnitt durch eine Anordnung von zwei derartigen elektrischen oder elektronischen Bauelementen, -
3 einen Querschnitt durch einen Ausschnitt eines elektrischen oder elektronischen Bauelementes mit einem elektrischen Anschluss, der eine als Nanostruktur ausgeführte Struktur trägt, und -
4 einen Querschnitt durch eine Anordnung von zwei miteinander verbundenen elektrischen oder elektronischen Bauelementen der in3 gezeigten Art. -
1 zeigt einen Querschnitt durch einen Ausschnitt eines elektrischen oder elektronischen Bauelementes1 mit einem elektrischen Anschluss, der eine im vorliegenden Fall durch eine einer Vielzahl metallischer Säulen im Mikrobereich gebildete Struktur2 trägt. Auf einem Substrat3 des Bauelements ist eine Schutzschicht4 aufgebracht, die für eine Kontaktfläche5 unterbrochen ist, wobei die Schutzschicht4 auch einen oberen Rand der Kontaktfläche5 bedeckt. Auf der Kontaktfläche5 ist eine Haft- und Diffusionssperrschicht6 und auf der Haft- und Diffusionssperrschicht6 eine Galvanikstartschicht7 angeordnet. Über der Galvanikstartschicht7 ist ein metallischer Sockel8 und darauf eine metallische Kontaktierungsschicht angeordnet, wobei die Kontaktierungsschicht hier durch die eine Vielzahl metallischer Säulen umfassende Struktur2 gegeben ist. Die Kontaktfläche5 bildet zusammen mit der Haft- und Diffusionssperrschicht6 , der Galvanikstartschicht7 , dem metallischen Sockel8 und der ebenfalls metallischen Struktur2 einen von eventuell mehreren elektrischen Anschlüssen des abgebildeten Bauelementes1 . - Das Substrat
3 kann ein Halbleiter-Wafer, ein Halbleiterchip oder eine Leiterplatte sein, wobei das Substrat3 im Fall eines Halbleiter-Wafers oder eines Halbleiterchips vorzugsweise aus Si, SiGe, GaAs oder InP und im Fall einer Leiterplatte vorzugsweise aus faserverstärktem Harz, Glas, einer Folie oder Keramik gebildet ist. - Die Schutzschicht
4 , die eine Passivierung auf der Substratoberfläche bildet, dient der elektrischen Isolierung und dem Schutz des Bauelements1 gegen mechanische und chemische Einwirkung sowie vor Feuchtigkeit. Die Schutzschicht4 ist ein Dielektrikum, das aus SiO2, Si3N4, Glas oder einem Polymer, beispielsweise Polyimid oder BCB, bestehen kann. Die Schutzschicht4 hat eine Schichtdicke von etwa 1 μm bis 2 μm, wobei im Fall einer Bildung aus einem Polymer unter Umständen auch größere Dicken bis zu 30 μm, bei einer Bildung aus einem anorganischen Material geringere Dicken bis hinunter zu 50 nm in Frage kommen. Die Schutzschicht4 kann bei einer Bildung aus einem Polymer in Form eines anschließend vernetzenden Lacks, bei einer Bildung aus einem anorganischen Material durch Sputtern oder CVD abgeschieden werden. Bei der Herstellung des Anschlusses entsteht durch die Abscheidung der Schutzschicht4 auf der Kontaktfläche5 und die anschließende Öffnung eines Fensters auf derselben eine Topographie mit einer Stufe, deren Höhe der Schichtdicke der Schutzschicht4 entspricht. Zusätzlich sind ähnliche topographische Höhenunterschiede auch durch Überlappung anderer Funktionsschichten im Bereich der Kontaktfläche5 möglich. - Die auf der Kontaktfläche
5 angeordnete Haft- und Diffusionssperrschicht6 kann durch einen Sputterprozess aufgebracht werden, wie auch die auf der Haft- und Diffusionssperrschicht6 angeordnete Galvanikstartschicht7 durch einen Sputtervorgang abgeschieden werden kann. - Der metallische Sockel
8 kann durch galvanisches Abscheiden eines der Elemente Gold, Kupfer, Nickel oder Zink hergestellt sein. Dabei weist der Sockel8 eine Höhe und Gestalt auf, die geeignet ist, die topographischen Höhenunterschiede im Bereich der Kontaktfläche5 und andere topographische Höhenunterschiede, die – beispielsweise durch verschieden hohe Anschlusspads oder durch geringfügige Deformationen – über die Oberfläche des Bauelement1 auftreten können, auszugleichen. Insbesondere überragt der Sockel die durch die Schutzschicht4 über dem Rand der Kontaktfläche5 gebildete Stufe, ist also höher als die Schutzschicht4 . Im abgebildeten Fall ist die genannte Stufe und ein diese Stufe umgebender schmaler Streifen der Schutzschicht4 durch den Sockel8 bedeckt. Der Sockel8 dient außerdem zur Abdichtung des erwähnten und in1 erkennbaren Fensters, in dem die Schutzschicht4 ausgespart ist, und als Fügepartner für einen elektrischen Anschluss eines anderen Bauelementes, soweit diese Aufgabe nicht durch die Kontaktierungsschicht, im vorliegenden Fall also durch die Struktur2 , wahrgenommen wird. - Für das Aufbringen der ein Vielzahl von Säulen umfassenden Struktur
2 auf dem metallischen Sockel8 , wird, beispielsweise durch Photolithographie, eine Maske mit einer Vielzahl von Öffnungen auf dem Sockel angeordnet, und innerhalb der Öffnungen wird das die Säulen bildende Metall, zum Beispiel Gold oder Zinn, galvanisch abgeschieden. Dadurch werden die Öffnungen mit dem so die Säulen bildenden Metall zumindest teilweise gefüllt. Anschließend wird das die Maske bildende Material wieder entfernt. Die eine Vielzahl von Säulen umfassende Struktur2 kann auch aus einem anderen Lot hergestellt sein. Andere mögliche Materialien für die Bildung der Kontaktierungsschicht mit der Struktur2 , die bei anderen Ausführungen auch anders gestaltet sein kann, sind Kupfer, Nickel oder Zink oder Legierungen, die eines oder mehrere der hier genannten Metalle enthalten. Alternativ zu dem beschriebenen Verfahren kann eine den Säulen entsprechende Struktur2 auch durch ein substraktives Verfahren, wie einen Ätzprozess, hergestellt werden. Insbesondere in diesem Fall kann die Struktur2 auch andere Formen zeigen und insbesondere durch ein schwammartiges Gerüst gegeben sein. - Die von den Säulen gebildete Struktur
2 ist eine Mikrostrukur2 , wobei die Säulen dieser Struktur eine Dicke von mindestens 1 μm und eine Höhe von bis zu 50 μm haben, wobei diese Höhe insbesondere größer ist als ein Durchmesser der im wesentlichen zylindrisch geformten Säulen. Der Sockel8 ist dabei im vorliegenden Fall nicht nur über doppelt so dick wie die Schutzschicht4 , sondern auch zumindest geringfügig höher als die Säulen der Struktur2 . - In
2 ist ein Querschnitt durch eine Anordnung gezeigt, die neben dem Bauelement1 aus1 ein weiteres elektrisches oder elektronisches Bauelement1' umfasst. Auch das Bauelement1' weist eine Vielzahl metallischer Säulen umfassende Struktur2' auf, wobei die Struktur2' des zweiten Bauelementes1' gegenüber der Struktur2 des ersten Bauelementes1 komplementär angeordnet ist. Die Bauelemente1 und1' sind derart zusammengefügt, dass die jeweils komplementär angeordneten Strukturen2 und2' ineinander geschoben sind. Für das zweite Bauelement1' können die gleichen Angaben zutreffen, die weiter oben im Zusammenhang mit1 zum ersten Bauelement1 gemacht worden sind. Den Merkmalen des ersten Bauelementes1 entsprechende Merkmale des weiteren Bauelementes1' sind mit entsprechenden um einen Strich ergänzten Bezugszeichen gekennzeichnet und müssen nicht mehr eingehend beschrieben werden. - Die endgültige Verbindung der zwei Bauelemente
1 und1' erfolgt durch Thermokompressionsbonden, Thermosonikbonden oder Löten, wobei die Verbindung alternativ auch durch Diffusionsfügen oder Kleben hergestellt werden kann. Bei alternativen Ausführungen könnte auch nur der Anschluss eines der Bauelemente1 oder1' mit der eine Vielzahl von Säulen umfassenden Struktur2 bzw.2' ausgestattet sein. -
3 stellt einen Querschnitt durch einen Ausschnitt eines anderen elektrischen oder elektronischen Bauelementes11 mit einer als Säulenstruktur im Nanobereich ausgeführten Struktur12 dar. Wiederkehrende Merkmale, die schon bei den zuvor beschriebenen Ausführungsbeispielen zu erkennen waren, sind dabei mit den gleichen Bezugszeichen gekennzeichnet und werden nicht mehr eingehend erläutert. Ein Aufbau von übereinander angeordneten Schichten erfolgt auch hier durch Anwendung von bereits in der Beschreibung zu1 genannten Schritten. Von dem in1 gezeigten Bauelement1 unterscheidet sich das elektronische Bauelement11 aus3 nur dadurch, dass die Höhe des Sockels8 deutlich höher gewählt und die Säulen der Struktur12 verglichen mit den Säulen der Struktur2 aus1 kleiner ausgebildet sind und nur eine Höhe von 10 nm bis 1 μm aufweisen und eine Dicke von deutlich unter 1 μm haben. Die Struktur12 kann also als Nanostruktur bezeichnet werden. -
4 zeigt einen Querschnitt durch eine Anordnung, die das Bauelement11 aus3 und ein mit einem ähnlichen Anschluss versehenes weiteres elektrisches oder elektronisches Bauelement11' umfasst, das mit dem Anschluss des Bauelements11 elektrisch leitend verbunden ist. Auch ein abgebildeter elektrischer Anschluss des weiteren Bauelements11' weist auf einem Sockel8' eine als Nanostruktur entsprechender Dimensionierung ausgeführte Struktur12' auf, die eine Vielzahl metallischer Säulen umfasst. Wiederkehrende Merkmale, die von den zuvor beschriebenen Ausführungsbeispielen schon bekannt sind, sind dabei wieder mit den gleichen Bezugszeichen gekennzeichnet und werden auch hier nicht mehr eingehend erläutert. Gemäß dem in der Beschreibung von2 genannten Verfahren werden das erste und das zweite Bauelement11 und11' zusammengefügt, bei denen es sich z. B. um zwei integrierte Schaltungen oder um einen in Flip-Chip-Technik kontaktierten Chip und eine Leiterplatte handeln kann. - Bei alternativen Ausführungsformen der beschriebenen Bauelemente
1 und11 ist die Kontaktierungsschicht nicht durch eine Schar metallischer Säulen gegeben, sondern durch eine Schicht ähnlicher Dicke, also beispielsweise einer Dicke von etwa 10 μm, die ein schwammartiges, Hohlräume aufweisendes Gerüst bildet. Dieses Gerüst erfüllt dann die Funktion der Struktur2 bzw.12 und zeigt nicht nur eine größere Nachgiebigkeit als ein massiver Bump, sondern hat auch aufgrund einer Porigkeit eine zerklüftete Oberfläche, die so ebenfalls Erhebungen und Vertiefungen mit Höhenunterschieden von mindestens 10 nm aufweist. In diesem Fall wird die Struktur2 bzw.12 auf dem Sockel8 aufgebracht, indem zunächst eine inhomogene Schicht auf dem Sockel8 aufgebracht wird, in der mindestens zwei verschiedene Phasen oder Materialien unterschiedliche Bereiche bilden. Dabei kann es sich um eine Lotpaste mit organischen Einschlüssen oder um eine inhomogene Legierung handeln. Dann wird ein durch mindestens eine der Phasen oder Materialien gebildeter Teil der inhomogenen Schicht durch Ätzen oder mit einem Lösungsmittel oder durch Schmelzen oder Verdampfen entfernt, so dass ein die gewünschte Struktur2 bzw.12 bildendes metallisches Gerüst zurückbleibt. Je nachdem, ob die so entfernten Einschlüsse oder im Fall einer Legierung die aus dem leichter ätzbaren Metall gebildeten Bereiche und die dadurch gebildeten Strukturen überwiegend einen Durchmesser von mehr oder weniger als 1 μm haben, bildet das so entstandene Gerüst eine Mikrostruktur oder eine Nanostruktur. Auch wenn die Strukturen2 und2' bzw.12 und12' anstelle der metallischen Säulen in der zuletzt beschriebenen Weise gebildet sind, können die Bauelemente1 und1' bzw.11 und11' wie in den2 und4 gezeigt miteinander verbunden werden, wobei sich die Strukturen2 und2' bzw.12 und12' nachgeben und gegenseitig durchdringen und dadurch, auch bei Unebenheiten, zu einem guten leitenden Kontakt führen. - Die hier beschriebenen Verfahren zur Herstellung einer Säulenstruktur oder anderer Nano- oder Mikrostrukturen auf einem elektrischen Anschluss und die im Hinblick auf die
2 und4 erläuterten Verfahren zum Verbinden zweier elektrischer oder elektronischer Bauelemente kann insbesondere für eine Herstellung einer Flip-Chip-Kontaktierung eingesetzt werden. Grundsätzlich kann das Verfahren zur Herstellung erfindungsgemäßer Verbindungsstrukturen auch für andere schonende Kontaktierungsverfahren in der Mikroelektronik verwendet werden, bei denen der aufzubringende Druck und die Temperatur im Vergleich zu bestehenden Verbindungsverfahren reduziert werden sollen, beispielsweise bei empfindlichen Sensorelementen. Des Weiteren kann das Verfahren auch für die Herstellung eines sogenannten DieBond eingesetzt werden. Der in diesem Fall großflächige Anschluss mit der Struktur2 oder12 dient dann zumindest nicht in erster Linie als elektrischer Kontakt und ist auf der Rückseite des Bauelements1 bzw.11 angeordnet, um dieses mit einem anderen Bauelement1' bzw.11' zu verbinden. Zusätzlich kann der so hergestellte Kontakt als elektrischer Masseanschluss dienen.
Claims (19)
- Elektrisches oder elektronisches Bauelement (
1 ;11 ) mit einem Substrat (3 ) und mindestens einem Anschluss, wobei auf dem Substrat (3 ) eine das Substrat (3 ) zumindest stellenweise bedeckende Schutzschicht (4 ) angeordnet ist und wobei der Anschluss eine an einer Oberfläche des Substrats (3 ) angeordnete Kontaktfläche (5 ) sowie einen auf der Kontaktfläche (5 ) angeordneten massiven metallischen Sockel (8 ) umfasst, wobei die Schutzschicht (4 ) auch einen Rand der Kontaktfläche (5 ) bedeckt, wobei der Sockel (8 ) eine durch die Schutzschicht (4 ) über dem Rand der Kontaktfläche (5 ) gebildete Stufe überragt und wobei auf dem Sockel (8 ) eine metallische Kontaktierungsschicht angeordnet ist, die eine Struktur (2 ;12 ) mit einer Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm bildet, dadurch gekennzeichnet, dass die Struktur (2 ;12 ) durch ein schwammartiges, Hohlräume aufweisendes Gerüst gebildet ist. - Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (
3 ) durch einen Halbleiter-Wafer oder einen Halbleiterchip oder eine Leiterplatte gegeben ist. - Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (
3 ) aus Silizium oder faserverstärktem Harz oder Glas oder einer Folie oder Keramik gebildet ist. - Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Sockel (
8 ) aus Gold oder Kupfer oder Nickel oder Zink hergestellt ist. - Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktierungsschicht aus Gold oder Kupfer oder Nickel oder Zink oder Zinn oder einer eines der genannten Metalle enthaltenden Legierung und/oder einem Lot hergestellt ist.
- Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Struktur (
2 ;12 ) eine Mikro- oder eine Nanostruktur ist und/oder dass die Struktur (2 ;12 ) Höhenunterschiede von zwischen 1 μm und 50 μm aufweist oder zwischen 10 nm und 1 μm aufweisen. - Elektrische oder elektronische Anordnung, umfassend ein erstes Bauelement (
1 ;11 ) nach einem der Ansprüche 1 bis 6, sowie ein zweites elektrisches oder elektronisches Bauelement (1' ;11' ), das ebenfalls mindestens einen Anschluss mit einer eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassenden Struktur (2' ;12' ) aufweist, wobei der Anschluss des zweiten Bauelementes (1' ;11' ) elektrisch leitend mit dem mindestens einen Anschluss des ersten Bauelementes (1 ;11 ) verbunden ist und die Struktur (2' ;12' ) des Anschlusses des zweiten Bauelements (1' ;11' ) so in die dazu komplementäre Struktur (2 ;12 ) des Anschlusses des ersten Bauelements (1 ;11 ) greift, dass die Strukturen (2 ,2' ;12 ,12' ) der Anschlüsse sich gegenseitig durchdringen. - Verfahren zum Herstellen eines Anschlusses eines elektrischen oder elektronischen Bauelementes (
1 ;11 ), bei dem auf einer Kontaktfläche (5 ) eines zumindest stellenweise durch eine Schutzschicht (4 ) bedeckten Substrats (3 ) des Bauelements (1 ;11 ) ein metallischer Sockel (8 ) aufgebracht wird, dadurch gekennzeichnet, dass der Sockel (8 ) so hoch ausgeführt wird, dass er eine durch die Schutzschicht (4 ) über dem Rand der Kontaktfläche (5 ) gebildete Stufe überragt, wobei über dem genannten Sockel (8 ) eine eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassende Struktur (2 ;12 ) aufgebracht wird, indem – eine inhomogene und zumindest teilweise metallische Schicht auf dem Sockel (8 ) aufgebracht wird, in der mindestens zwei verschiedene Phasen oder Materialien unterschiedliche Bereiche bilden, – und ein durch mindestens eine der Phasen oder Materialien gebildeter Teil der inhomogenen Schicht entfernt wird, so dass ein die Struktur (2 ;12 ) bildendes metallisches Gerüst zurückbleibt. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Schutzschicht die Kontaktfläche (
5 ) zunächst vollständig bedeckt, wobei die Schutzschicht vor dem Aufbringen des Sockels (8 ) über der Kontaktfläche (5 ) so entfernt wird, dass die Kontaktfläche (5 ) mittig freigelegt wird, während der Rand der Kontaktfläche (5 ) durch die Schutzschicht (4 ) bedeckt bleibt. - Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die Schutzschicht (
4 ) gebildet wird, indem ein Dielektrikum durch Sputtern oder CVD oder als nach dem Auftragen vernetzender Lack auf das Substrat (3 ) aufgebracht wird. - Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die inhomogene Schicht durch eine Lotpaste mit organischen Einschlüssen oder durch eine inhomogene Legierung gebildet wird.
- Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass der genannte Teil der inhomogenen Schicht durch Ätzen oder mit einem Lösungsmittel oder durch Schmelzen oder Verdampfen entfernt wird.
- Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass vor dem Aufbringen des Sockels (
8 ) auf der Kontaktfläche (5 ) eine Haft- und Diffusionssperrschicht (6 ) aufgetragen wird, wobei diese vorzugsweise durch einen Sputtervorgang aufgebracht wird. - Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass über der Kontaktfläche (
5 ) eine Galvanikstartschicht (7 ) abgeschieden wird, von der ausgehend der Sockel (8 ) gebildet wird, wobei die Galvanikstartschicht (7 ) vorzugsweise durch einen Sputterprozess aufgetragen wird. - Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, dass der metallische Sockel (
8 ) durch eine galvanische Abscheidung aufgebracht wird. - Verfahren zum Verbinden eines ersten elektrischen oder elektronischen Bauelements (
1 ;11 ) mit einem zweiten elektrischen oder elektronischen Bauelements (1' ;11' ), umfassend ein Verfahren nach einem der Ansprüche 8 bis 15 zur Herstellung mindestens eines Anschlusses zumindest des ersten der zwei Bauelemente (1 ,1' ;11 ,11' ), wobei die zwei Bauelemente (1 ,1' ;11 ,11' ) so zusammengefügt werden, dass der mindestens eine Anschluss des ersten Bauelementes (1 ;11 ) mit einem elektrischen Anschluss des zweiten Bauelementes (1' ;11' ) verbunden wird. - Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Bauelemente (
1 ,1' ;11 ,11' ) durch Thermokompressionsbonden oder Thermosonikbonden oder Löten oder Diffusionsfügen oder Kleben verbunden werden. - Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass der mit dem Anschluss des ersten Bauelementes (
1 ;11 ) verbundene Anschluss des zweiten Bauelementes (1' ;11' ) ebenfalls eine eine Vielzahl von Erhebungen und Vertiefungen einer Höhe von mindestens 10 nm umfassende Struktur (2' ;12' ) aufweist und sich die Strukturen (2 ,2' ;12 ,12' ) beim Verbinden der Anschlüsse (1 ,1' ;11 ,11' ) durchdringen. - Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass es für eine Herstellung einer Flip-Chip-Kontaktierung oder DieBonding-Kontaktierung eingesetzt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010005465.8A DE102010005465B4 (de) | 2009-01-26 | 2010-01-20 | Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009006556 | 2009-01-26 | ||
DE102009006556.3 | 2009-01-26 | ||
DE102010005465.8A DE102010005465B4 (de) | 2009-01-26 | 2010-01-20 | Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010005465A1 DE102010005465A1 (de) | 2010-08-26 |
DE102010005465B4 true DE102010005465B4 (de) | 2014-11-20 |
Family
ID=42356832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010005465.8A Expired - Fee Related DE102010005465B4 (de) | 2009-01-26 | 2010-01-20 | Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102010005465B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012109704A1 (de) * | 2012-10-11 | 2014-04-17 | Epcos Ag | Keramisches Bauelement mit Schutzschicht und Verfahren zu dessen Herstellung |
CN109156080B (zh) | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
DE102020107240A1 (de) | 2020-03-17 | 2021-09-23 | Nanowired Gmbh | Kompositverbindung zweier Bauteile |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214447A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 半導体装置の実装構造及びその実装方法 |
DE10309502A1 (de) * | 2003-01-10 | 2004-07-22 | Samsung Electronics Co., Ltd., Suwon | Lothügelstruktur und Verfahren zur Herstellung derselben |
US6872651B2 (en) * | 1999-11-18 | 2005-03-29 | Seiko Epson Corporation | Manufacturing a bump electrode with roughened face |
US20050112861A1 (en) * | 2003-11-25 | 2005-05-26 | International Business Machines Corporation | Roughened bonding pad and bonding wire surfaces for low pressure wire bonding |
DE102004047522B3 (de) * | 2004-09-28 | 2006-04-06 | Infineon Technologies Ag | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben |
DE102007021073A1 (de) * | 2007-05-04 | 2008-11-13 | Continental Automotive Gmbh | Schaltungsanordnung und Verfahren zum Herstellen einer Schaltungsanordnung |
-
2010
- 2010-01-20 DE DE102010005465.8A patent/DE102010005465B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214447A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 半導体装置の実装構造及びその実装方法 |
US6872651B2 (en) * | 1999-11-18 | 2005-03-29 | Seiko Epson Corporation | Manufacturing a bump electrode with roughened face |
DE10309502A1 (de) * | 2003-01-10 | 2004-07-22 | Samsung Electronics Co., Ltd., Suwon | Lothügelstruktur und Verfahren zur Herstellung derselben |
US20050112861A1 (en) * | 2003-11-25 | 2005-05-26 | International Business Machines Corporation | Roughened bonding pad and bonding wire surfaces for low pressure wire bonding |
DE102004047522B3 (de) * | 2004-09-28 | 2006-04-06 | Infineon Technologies Ag | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben |
DE102007021073A1 (de) * | 2007-05-04 | 2008-11-13 | Continental Automotive Gmbh | Schaltungsanordnung und Verfahren zum Herstellen einer Schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
DE102010005465A1 (de) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
DE69633334T2 (de) | Photolithographisch gemusterter federkontakt | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
WO2003015165A2 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
WO2009143550A1 (de) | Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte | |
DE102012110188B4 (de) | Elektronische Vorrichtung | |
WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
DE10158809B4 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn | |
DE102010005465B4 (de) | Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses | |
DE19507547C2 (de) | Verfahren zur Montage von Chips | |
DE112017007356T5 (de) | Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür | |
DE102007047162B4 (de) | Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat | |
DE102021200044A1 (de) | Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers | |
DE102009058764A1 (de) | Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe | |
DE10017746A1 (de) | Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung | |
DE102004005361B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen | |
EP2737542B1 (de) | Herstellungsverfahren einer solarzelle | |
DE10156054A1 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat | |
DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung | |
DE102008054415A1 (de) | Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung | |
DE202020101197U1 (de) | Temperatursensorverbund | |
DE10157205A1 (de) | Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung | |
EP2508048A1 (de) | Metallisch kontaktiertes substrat sowie verfahren zu dessen herstellung | |
EP3774640A1 (de) | Bond-strukturen auf mems-element und asic-element | |
WO2011042197A1 (de) | Verfahren zur herstellung einer leiterplatte, insbesondere mehrlagenleiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |