DE102007047162B4 - Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat - Google Patents
Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat Download PDFInfo
- Publication number
- DE102007047162B4 DE102007047162B4 DE102007047162A DE102007047162A DE102007047162B4 DE 102007047162 B4 DE102007047162 B4 DE 102007047162B4 DE 102007047162 A DE102007047162 A DE 102007047162A DE 102007047162 A DE102007047162 A DE 102007047162A DE 102007047162 B4 DE102007047162 B4 DE 102007047162B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metallic
- columns
- barrier layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/111—Manufacture and pre-treatment of the bump connector preform
- H01L2224/1111—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
cher Säulen (9) umfassenden Mikrostruktur oder Nanostruktur, bei dem eine Schablone (4), die eine Schar von Durchgangslöchern (5) aufweist, auf einer Seite mit einer die Durchgangslöcher (5) dort verschließenden metallischen Ausgangsschicht (6) versehen wird und bei dem, ausgehend von der dafür als Elektrode dienenden metallischen Ausgangsschicht (6), ein zumindest teilweise die Durchgangslöcher (5) füllendes und so die Säulen (9) bildendes Metall galvanisch abgeschieden wird, dadurch gekennzeichnet, dass – auf eine mit leitenden Strukturen versehene Oberfläche eines Trägers (1) an mindestens einer Kontaktstelle (2) eine metallische Kontaktschicht (3) abgeschieden wird, – eine metallische Barriereschicht (7) auf die auf die Schablone (4) aufgebrachte metallische Ausgangsschicht (6) abgeschieden wird, – ein die Schablone (4), die metallische Ausgangsschicht (6) und die metallische Barriereschicht (7) umfassender Verbund mit dem mit der metallischen Kontaktschicht (3) versehenen Träger (1) durch Verbindung der metallischen Barriereschicht (7) und der...
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen einer eine Schar metallischer Säulen umfassen Mikrostruktur oder Nanostruktur nach dem Oberbegriff des Hauptanspruchs sowie ein mit einer derartigen Mikrostruktur oder Nanostruktur versehenes Substrat.
- Mikrostrukturen oder Nanostrukturen dieser Art eignen sich zum Herstellen elektrischer Kontakte in mikroelektronischen Schaltungen. Dafür können z. B. gleichartige Mikrostrukturen oder Nanostrukturen so aneinandergedrückt werden, dass die metallischen Säulen miteinander verhaken. Alternativ kann eine solche Mikrostruktur oder Nanostruktur, die auch als Nanorasen bezeichnet wird, mit einer glatten metallischen Fläche verbunden werden, insbesondere durch Ausüben von Druck bei einer erhöhten Temperatur, so dass sich die metallischen Säulen durch Deformation annähern und mittels Diffusion verbinden. In jedem Fall eignet sich eine Mikrostruktur oder Nanostruktur genannter Art insbesondere dafür, bei der Herstellung eines elektrischen Kontakts Unebenheiten auszugleichen.
- Es ist – beispielsweise aus der Veröffentlichung S. Fiedler et al.: Evaluation of metallic nano-lawn structures for application in microelectronic packaging, Electronic Systemintegration Technology Conference, Dresden, 2006, S. 886–891 – bekannt, Mikrostrukturen oder Nanostrukturen mit einer Schar metallischer Säulen in einem gattungsgemäßen Verfahren herzustellen, bei dem eine Schablone, die eine entsprechende Schar von Durchgangslöchern aufweist, auf einer Seite mit einer die Durchgangslöcher dort verschließenden metallischen Ausgangsschicht versehen wird und bei dem, ausgehend von der dafür als Elektrode dienenden metallischen Ausgangsschicht, ein zumindest teilweise die Durchgangslöcher füllendes und so die Säulen bildendes Metall galvanisch abgeschieden wird. Es stellt sich jedoch als außerordentlich schwierig heraus, eine derartig Mikrostruktur oder Nanostruktur auf einem für elektronische oder mikroelektronische Schaltungen geeigneten Substrat herzustellen bzw. mit einem solchen Substrat zu verbinden.
- Der Erfindung liegt also die Aufgabe zugrunde, ein Verfahren zum Herstellen einer eine Schar metallischer Säulen umfassenden Mikrostruktur oder Nanostruktur vorzuschlagen, bei dem diese Mikrostruktur oder Nanostruktur mit möglichst geringem Aufwand an einer Oberfläche eines als Schaltungsträger geeigneten Trägers realisiert werden kann. Der Erfindung liegt ferner die Aufgabe zugrunde, ein entsprechendes mit einer Mikrostruktur oder Nanostruktur versehenes Substrat vorzuschlagen.
- Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs in Verbindung mit den Merkmalen des Oberbegriffs des Hauptanspruchs sowie durch ein mit einer Mikrostruktur oder Nanostruktur versehenes Substrat mit den Merkmalen des Anspruchs 20. Vorteilhafte Ausgestaltungen und Weiterentwicklungen der Erfindung ergeben sich mit den Merkmalen der abhängigen Ansprüche.
- Eine mit geringem Aufwand realisierbare, stabile und elektrisch leitfähige Verbindung der metallischen Säulen, die einen sogenannten Nanorasen bilden können, mit einem Träger ergibt sich dabei dadurch, dass bei einem gattungsgemäßen Verfahren
- – auf eine mit leitenden Strukturen versehene Oberfläche dieses Trägers an mindestens einer Kontaktstelle eine metallische Kontaktschicht abgeschieden wird,
- – eine metallische Barriereschicht auf die auf die Schablone aufgebrachte metallische Ausgangsschicht abgeschieden wird,
- – ein die Schablone, die metallische Ausgangsschicht und die metallische Barriereschicht umfassender Verbund mit dem mit der metallischen Kontaktschicht versehenen Träger durch Verbindung der metallischen Barriereschicht und der metallischen Kontaktschicht verbunden wird und schließlich
- – die Schablone so entfernt wird, dass die Säulen an der mindestens einen Kontaktstelle, bei der es sich z. B. um eine Elektrode handeln kann, mit dem Träger verbunden bleiben.
- Dabei kann eine metallische Benetzungsschicht auf die metallische Barriereschicht abgeschieden werden, bevor der dann auch die metallische Benetzungsschicht umfassende Verbund mit dem Träger verbunden wird, indem eine Verbindung zwischen der metallischen Benetzungsschicht und der metallischen Kontaktschicht hergestellt wird. Die genannte Verbindung zwischen der metallischen Barriereschicht und der metallischen Kontaktschicht ist dann also durch die metallische Benetzungsschicht vermittelt.
- Bei dem Träger kann es sich dabei um einen beispielsweise auf Silizium-Basis gebildeten Wafer oder ein anderes mit leitenden Strukturen versehenes Halbleitersubstrat aus Silizium oder einem anderen Halbleiter handeln. So kann in einfacher Weise eine große Zahl einander entsprechender mikroelektrischer Schaltungen mit zum Kontaktieren besonders gut geeigneten Mikrostrukturen oder Nanostrukturen hergestellt werden. Die am Ende verbleibende Schar metallischer Säulen kann dabei einen zweidimensionalen Array oder eine ungeordnete zweidimensionale Anordnung bilden.
- Bei einer Ausgestaltung der Erfindung wird das die Säulen bildende Metall, bei dem es sich beispielsweise um Gold handeln kann, schon vor dem Verbinden des genannten Verbunds mit dem Träger in den Durchgangslöchern auf die Ausgangsschicht abgeschieden. Das kann in einem Elektrolyt-Bad geschehen, nachdem die Ausgangsschicht durch Sputtern auf die Schablone aufgebracht wurde. In diesem Fall wird der aus der Schablone, und der Ausgangsschicht mit den die Durchgangslöcher zumindest teilweise füllenden metallischen Säulen, der Barriereschicht und ggf. der Benetzungsschicht bestehender folienartiger Verbund mit dem Träger verbunden. Dabei kann das die Säulen bildende Metall vorzugsweise schon vor dem Abscheiden der Barriereschicht auf die Ausgangsschicht abgeschieden worden sein. Alternativ kann das die Säulen bildende Metall aber auch nach dem Abscheiden der Barriereschicht abgeschieden werden oder, falls zusätzlich eine Benetzungsschicht auf die Barriereschicht aufgebracht wird, erst nach dem Abscheiden der Benetzungsschicht.
- Eine alternative Ausführung der Erfindung sieht vor, dass das die Säulen bildende Metall erst nach dem Verbinden des genannten Verbunds mit dem Träger so auf die Ausgangsschicht abgeschieden wird, dass es dann die Durchgangslöcher zumindest teilweise füllt. Auch in diesem Fall können die Säulen z. B. aus Gold gebildet werden, wobei die Ausgangsschicht wieder zuvor durch Sputtern auf die Schablone aufgebracht worden sein kann, beispielsweise ebenfalls durch Aufsputtern von Gold.
- Bei vorteilhaften Ausgestaltungen der Erfindung kommt ausschließlich im Bereich der mindestens einen Kontaktstelle eine Verbindung des Trägers mit dem die Schablone umfassenden Verbund zustande, damit auch nur dort am Schluss die zum Kontaktieren dienenden metallischen Säulen der Mikrostruktur oder Nanostruktur verbleiben.
- Die Kontaktschicht kann durch Aufdampfen oder galvanisch auf der Oberfläche des Trägers und dort auf der Kontaktstelle oder den Kontaktstellen abgeschieden werden. Dabei sollte die Kontaktschicht aus möglichst leitfähigem Material gebildet werden, das sich zum Bonden, insbesondere zum Löten eignet. So kann die Kontaktschicht beispielsweise aus Gold und/oder Zinn gebildet werden, bei besonders bevorzugten Ausführungen der Erfindung zweilagig durch Aufbringen einer ersten Schicht aus Gold und einer zweiten Schicht aus zum Löten geeigneterem Zinn. Die Kontaktschicht kann dabei bei bevorzugten Ausführungen der Erfindung mit einer Schichtdicke von zwischen 3 μm und 10 μm gebildet werden, um einerseits eine sichere Verbindung mit der Benetzungsschicht zu erlauben und andererseits einen unnötig hohen Materialaufwand und unnötig große Gesamtabmessungen zu vermeiden.
- Die Barriereschicht kann in einfacher Weise durch Sputtern auf der Ausgangsschicht abgeschieden werden. Die Barriereschicht soll dazu dienen, ein Lösen des die Säulen bildenden Metalls beim Verbinden der Schablone mit dem Träger zu verhindern. Diese Aufgabe kann die Barriereschicht besonders gut erfüllen, wenn sie eine Schichtdicke von mehr als 50 nm hat. Um einen unnötig hohen Materialaufwand und unnötig große Gesamthöhe einer so entstehenden Struktur zu vermeiden, sollte die Barriereschicht dabei eine Schichtdicke von vorzugsweise nicht mehr als 1,5 μm erhalten. Schließlich sollte für die Barriereschicht ein Material verwendet werden, dass sich bei einem Lötvorgang nicht zu leicht in flüssiges Lot hinein auflöst. Geeignet ist in dieser Hinsicht zum Bilden der Barriereschicht beispielsweise TiW oder Ni. Die Barriereschicht sichert also die Haftung der Mikrostruktur oder Nanostruktur und bildet dabei eine Diffusionsbarriere. Außer in den Fällen, in denen keine Benetzungsschicht vorgesehen ist bzw. Barriereschicht und Benetzungsschicht aus dem gleichen Material bestehen, sollte das flüssige Lot nur mit der Benetzungsschicht Kontakt haben und nicht mit der Barriereschicht.
- Die Benetzungsschicht kann wieder durch Sputtern auf der Barriereschicht abgeschieden werden. Auch ist es möglich, nur einen Teil der Benetzungsschicht durch Sputtern auf der Barriereschicht aufzubringen und diesen Teil der Benetzungsschicht dann bspw. galvanisch zu verstärken. In jedem Fall sollte für die Benetzungsschicht ein Material verwendet werden, das sich gut zum Bonden eignet, wie z. B. Gold. Dabei kann die Benetzungsschicht eine Schichtdicke von bspw. zwischen 100 nm und 3,5 μm erhalten. Insbesondere bei Schichtdicke von weniger als 500 nm kann es genügen, die Benetzungsschicht ohne galvanisches Verstärkern herzustellen, also ausschließlich durch Sputtern.
- Die Verbindung zwischen der Benetzungsschicht oder der Barriereschicht und der Kontaktschicht kann in vorteilhafter Weise durch Löten hergestellt werden. Dazu kann ein die Kontaktschicht oder einen Teil der Kontaktschicht bildendes Metall, bei dem es sich z. B. um Zinn handeln kann, als Lot verwendet werden. Es ist aber auch möglich, eine zusätzliche Lotschicht auf der Kontaktschicht oder der Barriereschicht bzw. Benetzungsschicht aufzubringen und vorzugsweise auch zu strukturieren. Eine Lötverbindung lässt sich dabei jeweils in einfacher Weise dadurch erreichen, dass die Schablone mit der Benetzungsschicht bei erhöhter Temperatur an die Kontaktschicht auf dem Träger angedrückt wird.
- Die für das beschriebene Verfahren beschriebene Schablone kann aus einer Polymerfolie gebildet werden, die zur Herstellung der Durchgangslöcher mit ionisierender Strahlung bestrahlt wird und in die dann die Durchgangslöcher geätzt werden. Dabei kann man sich die Tatsache zunutze machen, dass eine Löslichkeit der Polymerfolie in ätzenden Stoffen davon abhängt, ob ein entsprechender Bereich der Polymerfolie von der ionisierenden Strahlung getroffen worden ist oder nicht.
- Das Entfernen der Schablone nach dem Verbinden mit dem Träger kann durch einen chemischen Lösungsprozess erfolgen. Es kann vorgesehen sein, dass dabei außerhalb der mindestens einen Kontaktstelle, an der eine Verbindung zwischen dem genannten Verbund und der Kontaktschicht hergestellt wurde, die metallischen Säulen mit der Barriereschicht und ggf. der Benetzungsschicht weggespült werden. Dabei kann die Barriereschicht und ggf. die Benetzungsschicht an einem Rand der mindestens einen Kontaktstelle durch mechanisch verursachte Kräfte abgerissen werden. Bei einer anderen Ausgestaltung des Verfahrens werden die mit dem Träger verbundenen Säulen nach dem Entfernen der Schablone an der mindestens einen Kontaktstelle abgedeckt, während die verbleibenden Säulen, die Barriereschicht und ggf. die Benetzungsschicht außerhalb der mindestens einen Kontaktstelle in einem weiteren Verfahrensschritt weggeätzt werden.
- Bei einer vorteilhaften Ausführung der Erfindung erhalten die die Mikrostruktur oder Nanostruktur bildenden metallischen Säulen einen Durchmesser von zwischen 100 nm und 1 μm und/oder eine Länge von zwischen 200 nm und 4 μm. Damit eignet sich die Mikrostruktur oder Nanostruktur besonders gut für eine Herstellung gut leitender elektrischer Kontakte mit ausgesprochen kleinen Abmessungen. Besonders vorteilhaft sind in dieser Hinsicht metallische Säulen mit einem Durchmesser von zwischen 200 nm und 600 nm. Um einen guten elektrischen Kontakt auch bei unebenen Oberflächen zu gewährleisten, können die metallischen Säulen mit einer Länge von zwischen 200 nm und 4 μm ausgeführt werden. Dabei ist es im Hinblick auf eine möglichst hohe Stabilität der Säulen vorteilhaft, wenn deren Länge das Zweifache bis Fünffache des Durchmessers der Säulen beträgt. Für einen guten elektrischen Kontakt ist es ferner vorteilhaft, wenn eine möglichst große Zahl derartiger metallischer Säulen dicht nebeneinander angeordnet wird. Ein Abstand zwischen benachbarten Säulen beträgt dabei vorzugsweise zwischen dem Einfachen und dem Vierfachen des Durchmessers der Säulen. Auf der Kontaktstelle oder einer der Kontaktstellen können so über 10000 oder auch über 1 Mio. Säulen beschriebener Art angeordnet werden.
- Mit der Erfindung wird dementsprechend auch ein vorteilhaftes mit einer Mikrostruktur oder Nanostruktur versehenes Substrat vorgeschlagen, das einen durch einen Wafer oder ein anderes Halbleitersubstrat gegebenen Träger mit einer leitenden Struktur auf einer Oberfläche umfasst, wobei die leitende Struktur mindestens eine Kontaktstelle, z. B. in Form eines sogenannten Pads, umfasst und wobei auf der mindestens einen Kontaktstelle eine Lotschicht angeordnet ist, die direkt oder indirekt mit einer über der Lotschicht angeordneten metallischen Barriereschicht verbunden ist, welche die eine Schar metallischer Säulen umfassende Mikrostruktur oder Nanostruktur trägt. Typischerweise ist die Lotschicht dabei über eine zwischen der Lotschicht und der Barriereschicht angeordnete metallische Benetzungsschicht mit der Barriereschicht verbunden. In diesem Fall kann die Barriereschicht aus einem anderen Metall als die Benetzungsschicht gebildet sein. Die Säulen wiederum sind bei bevorzugten Ausführungen der Erfindung aus einem anderen Metall gefertigt als die Barriereschicht und typischerweise durch eine auf der Barriereschicht aufliegende Ausgangsschicht miteinander verbunden, die als Startschicht bei einer galvanischen Herstellung der Säulen gedient hat.
- Das Substrat mit der Mikro- oder Nanostruktur kann in einfacher Weise mit einem Verfahren zuvor beschriebener Art hergestellt werden. Insbesondere kann es zusätzlich eine beliebige Unterkombination aus schon erwähnten oder sich aus den beschriebenen Verfahrensmerkmalen ergebenden gegenständlichen Merkmalen aufweisen. Die Lotschicht kann dabei mit der zuvor genannten Kontaktschicht identifiziert werden. Ein derartiges mit einer Mikrostruktur oder Nanostruktur versehenes Substrat eignet sich besonders gut für eine aufwandsarme Herstellung mikroelektronischer Schaltungen, wobei die mit den metallischen Säulen versehenen Kontaktstellen einen besonders sicheren und einfach herstellbaren elektrischen Kontakt des Substrats mit anderen mikroelektronischen Bauteilen erlauben.
- Ausführungsbeispiele der Erfindung werden nachfolgend anhand der
1 bis5 beschrieben. Es zeigt -
1 einen Querschnitt durch einen Wafer und weitere Bestandteile einer entstehenden Struktur bei einem Herstellungsverfahren in einer Ausführung der Erfindung, -
2 in entsprechender Darstellung ein späteres Stadium des gleichen Herstellungsverfahrens, -
3 ein bei diesem Herstellungsverfahren hergestelltes fertiges mit einer Mikrostruktur oder Nanostruktur versehenes Substrat, -
4 eine der1 entsprechende Darstellung eines Herstellungsverfahrens in einer zweiten Ausführung der Erfindung, und -
5 in entsprechender Darstellung ein späteres Stadium desselben Herstellungsverfahrens in der zweiten Ausführung der Erfindung. - In
1 ist ein durch einen Silizium-Wafer gegebener Träger1 zu erkennen, der an einer in1 oberen Oberfläche eine leitende Struktur aufweist. Zu dieser leitenden Struktur gehört eine in1 erkennbare Kontaktstelle2 , bei der es sich um ein sogenanntes Kontakt-Pad handelt. Auf diese Kontaktstelle2 ist eine Kontaktschicht3 durch Aufdampfen oder galvanisch abgeschieden worden, und zwar beim vorliegenden Ausführungsbeispiel durch Auftragen einer ersten Schicht aus Gold mit einer Schichtdicke von etwa 5 μm und ein anschließendes Auftragen einer zweiten Schicht aus Zinn mit einer Schichtdicke von etwa 2 μm. Die Kontaktschicht3 hat so eine Schichtdicke von insgesamt etwa 7 μm. - Ebenfalls erkennbar ist in
1 eine Schablone4 , bei der es sich um eine Polymerfolie handelt, die eine Schar von Durchgangslöchern5 eines Durchmessers von etwa 300 nm aufweist. Zur Herstellung dieser Durchgangslöcher5 wurde die Polymerfolie mit ionisierender Strahlung bestrahlt, worauf die Durchgangslöcher5 an von der ionisierenden Strahlung getroffenen Stellen in die Polymerfolie geätzt wurden. - An einer in
1 unteren Seite wurde die Schablone4 mit einer die Durchgangslöcher5 dort verschließenden metallischen Ausgangsschicht6 versehen. Diese Ausgangsschicht6 wurde dabei aus Gold gebildet, das durch Sputtern auf die Schablone4 aufgetragen wurde. Ausgehend von dieser als Startschicht dienenden Ausgangsschicht6 wurde dann weiteres Gold galvanisch abgeschieden, so dass die Durchgangslöcher5 im vorliegenden Ausführungsbeispiel fast vollständig mit dem galvanisch abgeschiedenen Gold gefüllt wurden. Anschließend wurde eine etwa 120 nm bis 200 nm dicke Barriereschicht7 aus TiW durch Sputtern auf der Ausgangsschicht6 abgeschieden. Anstelle von TiW kann aber auch ein anderes metallisches Metall, beispielsweise Nickel, verwendet werden. In einem weiteren Verfahrensschritt wurde eine Benetzungsschicht8 aus Gold auf der Barriereschicht7 abgeschieden, indem zunächst ein erster Teil der Benetzungsschicht8 durch Sputtern aufgetragen und dieser Teil dann galvanisch verstärkt wurde. Die Benetzungsschicht8 hat hier eine Schichtdicke von etwa 3 μm. Bei einer Abwandlung des Verfahrens wäre es möglich, die Benetzungsschicht8 ausschließlich durch Sputtern aufzutragen und etwas dünner auszuführen, beispielsweise mit einer Schichtdicke von etwa 150 nm. Die eben beschriebene Reihenfolge abwandelnd kann das die Durchgangslöcher5 bildende Gold auch erst nach dem Abscheiden der Barriereschicht7 und vor oder nach dem Abscheiden der Benetzungsschicht8 galvanisch auf der Ausgangschicht6 abgeschieden werden. - In einem weiteren Verfahrensschritt, dessen Ergebnis in
2 dargestellt ist, wird nun die mit der Barriereschicht7 und der Benetzungsschicht8 versehene Schablone4 – oder genauer ein aus der Schablone4 , der Ausgangsschicht6 , der Barriereschicht7 , der Benetzungsschicht8 und dem auf der Ausgangsschicht6 abgeschiedenen Gold bestehender Verbund – mit dem mit der Kontaktschicht3 versehenen Träger1 verbunden, indem eine Verbindung zwischen der Benetzungsschicht8 und der Kontaktschicht3 hergestellt wird. Dieses Verbinden oder Bonden geschieht dabei durch Löten, wobei das einen Teil der Kontaktschicht3 bildende Zinn als Lot verwendet wird. Dazu wird die Schablone4 mit der Benetzungsschicht8 in einfacher Weise bei erhöhter Temperatur an die Kontaktschicht3 angedrückt. Eine Verbindung des Trägers1 mit der Schablone4 – oder genauer mit der Benetzungsschicht8 – kommt dabei nur im Bereich der Kontaktstelle2 und eventuell vorhandener weiterer ähnlich gestalteter und genauso behandelter Pads oder Elektroden zustande. - Schließlich wird die Schablone
4 durch einen chemischen Lösungsprozess so entfernt, dass das in den Durchgangslöchern5 abgeschiedene Gold in Form von über der Kontaktstelle2 verbleibenden metallischen Säulen9 stehen bleibt. Diese metallischen Säulen9 bilden eine Mikrostruktur oder Nanostruktur, die auch als Nanorasen bezeichnet wird und ein einfaches Kontaktieren der Kontaktstelle2 mit einem anderen mikroelektronischen Bauteil erlaubt. Die Säulen9 haben bei dem vorliegenden Ausführungsbeispiel einen Durchmesser von etwa 300 nm und eine Länge von etwa 1,4 μm, wobei ein Abstand zwischen benachbarten Säulen9 etwa 700 nm beträgt. Auf der Kontaktstelle2 , die eine Kantenlänge von etwa 100 μm hat, verbleiben so ungefähr 10000 der Säulen9 . Diese Säulen9 sind dabei in ungeordneter Form in zwei Dimensionen verteilt angeordnet. - Bei dem hier beschriebenen Herstellungsverfahren ist vorgesehen, dass beim Entfernen der Schablone
4 außerhalb der Kontaktstelle2 und weiterer ähnlich gestalteter Elektroden die Benetzungsschicht8 , die Barriereschicht7 und die Ausgangsschicht6 mit dem darauf abgeschiedenen Gold weggerissen und weggespült werden. Eine Abwandlung des Verfahrens sieht vor, dass die Benetzungsschicht8 , die Barriereschicht7 und die Ausgangsschicht6 mit eventuell auch außerhalb der Kontaktstelle2 verbleibenden Säulen9 beim Entfernen der Schablone4 zunächst zurückbleiben. Dann können die an der Kontaktstelle2 mit dem Träger1 verbundenen Säulen9 abgedeckt werden, während die Benetzungsschicht8 , die Barriereschicht7 und die Ausgangsschicht6 mit eventuell verbliebenem darauf abgeschiedenem Gold dann außerhalb der Kontaktstelle2 in einem weiteren Verfahrensschritt weggeätzt werden. - In beschriebener Weise erhält man ein in
3 ausschnittsweise als Querschnitt gezeigtes mit einer auch als Nanorasen bezeichneten Mikrostruktur oder Nanostruktur versehenes Substrat, das neben dem den Träger1 bildenden Silizium-Wafer eine die Kontaktstelle2 umfassende leitende Struktur aufweist, wobei auf der Kontaktstelle2 und weiteren ähnlich gestalteten Elektroden eine durch die Kontaktschicht3 gegebene Lotschicht angeordnet ist, die mit der über der Lotschicht angeordneten metallischen Benetzungsschicht8 verbunden ist, wobei ferner über der Benetzungsschicht8 die mit der Benetzungsschicht8 verbundene Barriereschicht7 angeordnet ist, welche die aus den metallischen Säulen9 bestehende Mikrostruktur oder Nanostruktur trägt. - Eine Abwandlung des anhand der
1 bis3 beschriebenen Verfahrens wird in den4 und5 veranschaulicht. Wiederkehrende Merkmale sind dabei mit denselben Bezugszeichen versehen und werden nicht mehr eigens erläutert. Der einzige Unterschied zu dem zuvor beschriebenen Verfahren ergibt sich dabei dadurch, dass das die Säulen9 bildende Gold hier erst nach dem Verbinden des Verbundes aus Schablone4 , Ausgangsschicht6 , Barriereschicht7 und Benetzungsschicht8 mit dem Träger1 in den Durchgangslöchern5 auf die Ausgangsschicht6 abgeschieden wird. Bei dieser Ausführung der Erfindung wird also nach dem Aufsputtern der Ausgangsschicht6 auf die auch als Template bezeichnete Schablone4 zunächst die Barriereschicht7 und die Benetzungsschicht8 abgeschieden, wonach ein so gebildeter Verbund mit den von einer Oberseite noch voll zugänglichen Durchgangslöchern5 in einem in4 dargestellten Verfahrensschritt auf den mit der Kontaktschicht2 versehenen Träger1 aufgelegt und durch Erhitzen und Andrücken mit der Kontaktstelle2 verlötet wird. Dadurch ergibt sich eine in5 dargestellte Struktur, bei der die Durchgangslöcher5 noch immer nicht gefüllt sind. Ein außerhalb der Kontaktstelle2 verbleibender Spalt zwischen der Benetzungsschicht8 und dem Träger1 wird dann abgedichtet, und erst jetzt werden die Durchgangslöcher5 durch galvanisches Abscheiden von Gold auf der als Startschicht oder Elektrode dienenden Ausgangsschicht6 gefüllt. Dadurch ergibt sich eine Struktur der schon in2 gezeigten Art. Alle weiteren Verfahrensschritte und das so erhaltene Substrat entsprechen dann dem zuvor beschriebenen Ausführungsbeispiel.
Claims (22)
- Verfahren zum Herstellen einer eine Schar metallischer Säulen (
9 ) umfassenden Mikrostruktur oder Nanostruktur, bei dem eine Schablone (4 ), die eine Schar von Durchgangslöchern (5 ) aufweist, auf einer Seite mit einer die Durchgangslöcher (5 ) dort verschließenden metallischen Ausgangsschicht (6 ) versehen wird und bei dem, ausgehend von der dafür als Elektrode dienenden metallischen Ausgangsschicht (6 ), ein zumindest teilweise die Durchgangslöcher (5 ) füllendes und so die Säulen (9 ) bildendes Metall galvanisch abgeschieden wird, dadurch gekennzeichnet, dass – auf eine mit leitenden Strukturen versehene Oberfläche eines Trägers (1 ) an mindestens einer Kontaktstelle (2 ) eine metallische Kontaktschicht (3 ) abgeschieden wird, – eine metallische Barriereschicht (7 ) auf die auf die Schablone (4 ) aufgebrachte metallische Ausgangsschicht (6 ) abgeschieden wird, – ein die Schablone (4 ), die metallische Ausgangsschicht (6 ) und die metallische Barriereschicht (7 ) umfassender Verbund mit dem mit der metallischen Kontaktschicht (3 ) versehenen Träger (1 ) durch Verbindung der metallischen Barriereschicht (7 ) und der metallischen Kontaktschicht (3 ) verbunden wird und schließlich – die Schablone (4 ) so entfernt wird, dass die Säulen (9 ) an der mindestens einen Kontaktstelle (2 ) mit dem Träger (1 ) verbunden bleiben. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Träger (
1 ) ein Wafer oder ein anderes mit leitenden Strukturen versehenes Halbleitersubstrat ist. - Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das die Säulen (
9 ) bildende Metall vor dem Verbinden des genannten Verbunds mit dem Träger (1 ) in den Durchgangslöchern (5 ) auf die metallische Ausgangsschicht (6 ) abgeschieden wird. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das die Säulen (
9 ) bildende Metall vor dem Abscheiden der metallische Barriereschicht (7 ) auf die metallische Ausgangsschicht (6 ) abgeschieden wird. - Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das die Säulen (
9 ) bildende Metall nach dem Verbinden des genannten Verbunds mit dem Träger (1 ) in den Durchgangslöchern (5 ) auf die metallische Ausgangsschicht (6 ) abgeschieden wird. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Verbindung des Trägers (
1 ) mit dem genannten Verbund nur im Bereich der mindestens einen Kontaktstelle (2 ) zustande kommt. - Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die metallische Kontaktschicht (
3 ) durch Aufdampfen oder galvanisch auf der Oberfläche des Trägers (1 ) abgeschieden wird. - Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die metallische Kontaktschicht (
3 ) eine Schichtdicke von zwischen 3 μm und 10 μm erhält. - Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die metallische Barriereschicht (
7 ) durch Sputtern auf der metallischen Ausgangsschicht (6 ) abgeschieden wird. - Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die metallische Barriereschicht (
7 ) eine Schichtdicke von zwischen 50 nm und 1,5 μm erhält. - Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass auf die metallische Barriereschicht (
7 ) eine metallische Benetzungsschicht (8 ) abgeschieden wird und dass der genannte Verbund mit dem Träger (1 ) verbunden wird, indem eine Verbindung zwischen der metallischen Benetzungsschicht (8 ) und der metallischen Kontaktschicht (3 ) hergestellt wird. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass zumindest ein Teil der metallischen Benetzungsschicht (
8 ) durch Sputtern auf der metallischen Barriereschicht (7 ) abgeschieden wird. - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der genannte Teil der metallischen Benetzungsschicht (
8 ) galvanisch verstärkt wird. - Verfahren nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass die metallische Benetzungsschicht (
8 ) eine Schichtdicke von zwischen 100 nm und 3,5 μm erhält. - Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Verbindung zwischen dem genannten Verbund und der metallischen Kontaktschicht (
3 ) durch Löten hergestellt wird. - Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Schablone (
4 ) aus einer Polymerfolie gebildet wird, die mit ionisierender Strahlung bestrahlt wird und in welche dann die Durchgangslöcher (5 ) geätzt werden. - Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Schablone (
4 ) durch einen chemischen Lösungsprozess entfernt wird. - Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass nach dem Entfernen der Schablone (
4 ) die mit dem Träger (1 ) verbundenen Säulen (9 ) an der mindestens einen Kontaktstelle (2 ) abgedeckt werden, während die verbleibenden Säulen (9 ) und die metallische Barriereschicht (7 ) außerhalb der mindestens einen Kontaktstelle (2 ) weggeätzt werden. - Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass die metallischen Säulen (
9 ) einen Durchmesser von zwischen 100 nm und 1 μm und/oder eine Länge von zwischen 200 nm und 4 μm erhalten. - Mit einer Mikrostruktur oder Nanostruktur versehenes Substrat, umfassend einen durch einen Wafer oder ein anderes Halbleitersubstrat gegebenen Träger (
1 ) mit einer leitenden Struktur auf einer Oberfläche, wobei die leitende Struktur mindestens eine Kontaktstelle (2 ) umfasst und wobei auf der mindestens einen Kontaktstelle (2 ) eine Lotschicht (3 ) angeordnet ist, die direkt oder über eine metallische Benetzungsschicht (8 ) mit einer über der Lotschicht (3 ) angeordneten metallischen Barriereschicht (7 ) verbunden ist, wobei die metallische Barriereschicht (7 ) mit der aus einer Schar metallischer Säulen (9 ) bestehenden Mikrostruktur oder Nanostruktur verbunden ist. - Substrat nach Anspruch 20, dadurch gekennzeichnet, dass die metallische Barriereschicht (
7 ) aus einem anderen Metall als die metallische Benetzungsschicht (8 ) gebildet ist. - Substrat nach einem der Ansprüche 20 oder 21, dadurch gekennzeichnet, dass die Mikrostruktur oder Nanostruktur aus einem vom Metall der metallischen Barriereschicht (
7 ) unterschiedlichen Metall gebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007047162A DE102007047162B4 (de) | 2007-05-25 | 2007-09-25 | Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007024595 | 2007-05-25 | ||
DE102007024595.7 | 2007-05-25 | ||
DE102007047162A DE102007047162B4 (de) | 2007-05-25 | 2007-09-25 | Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007047162A1 DE102007047162A1 (de) | 2008-12-04 |
DE102007047162B4 true DE102007047162B4 (de) | 2011-12-08 |
Family
ID=39917494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007047162A Expired - Fee Related DE102007047162B4 (de) | 2007-05-25 | 2007-09-25 | Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007047162B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006007119A1 (de) | 2006-02-16 | 2007-08-23 | Wolf, Bodo M., Dr. | Verfahren zur Speicherung und Rückgewinnung von Energie |
DE102009004305A1 (de) | 2008-12-12 | 2010-06-17 | Bpe E.K. | Verfahren zur Herstellung von plattenförmigen Körpern mit mikro- und/oder nanostrukturierten Oberflächen oder von mikro- und/oder nanogroß durchbrochenen Folien |
DE102009038108A1 (de) | 2009-06-25 | 2010-12-30 | Bpe E.K. | Verfahren zum Aufbringen von mikro-und/oder nanogroßen Strukturen auf feste Körper |
DE102010017357A1 (de) | 2010-06-14 | 2011-12-15 | Bpe E.K. | Verfahren zur Herstellung von Körpern mit mikro- und/oder nanostrukturierten Oberflächen oder von mikro- und/oder nanogroß durchbrochenen Folien |
DE102018108616A1 (de) * | 2018-04-11 | 2019-10-17 | Osram Opto Semiconductors Gmbh | Halbleiterbauteile-Anordnung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2816328A1 (de) * | 1977-04-15 | 1978-10-19 | Ibm | Elektrische kontaktverbindung und verfahren zum herstellen derselben |
US6297063B1 (en) * | 1999-10-25 | 2001-10-02 | Agere Systems Guardian Corp. | In-situ nano-interconnected circuit devices and method for making the same |
DE102004005255A1 (de) * | 2004-02-03 | 2005-08-18 | Siemens Ag | Verfahren zum Anordnen einer Leitungsstruktur auf einem Substrat und Substrat mit der Leitungsstruktur |
-
2007
- 2007-09-25 DE DE102007047162A patent/DE102007047162B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2816328A1 (de) * | 1977-04-15 | 1978-10-19 | Ibm | Elektrische kontaktverbindung und verfahren zum herstellen derselben |
US6297063B1 (en) * | 1999-10-25 | 2001-10-02 | Agere Systems Guardian Corp. | In-situ nano-interconnected circuit devices and method for making the same |
DE102004005255A1 (de) * | 2004-02-03 | 2005-08-18 | Siemens Ag | Verfahren zum Anordnen einer Leitungsstruktur auf einem Substrat und Substrat mit der Leitungsstruktur |
Non-Patent Citations (1)
Title |
---|
Fiedler, S. et al.: Evaluation of metallic nano-lawn structures for application in microelectronic packaging. In: Electronic Systemintegration Technology Conference, Dresden, 2006, 886-891. * |
Also Published As
Publication number | Publication date |
---|---|
DE102007047162A1 (de) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69233232T2 (de) | Elektrischer Verbindungskörper und Herstellungsverfahren dafür | |
DE102007055017B4 (de) | Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen | |
DE102007047162B4 (de) | Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat | |
EP3970210A1 (de) | Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas | |
DE102009025413A1 (de) | Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren | |
DE1765164A1 (de) | Verfahren zur Bindung von Stromleitern | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE102004047522B3 (de) | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben | |
WO2022012903A1 (de) | Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement | |
WO2014032940A1 (de) | Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte | |
DE102008058003A1 (de) | Halbleitermodul und Verfahren zu dessen Herstellung | |
DE102012105599B4 (de) | Verfahren zum Anbringen einer Metallfläche an einem Träger, Verfahren zum Anbringen eines Chips an einem Chipträger, Chip-Einhäusungsmodul und Einhäusungsmodul | |
DE102015218842A1 (de) | Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul | |
DE4122297A1 (de) | Elektronische oder optronische anordnung, insbesondere halbleiter-anordnuung | |
WO2008040307A2 (de) | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente | |
DE102010005465A1 (de) | Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses | |
DE102014107018A1 (de) | Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen | |
DE102013111748A1 (de) | Solarmodul und Solarmodulherstellungsverfahren | |
EP2198454A1 (de) | Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren | |
DE102004005022B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen | |
DE10157205A1 (de) | Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung | |
DE102006016276B3 (de) | Verfahren zum Aufbringen von Lotpartikeln auf Kontaktflächen sowie hierfür geeignete Lotpartikel und Bauteile mit Kontaktflächen | |
DE102006016090B4 (de) | Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat | |
WO2023001927A1 (de) | Verfahren zum aufbringen eines elektrischen verbindungsmaterials oder flussmittels auf ein bauelement | |
DE19904138B4 (de) | Verfahren zur Herstellung von Kontakthügeln für die Chipeinbettung in Dünnfilmanordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120309 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |