DE102015218842A1 - Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul - Google Patents

Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul Download PDF

Info

Publication number
DE102015218842A1
DE102015218842A1 DE102015218842.6A DE102015218842A DE102015218842A1 DE 102015218842 A1 DE102015218842 A1 DE 102015218842A1 DE 102015218842 A DE102015218842 A DE 102015218842A DE 102015218842 A1 DE102015218842 A1 DE 102015218842A1
Authority
DE
Germany
Prior art keywords
contact surface
layer
brought
electronic module
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015218842.6A
Other languages
English (en)
Inventor
Stefan Stegmeier
Jörg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102015218842.6A priority Critical patent/DE102015218842A1/de
Priority to PCT/EP2016/072912 priority patent/WO2017055244A1/de
Publication of DE102015218842A1 publication Critical patent/DE102015218842A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03318—Manufacturing methods by local deposition of the material of the bonding area in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und ein Elektronikmodul. Bei dem Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils, wird zunächst an die Kontaktfläche eine sich in Richtung von der Kontaktfläche weg verjüngende elektrisch leitfähige Schicht gebracht und nachfolgend wird an der Schicht in zumindest einer Erstreckungsrichtung der Kontaktfläche angrenzend Isolationsmaterial gebracht. Das Elektronikmodul ist insbesondere ein Leistungsmodul und umfasst ein Halbleiterbauteil mit einer Kontaktfläche und mit einer Leiterbahn, wobei die Kontaktfläche mittels eines solchen Verfahrens kontaktiert ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und ein Elektronikmodul.
  • In der Leistungselektronik werden Halbleiterbauelemente, etwa aktive Halbleiterbauelemente wie IBGTs, MOSFETs und Dioden oder passive Halbleiterbauelemente wie Widerstände, Kondensatoren und Induktivitäten, eingesetzt um Ströme zu schalten, elektrische Potentiale zu sperren, etc.
  • Solche Halbleiterbauelemente müssen meist elektrisch an eine Leiterbahn kontaktiert werden.
  • Für die Kontaktierung gelten je nach Einsatzzweck besondere Randbedingungen: Bei Leistungsmodulen sind Halbleiterbauelemente häufig mit einem Flächenkontakt versehen und werden flächig, insbesondere vollflächig, elektrisch leitend kontaktiert, etwa im Rahmen einer planaren Aufbau- und Verbindungstechnik wie beispielsweise SiPLIT aus dem Hause Siemens.
  • Regelmäßig wird eine solche flächige Kontaktierung derart vorgenommen, dass das Halbleiterbauelement zunächst einschließlich dessen Kontaktfläche mit Isoliermaterial beschichtet wird, nachfolgend mittels eines Lasers Isoliermaterial im Bereich der Kontaktfläche entfernt wird und anschließend in diesem Bereich mittels physikalischer Gasphasenabscheidung (PVD: (engl.) „physical vapour deposition“) eine Saatschicht aufgewachsen wird. Anschließend wird die Saatschicht mittels Fototechnik strukturiert, sodass ein Leiterkontakt flächig an das Halbleiterbauelement galvanisiert werden kann.
  • Problematisch ist der Umstand, dass mittels PVD keine Flächen, die sich in Strahlrichtung des PVD-Prozesses erstrecken, bewachsen werden können. Daher wird bei der Entfernung von Isoliermaterial an der Kontaktfläche häufig ein Öffnungswinkel eingebracht, sodass zur Strahlrichtung schräge Flächen resultieren, die leicht bewachsen werden können. Auf diese Weise können schräg auskragende Leiterbahnen von Halbleiterbauelement weggeführt werden.
  • Problematisch ist dabei, dass das Isolationsmaterial einen höheren Wärmeausdehnungskoeffizienten aufweist als beispielsweise das leitende Material der Kontakte. Dies bedeutet, dass bei Temperaturzyklen oder Lastwechseln Biegebelastungen auftreten. Solche Biegebelastungen führen typisch zu einer Rissbildung und damit schließlich zum Ausfall des Leistungsmoduls.
  • Es ist daher Aufgabe der Erfindung, ein verbessertes Verfahren zur Herstellung eines Elektronikmoduls, insbesondere eines Leistungsmoduls, anzugeben. Ferner ist es Aufgabe der Erfindung, ein verbessertes Elektronikmodul anzugeben. Insbesondere soll das Elektronikmodul möglichst robust ausbildbar sein.
  • Diese Aufgabe der Erfindung wird mit einem Verfahren mit den in Anspruch 1 angegebenen Merkmalen sowie mit einem Elektronikmodul mit den in Anspruch 8 angegebenen Merkmalen gelöst. Bevorzugte Weiterbildungen ergeben sich aus den zugehörigen Unteransprüchen, der nachfolgenden Beschreibung und der Zeichnung.
  • Bei dem erfindungsgemäßen Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils wird zunächst an die Kontaktfläche eine sich in Richtung von der Kontaktfläche weg verjüngende elektrisch leitfähige Schicht gebracht und es wird nachfolgend an die Schicht in zumindest einer Erstreckungsrichtung der Kontaktfläche angrenzend Isolationsmaterial gebracht.
  • Dabei umfasst die Wendung „an (...) bringen“ im Sinne dieser Erfindung sowohl die Formulierung „an (...) aufbringen“ als auch die Wendung „an (...) anordnen“. Auf den Zeitpunkt der Fertigstellung der Schicht – also vorab oder während des erfindungsgemäßen Verfahrens – kommt es in diesem Zusammenhang nicht zwingend an.
  • Infolge der Verjüngung der elektrisch leitenden Schicht in Richtung von der Kontaktfläche weg wird der Hauptangriffspunkt der Biegebelastung von der Kontaktfläche weggeführt. Beispielsweise kann ein Hauptangriffspunkt der Biegebelastung fern der Kontaktfläche, etwa mit einer Anbindung der elektrisch leitenden Schicht an eine Leiterbahn, gebildet sein. Da die Wärmeausdehnungskoeffizienten der Materialien von elektrisch leitender Schicht und Leiterbahn gleich oder ähnlich sein können, ist eine Zug- oder Biegefestigkeit erfindungsgemäß deutlich eher gegeben. Folglich resultiert mittels des erfindungsgemäßen Verfahrens eine deutlich höhere Zug- und Biegefestigkeit.
  • Bevorzugt wird bei dem erfindungsgemäßen Verfahren Isolationsmaterial in Erstreckungsrichtungen der Kontaktfläche vollumfänglich an die Schicht angrenzend gebracht.
  • Vorzugweise wird bei dem Verfahren gemäß der Erfindung die elektrisch leitende Schicht mittels thermischen Metallspritzens und/oder mittels Aerosol Deposition und/oder mittels Galvanisierens und/oder mittels Sinterns und/oder mittels Klebens und/oder mittels Lötens, insbesondere Diffusionslötens an die Kontaktfläche gebracht. Grundsätzlich können auch weitere, an sich bekannte, Verfahren eingesetzt werden. Der Vorteil von thermischem Metallspritzen liegt darin, dass sich von selbst ein Gauß’scher Abscheidequerschnitt einstellt, sodass eine Verjüngung der Schicht sehr leicht realisierbar ist. Insbesondere lassen sich mittels thermischen Metallspritzens auch kleine Strukturen realisieren, etwa indem geeignete Schablonen verwendet werden.
  • Bei dem Verfahren wird in einer bevorzugten Weiterbildung der Erfindung die Schicht aus oder mit Aluminium und/oder Kuper und/oder Zinn gebildet.
  • Bei dem Verfahren gemäß der Erfindung wird vorzugsweise das Isolationsmaterial mittels Jettens, insbesondere Ink-Jettens und/oder mittels Dispensens und/oder mittels Laminierens und/oder mittels Tauchens und/oder mittels Sprühens an die Schicht gebracht. Zweckmäßig kann dabei auch nachfolgend mittels Strukturierungsverfahren Isolationsmaterial lokal entfernt werden, etwa mittels Laserablation, mittels Lift-Offs oder mittels Nass- und Trockenätzens.
  • Bevorzugt wird bei dem erfindungsgemäßen Verfahren eine Leiterbahn an die Schicht kontaktiert.
  • Das erfindungsgemäße Elektronikmodul ist insbesondere ein Leistungsmodul. Das Elektronikmodul ist mit einem Halbleiterbauteil mit einer Kontaktfläche und mit einer Leiterbahn gebildet wobei die Kontaktfläche mittels eines Verfahrens wie zuvor beschrieben an die Leiterbahn kontaktiert ist.
  • Bevorzugt weist das erfindungsgemäße Elektronikmodul ein Substrat, insbesondere ein DCB-Substrat, auf, an welchem das Halbleiterbauelement, vorzugsweise mit dessen der Kontaktfläche abgewandten Seite anliegend, angeordnet ist.
  • Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
  • Es zeigen:
  • 1 ein Leistungsmodul gemäß dem Stand der Technik schematisch im Längsschnitt
  • 2 ein Substrat mit einem Halbleiterbauelement mit einer Kontaktfläche während eines ersten Schritts des erfindungsgemäßen Verfahrens zur Kontaktierung des Halbleiterbauelements schematisch im Längsschnitt,
  • 3 das Substrat mit dem Halbleiterbauelement gem. 2 während eines zweiten Schritts des erfindungsgemäßen Verfahrens schematisch im Längsschnitt,
  • 4 das Substrat mit dem Halbleiterbauelement gem. 2 und 3 während eines dritten Schritts des erfindungsgemäßen Verfahrens schematisch im Längsschnitt sowie
  • 5 ein erfindungsgemäßes Leistungsmodul nach den Schritten des erfindungsgemäßen Verfahren gemäß den 2 bis 4 schematisch im Längsschnitt.
  • Das in 1 dargestellte und herkömmlich hergestellte Leistungsmodul 10 umfasst ein Keramiksubstrat 20 mit zwei Flachseiten, welche mit Kupfermetallisierungen 30, 40 versehen sind. An einer der Kupfermetallisierungen 40 ist ein Halbleiterchip 50 mit dessen unterseitiger Chipmetallisierung 60, beispielsweise aus Silber oder Gold gebildet, über eine unterseitige Chipverbindung 70, beispielsweise eine Sinterschicht oder eine Lotverbindung, angebunden. Vom Keramiksubstrat 20 abgewandt weist der als Flachteil ausgebildete Halbleiterchip 50 eine Kontaktfläche 80 auf, welche mittels einer oberseitigen Chipmetallisierung 90, etwa aus AlSiCU oder Kupfer, gebildet ist.
  • An die Kontaktfläche 80 ist in konventioneller Weise eine Leiterbahn 100 galvanisch angebunden: Dazu wird bei der Herstellung des Leistungsmoduls 10 zur Anbindung zunächst der Halbleiterchip 50 an dessen nicht dem Keramiksubstrat zugewandten Seiten mit Isolationsmaterial 110 beschichtet. Nachfolgend wird das Isolationsmaterial 110 an der Kontaktfläche 80 mittels eines Lasers geöffnet, wobei eine kegelförmige Öffnung entsteht. Nachfolgend wird eine Saatschicht mittels PVD in die Öffnung eingebracht. Die Saatschicht wird nachfolgend mittels Fototechnik für ein nachfolgendes galvanisches Abscheiden strukturiert. Das in die Öffnung abgeschiedene Material wird nachfolgend an die Leiterbahn 100 kontaktiert.
  • Mittels des herkömmlichen Verfahrens resultiert wie in 1 dargestellt ein von der Kontaktfläche 80 fort auskragender Kontakt 130, welcher mit dem Halbleiterchip 50 Isolationsmaterial 110 einschließt. Dessen verglichen mit dem Material des Kontakts 130 größerer Wärmeausdehnungskoeffizient verringert über mehrere Temperatur- und Lastzyklen die Stabilität des Kontakts 130 erheblich.
  • Vermieden wird dieser Umstand mittels des erfindungsgemäßen Verfahrens zur Kontaktierung einer Kontaktfläche 80 eines Halbleiterbauelements 50 wie es nachfolgend anhand der 2 bis 5 erläutert wird:
    In den 2 bis 5 entspricht die Anbindung des Halbleiterchips 50 an das Keramiksubstrat 20 dem Stand der Technik wie anhand von 1 beschrieben.
  • Wie in 2 dargestellt ist wird an den Halbleiterchip 50 allerdings nicht zuerst Isolationsmaterial abgeschieden, sondern es wird zunächst ein Kontakt 200 an die Kontaktfläche 80 aufgebracht. Dazu ist eine Metallspritzeinrichtung in der Art einer Plasmasprayquelle 210 vorhanden, welche mittels Plasmasprühens metallische Kupferpartikel 215 über eine Schablone 220 auf die Kontaktfläche 80 sprüht. Dabei scheidet sich das Kupfer ein einer sich in Richtung von der Kontaktfläche 80 weg verjüngenden Kupferschicht auf der Kontaktfläche 80 ab.
  • In weiteren, nicht eigens dargestellten Ausführungsbeispielen ist anstelle einer Plasmasprayquelle 210 eine sonstige Einrichtung zum Metallspritzen, beispielsweise Coldspray oder Detonationsspritzen, oder eine Einrichtung zur Aerosol Deposition oder zum galvanischen Abscheiden mit nachfolgenden Ätzschritten oder zum Sintern oder Kleben oder Löten oder Diffusionslöten, beispielsweise zum Diffusionslöten von abgeschrägten Metallplättchen zur Bildung des Kontakts 200, vorhanden.
  • Entsprechend verjüngt sich der Kontakt 200 mit zunehmender Entfernung von der Kontaktfläche 80. Eine mechanische Belastung dieser Anordnung ist folglich wirksam ausgeschlossen.
  • Nachfolgend wird wie in 3 dargestellt Isolationsmaterial 230 an den Kontakt 200 abgeschieden. Dazu kommt beispielsweise Ink-Jetten oder Dispensen zum Einsatz. Das Isolationsmaterial 230 umgibt den Kontakt 200 in den Richtungen der flächigen Erstreckungen der Kontaktfläche 80 vollumfänglich.
  • In einem dritten Schritt wird (s. 4) mittels der oben beschriebenen Verfahren eine Leiterbahn an den Kontakt 200 abgeschieden.

Claims (8)

  1. Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils, bei welchem zunächst an die Kontaktfläche eine sich in Richtung von der Kontaktfläche weg verjüngende elektrisch leitfähige Schicht gebracht wird und nachfolgend an die Schicht in zumindest einer Erstreckungsrichtung der Kontaktfläche angrenzend Isolationsmaterial gebracht wird.
  2. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem Isolationsmaterial in Erstreckungsrichtungen der Kontaktfläche vollumfänglich an die Schicht angrenzend gebracht wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem die elektrisch leitende Schicht mittels thermischem Metallspritzen und/oder mittels Aerosol Deposition und/oder mittels Galvanisierens und/oder mittels Sinterns und/oder mittels Klebens und/oder mittels Lötens, insbesondere Diffusionslötens an die Kontaktfläche gebracht wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem die Schicht aus oder mit Aluminium und/oder Kuper und/oder Zinn gebildet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem das Isolationsmaterial mittels Jettens, insbesondere Ink-Jettens und/oder mittels Dispensens und/oder mittels Laminierens und/oder mittels Tauchens und/oder mittels Sprühens an die Schicht gebracht wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem eine Leiterbahn an die Schicht kontaktiert wird.
  7. Elektronikmodul, insbesondere Leistungsmodul, mit einem Halbleiterbauteil mit einer Kontaktfläche und mit einer Leiterbahn, bei welchem die Kontaktfläche mittels eines Verfahrens nach einem der vorhergehenden Ansprüche an die Leiterbahn kontaktiert ist.
  8. Elektronikmodul nach dem vorhergehenden Anspruch, welches ein Substrat, insbesondere DCB-Substrat, aufweist, an welchem das Halbleiterbauelement, vorzugsweise mit dessen der der Kontaktfläche abgewandten Seite anliegend, angeordnet ist.
DE102015218842.6A 2015-09-30 2015-09-30 Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul Ceased DE102015218842A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015218842.6A DE102015218842A1 (de) 2015-09-30 2015-09-30 Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
PCT/EP2016/072912 WO2017055244A1 (de) 2015-09-30 2016-09-27 Verfahren zur kontaktierung einer kontaktfläche eines halbleiterbauteils und elektronikmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015218842.6A DE102015218842A1 (de) 2015-09-30 2015-09-30 Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul

Publications (1)

Publication Number Publication Date
DE102015218842A1 true DE102015218842A1 (de) 2017-03-30

Family

ID=57103987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015218842.6A Ceased DE102015218842A1 (de) 2015-09-30 2015-09-30 Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul

Country Status (2)

Country Link
DE (1) DE102015218842A1 (de)
WO (1) WO2017055244A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213930A1 (de) * 2017-08-10 2019-02-14 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leistungsmoduls
DE102017215039A1 (de) * 2017-08-29 2019-02-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480839A (en) 1993-01-15 1996-01-02 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
DE10353676A1 (de) 2003-11-17 2005-06-30 Siemens Ag Raue Kontakte
US8618658B1 (en) 2010-03-19 2013-12-31 Amkor Technology, Inc. Semiconductor device and fabricating method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4241284B2 (ja) * 2003-09-19 2009-03-18 カシオ計算機株式会社 半導体装置
US8338317B2 (en) * 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
US8766440B2 (en) * 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
US8912047B2 (en) * 2011-05-18 2014-12-16 Infineon Technologies Ag Method for producing a metal layer on a substrate and device
US9543252B2 (en) * 2012-07-11 2017-01-10 Mitsubishi Electric Corporation Semiconductor apparatus and method for producing the same
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
CN104051383B (zh) * 2013-03-15 2018-02-27 台湾积体电路制造股份有限公司 封装的半导体器件、封装半导体器件的方法以及PoP器件
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9941244B2 (en) * 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480839A (en) 1993-01-15 1996-01-02 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
DE10353676A1 (de) 2003-11-17 2005-06-30 Siemens Ag Raue Kontakte
US8618658B1 (en) 2010-03-19 2013-12-31 Amkor Technology, Inc. Semiconductor device and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213930A1 (de) * 2017-08-10 2019-02-14 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leistungsmoduls
WO2019030254A1 (de) * 2017-08-10 2019-02-14 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls
DE102017215039A1 (de) * 2017-08-29 2019-02-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls

Also Published As

Publication number Publication date
WO2017055244A1 (de) 2017-04-06

Similar Documents

Publication Publication Date Title
DE102013104739A1 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
WO2012034752A1 (de) Trägersubstrat für ein optoelektronisches bauelement, verfahren zu dessen herstellung und optoelektronisches bauelement
WO2016146323A2 (de) Chipanordnung und verfahren zur ausbildung einer kontaktverbindung
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
WO2019030254A1 (de) Verfahren zur herstellung eines leistungsmoduls
DE112016001670B4 (de) auelement und Verfahren zur Herstellung eines Bauelements
DE102015218842A1 (de) Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
EP3281218A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE102005006281A1 (de) Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102018214778A1 (de) Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
EP2737542B1 (de) Herstellungsverfahren einer solarzelle
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012110382A1 (de) Substrat sowie Verfahren zum Herstellen eines Substrates
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
DE102019132852A1 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE112017001206B4 (de) Elektrodenverbindungsstruktur und Leiterrahmen
DE102004030800A1 (de) Verfahren zur Herstellung einer keramischen Leiterplatte
DE102019211333A1 (de) Verfahren zur Fertigung einer Leiterbahn, zur Fertigung eines Elektronikmoduls und Elektronikmodul
DE102023103394A1 (de) Leiterplattenanordnung
DE102014106763B4 (de) Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R163 Identified publications notified
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final