DE102005006281A1 - Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben - Google Patents
Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102005006281A1 DE102005006281A1 DE102005006281A DE102005006281A DE102005006281A1 DE 102005006281 A1 DE102005006281 A1 DE 102005006281A1 DE 102005006281 A DE102005006281 A DE 102005006281A DE 102005006281 A DE102005006281 A DE 102005006281A DE 102005006281 A1 DE102005006281 A1 DE 102005006281A1
- Authority
- DE
- Germany
- Prior art keywords
- metallic
- gold plating
- intermediate layer
- gold
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Die Erfindung betrifft ein Halbleiterbauteil (7) mit Goldbeschichtungen (1 bis 5) und Verfahren zur Herstellung desselben. Dazu werden bzw. sind die Goldbeschichtungen (1 bis 4) auf metalischen oder keramischen Komponenten (6) des Halbleiterbauteils (7) aufgebracht, wobei die Goldbeschichtungen (1 bis 4) eine multifuktionale mehrlagige Metallbeschichtung (8) mit minimaler Goldauflage (9) aufweisen. Die Goldauflage hat eine Dicke d¶G¶ mit d¶G¶ 0,5 mum. Außerdem ist mindestens eine metallische Zwischenlage (10) zwischen der Goldauflage (9) und den metallischen bzw. keramischen Komponenten (6) angeordnet.
Description
- Die Erfindung betrifft ein Halbleiterbauteil mit Goldbeschichtungen auf metallischen oder keramischen Komponenten des Halbleiterbauteils. Goldbeschichtungen auf Oberseiten von Halbleiterbauteilkomponenten sind teilweise erforderlich, um die darunter liegenden metallischen Schichten vor Korrosion, Oxidation und/oder Sulfidation zu schützen. Dieses trifft besonders für Außenkontakte zu, die aus einem Kunststoffgehäuse eines Halbleiterbauteils herausragen.
- Diese Goldbeschichtungen sind jedoch in ihrer Dicke zwischen 2,5 μm und 5 μm für den Lötprozess störend, zumal das Gold mit dem aufgebrachten Lötzinn intermetallische, spröde Phasen bilden kann, welche die Lötfuge verspröden. Somit ist der Anwender, bzw. der Abnehmer gezwungen, vor einem Auflöten der Außenkontakte auf eine übergeordnete Schaltungsplatine die Goldbeschichtung zu entfernen. Andererseits würden die hauptsächlich aus Kupfer oder Kupferlegierungen bestehenden Außenanschlüsse bzw. Außenkontakte eines Halbleiterbauteils ohne den Goldschutz in ihrer Lagerfähigkeit stark begrenzt sein, da das Kupfer anläuft und eine Benetzung der angelaufenen Schicht aus Kupferoxid und Kupfersulfid nicht sicher benetzbar ist.
- Goldbeschichtungen sind außerdem auf Komponenten des Halbleiterbauteils eingesetzt, auf denen Halbleiterchips mit ihren Rückseiten zu befestigen sind. In diesen Fällen haben sich ebenfalls Goldschichten mit einer Dicke von 2,5 μm bis 5 μm bewährt, um eine sichere eutektische Verschmelzung zwischen der Goldbeschichtung und dem Silizium der Rückseite des Halbleiterchips zu erreichen. Weiterhin werden in einem Halbleiterbauteil Goldbeschichtungen auf Kontaktanschlussflächen von Verdrahtungsstrukturen in einer Dicke von 2,5 μm bis 5 μm eingesetzt, um daran Bonddrähte über eutektisches Verschmelzen mit dem Aluminium der Bonddrähte zu bewirken.
- Auch Innenflachleiter zeigen bei herkömmlichen Bauteilen eine derartige Goldbeschichtung über 2,5 μm Dicke, sodass sichergestellt ist, dass der Bonddraht von den Kontaktflächen des Halbleiterchips kommend auf Kontaktanschlussflächen eines Flachleiters gebondet werden kann. Bei der Dicke der Schichten wird versucht, Fertigungskosten dadurch einzusparen, dass das Gold selektiv auf die Stellen der Komponenten aufgebracht wird, auf denen eine Goldbeschichtung erforderlich ist. Jedoch zeigt es sich, dass Justage und selektives Aufbringen einer derartigen Goldbeschichtung die Fertigungskosten in die Höhe treibt.
- Aufgabe der Erfindung ist es, für Komponenten mit mehrlagiger Beschichtung eine Goldauflage anzugeben, die großflächig auf den Halbleiterkomponenten angewandt werden kann, ohne selektive Zwischenschritte durchführen zu müssen und die dennoch die Fertigungskosten vermindert. Außerdem ist es eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauteils mit Goldbeschichtungen anzugeben.
- Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird ein Halbleiterbauteil mit Goldbeschichtungen auf metallischen oder keramischen Komponenten des Halbleiterbauteils geschaffen, wobei die Goldbeschichtungen eine multifunktionale mehrlagige Metallbeschichtung mit minimaler Goldauflage aufweisen. Dabei hat die Goldauflage eine Dicke dG mit dG ≤ 0,5 μm. Außerdem ist mindestens eine metallische Zwischenlage zwischen der Goldauflage und den metallischen bzw. keramischen Komponenten angeordnet.
- Dieses Halbleiterbauteil mit Goldbeschichtungen hat den Vorteil, dass die Dicke dG mit dG ≤ 0,5 μm sowohl für ein Bonden von Halbleiterchips auf derartigen Goldbeschichtungen einer Chipinsel eines Flachleiterrahmens als auch ein Anbringen von Bonddrähten auf derartigen Goldbeschichtungen ermöglicht, und außerdem diese Dicke ausreicht, Außenkontaktflächen und Außenkontakte des Halbleiterbauteils vor Korrosion, Oxidation und/oder Sulfidation zu schützen, ohne dass die dünne Goldauflage einen nachfolgenden Lötvorgang behindert oder zu Versprödungen des Lotzinns führt.
- Ein weiterer Vorteil dieses Halbleiterbauteils liegt darin, dass die Goldbeschichtungen nicht selektiv aufzubringen sind, da mit dieser Goldbeschichtung sowohl Zinnlote benetzt werden können, als auch die üblichen Bondvorgänge zum Aufbringen von Halbleiterchips oder zum Anbringen von Bonddrähten durchgeführt werden können. Damit ist gleichzeitig eine erhebliche Kosteneinsparung in der Fertigungstechnik verbunden, zumal eine große Anzahl von Fertigungsschritten für ein selektives Aufbringen von dicken Goldbeschichtungen mit dG > 0,5 μm entfallen.
- In einer bevorzugten Ausführungsform der Erfindung weist die mehrlagige Metallbeschichtung neben der Goldauflage eine Zwischenlage aus diffusionshemmendem Material auf. Dieses diffusionshemmende Material verhindert einerseits, dass Gold sich mit dem darunter liegenden Metall der metallischen Komponenten des Halbleiterbauteils verbindet und somit für ein Bonden oder ein Verlöten nicht mehr zur Verfügung steht, und zum anderen schützt es davor, dass Kupfer in die sich bildende Verbindung aus Lotzinn und Gold, bzw. aus Bondmaterial und Gold eindiffundiert, und für eine Versprödung dieser Verbindungen sorgt.
- Weiterhin kann in einer bevorzugten Ausführungsform der Erfindung die mehrlagige Metallbeschichtung als Zwischenlage eine Schichtfolge aus Nickel mit einer Dicke dN und Palladium mit einer Dicke dP aufweisen. Dabei beträgt die Dicke dN von Nickel zwischen 3 μm ≤ dN ≤ 5 μm und die Dicke dP von Palladium zwischen 0,1 μm ≤ dP ≤ 0,3 μm. Die Kombination aus Nickel und Palladium hat den Vorteil, dass sich keine intermetallischen Phasen zwischen Nickel als diffusionshemmendes Material und der Goldauflage bilden können. Dieses wird durch die zweite Zwischenlage aus Palladium oder durch weitere Zwischenlagen behindert.
- Schließlich ist es möglich, für die mehrlagige Metallbeschichtung eine Zwischenlage aus NiCo mit einer Dicke dNiCo zwischen 3 μm ≤ dNiCo ≤ 5 μm vorzusehen. Die Zwischenschicht aus NiCo hat den Vorteil, dass sie sowohl als Diffusionssperre in der einen Richtung bspw. von einer kupfernen Komponente zu der Goldauflage und umgekehrt von der Goldauflage zu der Kupferkomponente dienen kann, und außerdem verbessert die NiCo-Zwischenschicht die Adhäsion der Goldauflage auf der Komponente und stellt somit einen Haftvermittler zwischen Kupferkomponente und Goldauflage dar. Die Adhäsion oder Haftung der mehrlagigen Metallbeschichtung kann auch durch eine Titanschicht auf der metallischen Komponente des Halbleiterbauteils verbessert werden, wobei als Sperrschicht für Nickel auch Wolfram eingesetzt werden kann. Anstelle der NiCo-Schicht kann auch eine Schichtfolge aus Kobalt und Palladium eingesetzt werden, wobei Kobalt in einer Dicke dCo von 3 μm ≤ dCo ≤ 5 μm auf der metallischen Komponente angeordnet ist.
- In einer bevorzugten Ausführungsform der Erfindung ist das Halbleiterbauteil ein Hochfrequenzleistungsbauteil mit einem Hohlraumgehäuse aus Kunststoff und einem metallischen Bodenbereich, der die mehrlagige Metallbeschichtung mit Goldauflage aufweist. Insbesondere bei Leistungsbauteilen, die eine hohe Verlustwärme entwickeln ist es entscheidend, dass es zu keiner Diffusion zwischen der Goldauflage und dem darunter angeordneten Metall der metallischen Komponente kommt. Außerdem ist es von Vorteil, wenn die Verlustwärme über einen metallischen Bodenbereich an die Umgebung abgegeben werden kann, zumal, wenn das übrige Gehäuse nicht aus Keramik, die üblicherweise für Hochfrequenzbauteile eingesetzt wird, besteht, sondern aus dem preiswerteren Kunststoff.
- Ein derartiges Halbleiterbauteil hat den Vorteil, dass durch das Kunststoffhohlraumgehäuse eine erhebliche Kosteneinsparung möglich ist, zumal derartige Kunststoffgehäuse in Massenproduktion mit Spritzgussverfahren hergestellt werden können, während für die Keramikhohlraumgehäuse kostenintensive Sinterverfahren mit entsprechenden Druck- und Temperaturversorgungsmitteln einzusetzen sind.
- In einer weiteren bevorzugten Ausführungsform der Erfindung weist der metallische Bodenbereich einen in einen Hohlraumgehäuserahmen eingelöteten Bodenflansch auf. Dieser Bodenflansch weist Kupfer und/oder eine Kupferlegierung auf. Dabei ist der Bodenflansch derart in dem Hohlraumgehäuserahmen an geordnet, dass die mehrlagige Metallbeschichtung mit Goldauflage dem Hohlraum des Hohlraumgehäuses zugewandt ist.
- Dieser Aufbau hat den Vorteil, dass durch eine neuartige Beschichtung des aus Kunststoff bestehenden Hohlraumgehäuserahmen, die ebenfalls eine erfindungsgemäße Goldauflage zum Abschluss aufweist, nun mit einem einfachen Zinnlot eine flächige Verbindung zwischen Hohlraumgehäuserahmen aus Kunststoff mit Spezialbeschichtung und dem Bodenflansch mit erfindungsgemäßer Beschichtung fertig gestellt werden kann.
- Darüber hinaus weist vorzugsweise der Bodenflansch auf einer einem Halbleiterchip zugewandten Fläche die mehrlagige erfindungsgemäße Metallbeschichtung mit Goldauflage auf. Das bedeutet, dass der gesamte metallische Bodenbereich mit der erfindungsgemäßen Beschichtung großflächig versehen werden kann, und auf dieser großflächigen erfindungsgemäßen Beschichtung nun auch Halbleiterchips aus Silizium vor dem Zusammenbau mit dem Kunststoffgehäuserahmen aufgebracht werden können. Dabei wird der Bodenflansch extern auf eine Temperatur von etwa 430 °C erwärmt, sodass sich zwischen Silizium und der dünnen Goldauflage eine eutektische Schmelze ausbildet, die den metallischen Bodenbereich mit der Rückseite des Halbleiterchips mechanisch und elektrisch verbindet. Andererseits ist es auch von Vorteil, wenn die dem Bodenflansch zugewandte Seite einer Komponente des Halbleiterbauteils die mehrlagige erfindungsgemäße Metallbeschichtung mit Goldauflage aufweist.
- Vorzugsweise weist der Bodenflansch eine Legierung aus Kupfer und Wolfram auf. Diese Legierung hat den Vorteil, dass sie durch den Anteil an Wolfram eine höhere Verlustleistung weiterleiten kann. Gleichzeitig ermöglicht diese Legierung ein Aufbringen einer Diffusionssperre aus reinem Wolfram, ohne dass eine adhäsionsverbessernde Schicht aus Titan erforderlich wird.
- In einer weiteren Ausführungsform der Erfindung weist der Bodenflansch eine Legierung aus Kupfer und Molybdän aus. Auch diese Legierung hat den Vorteil der höheren Temperaturbelastbarkeit und ist somit prädestiniert für Hochfrequenzleistungsbauteile.
- In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Hohlraumgehäuse aus Kunststoff Flachleiter auf. Diese Flachleiter sind in dem Hohlraum angeordnet und in einem Kunststoffgehäuserahmen eingebettet und ragen aus dem Hohlraumgehäuserahmen heraus, wobei die Flachleiter Kupfer und/oder eine Kupferlegierung aufweisen und die mehrlagige Metallbeschichtung mit Goldauflage auf beiden Oberflächen der Flachleiter aufgebracht ist.
- Das hat den Vorteil, dass im Hohlraumbereich die Flachleiterenden Bonddrähte aufnehmen können, bzw. auf diesen Flachleiterenden gebondet werden kann, während die Unterseiten der Flachleiter im Außenbereich mit einer übergeordneten Schaltungsplatine verlötet werden können. Somit ermöglicht die erfindungsgemäße mehrlagige Metallbeschichtung mit einer Goldauflage, dass sie vielseitig einsetzbar ist, einmal zum Bonden, zum anderen zum Löten und schließlich zum Fixieren von Silizium-Halbleiterchips, wie oben erwähnt. Somit ist das Halbleiterbauteil mit seinen Flachleitern aus Kupfer und/oder einer Kupferlegierung mit mehrlagiger Metallbeschichtung und Goldauflage auf eine übergeordnete Schaltungsplatine lötbar, ohne dass die Goldauflage vorher vom Anwender abgeätzt werden muss, wie dass bei konventionellen Goldbeschichtungen von über 2,5 μm Dicke nachteilig der Fall ist.
- Vorzugsweise weist das Halbleiterbauteil ein Gehäuse mit Keramikrahmen auf, der besonders gut für Hochfrequenzbauteile geeignet ist. Auch bei dieser Komponente wird erfolgreich und vorteilhaft die erfindungsgemäße Metallbeschichtung mit dünner Goldauflage eingesetzt.
- Ein Verfahren zur Herstellung eines Halbleiterbauteils mit Goldbeschichtungen, weist folgende Verfahrensschritte auf. Zunächst werden metallische oder keramische Komponenten eines Halbleiterbauteils hergestellt. Danach erfolgt das mehrlagige Beschichten der Oberseiten der Komponenten mit mindestens einer metallischen Zwischenlage. Schließlich wird auf diese metallische Zwischenlage eine Goldauflage in einer Dicke dG mit dG ≤ 0,5 μm aufgebracht. Nachdem die Komponenten in dieser Weise beschichtet wurden, wird der Zusammenbau des Halbleiterbauteils unter Einsatz der Komponenten mit Goldauflage durchgeführt.
- Dieses Verfahren hat den Vorteil, dass sämtliche metallischen Komponenten sowohl auf ihrer Oberseite als auch auf ihrer Unterseite mit identischen metallischen Beschichtungen versehen werden können und sowohl für ein Löten als auch für ein Bonden zum Verbinden der Komponenten untereinander zur Verfügung stehen. Es muss folglich kein Unterschied in der Dicke der Goldauflage vorgesehen werden, und außerdem wird die Goldauflage auf ein Minimum reduziert, sodass ein selektives Aufbringen der Goldauflage nicht erforderlich ist.
- Somit entfallen bei diesem Verfahren die sonst üblichen und kostenintensiven Schritte, um ein selektives Beschichten der Komponenten mit entsprechend dicken Goldauflagen durchzuführen. Die Fertigung von derartigen Halbleiterbauteilen wird dadurch vereinfacht und gleichzeitig werden Kosten eingespart. Zusätzlich wird die Zuverlässigkeit von Lötverbindungen innerhalb des Halbleiterbauteils, aber auch außerhalb des Halbleiterbauteils zu übergeordneten Schaltungsplatinen verbessert, da aufgrund der geringen Goldauflage eine Versprödung durch intermetallische Phasen mit den Lotmaterialien unterbunden wird.
- In einem weiteren Verfahrensschritt wird vor dem mehrlagigen Beschichten der Oberseiten der Komponenten mit mindestens einer metallischen Zwischenlage die Oberseite mit Alkohol gereinigt. Dieser Verfahrensschritt hat den Vorteil, dass die Oberseiten und Oberflächen entfettet werden, bevor die mehrlagige Metallbeschichtung aufgebracht wird.
- Weiterhin wird vor dem mehrlagigen Beschichten der Oberseiten der Komponenten mit mindestens einer metallischen Zwischenlage die Oberseite mittels Glimmentladungs-Techniken sensibilisiert. Dieses Sensibilisieren mit einer Glimmentladungstechnik hat neben dem Reinigen durch Alkohol den Effekt, dass die Oberseiten leicht aufgeraut werden und somit die Haftfähigkeit zwischen mehrlagiger Beschichtung und der Oberseite der Komponente verbessert wird.
- Weiterhin kann vor dem Aufbringen einer Zwischenlage eine Plasmavorbehandlung der Oberfläche der metallischen Komponenten mittels Metallionenbehandlung durchgeführt werden. Die Metallionenbehandlung unterscheidet sich von der Glimmentladung dadurch, dass anstelle der bei der Glimmentladung überwiegend auftreffenden Elektronen nun Metallionen auf die Oberseite der metallischen Komponente auftreffen, womit insbe sondere größere Kontaminationspartikel und Korrosions-, Oxidations- und/oder Sulfidationsrückstände abpoliert werden können.
- Zum mehrlagigen Beschichten der Oberseiten metallischer Komponenten mit mindestens einer metallischen Zwischenlage werden vorzugsweise hoch aktive PVD-Verfahren eingesetzt. Derartige physikalische Abscheideverfahren haben den Vorteil, dass sie unabhängig vom Schmelzpunkt eines Metalls eine hohe Abscheiderate ermöglichen. Insbesondere für hochschmelzende Metalle wie Wolfram, Nickel oder Kobalt ist ein derartiges PVD-Verfahren von besonderem Vorteil.
- Zum Aufbringen des Bodenflansches auf einen Hohlraumgehäuserahmen wir auf dem Bodenflansch nach dem Aufbringen der mehrlagigen Metallbeschichtung mit Goldauflage auf dieser Goldauflage zumindest im Randbereich des Bodenflansches eine Lotschicht galvanisch abgeschieden. Dieses galvanische Abscheiden einer Lotschicht hat den Vorteil, dass eine gleichmäßig dicke Lotschicht erreicht werden kann.
- Besteht die metallische Komponente aus Kupfer oder einer Kupferlegierung, so ist es von Vorteil, dass als erste Zwischenlage Ni in einer Dicke dN mit 3 μm ≤ dN ≤ 5 μm aufgebracht wird. Als eine zweite Zwischenlage kann Pd in einer Dicke dP mit 0,1 μm ≤ dP ≤ 0,3 μm auf die erste Zwischenlage aus Ni aufgebracht werden. Während das Ni als Diffusionssperre dient, verbessert das Pd die Haftfähigkeit der Metalle aufeinander. Dabei ist von besonderem Vorteil die hohe Affinität des Palladiums zur Goldauflage.
- Schließlich wird auf die mindestens eine Zwischenlage die Goldauflage in einer Dicke dG ≤ 0,5 μm, vorzugsweise mit ei ner Dicke dG zwischen 0,3 μm ≤ dG ≤ 0,5 μm aufgebracht. Mit dieser Goldauflage ist die erfindungsgemäße mehrlagige Beschichtung abgeschlossen, wobei diese Goldauflage nicht selektiv aufgebracht werden muss, sondern aufgrund ihrer Dünne auf sämtlichen metallischen Komponenten aufbringbar ist. Die dünne Goldauflage ermöglicht sowohl ein Bonden von Drähten als auch ein Bonden von Halbleiterchips sowie eine Verbindung von Komponenten des Halbleiterbauteils mithilfe der Löttechnik. Weiterhin wird eine Zwischenlage als Diffusionssperrschicht aus NiCo einer Dicke von dNiCo mit 3 μm ≤ dNiCo ≤ 5 μm aufgebracht. Diese intermetallische Verbindung aus Ni und Co hat den Vorteil einer niedrigeren Schmelztemperatur, sodass diese auch mit einer Aufdampftechnik aufbringbar ist, womit die hohen Kosten eines PVD-Verfahrens vermieden werden.
- Zusammenfassend ist festzustellen, dass die Chipmontage und das Drahtbonden eine Mindestgoldschichtdicke auf den metallischen Komponenten erfordern. Andererseits erfordern zuverlässige Lötverbindungen in den Applikationen wesentlich dünnere maximale Goldschichtdicken. Schließlich ist ein selektives Vergolden von Komponenten für Halbleiterbauteile kostenmäßig nicht effektiv. Auch werden durch eine Gesamtvergoldung der Komponenten, insbesondere wenn es sich um Außenkontakte handelt, die Kosten beim Kunden erhöht, da ein Entgolden und ein Verzinnen der Außenkontakte erforderlich wird.
- Die erfindungsgemäßen mehrlagigen Metallschichten auf metallischen Komponenten können demgegenüber ganzflächig mit gleichbleibender Dicke abgeschieden werden und sind sowohl für die Chipmontage, für das Drahtbonden als auch für das Löten in der Applikation einsetzbar, sodass hier eine multifunktionale mehrlagige Metallbeschichtung mit minimaler Goldauflage sowohl die Kosten für die Herstellung eines Halblei terbauteils als auch die Kosten für das Herstellen einer Schaltungsplatine mit entsprechenden Halbleiterbauteilen vermindert und die Zuverlässigkeit des Halbleiterbauteils erhöht.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit Goldbeschichtungen auf metallischen oder halbleitenden Komponenten des Halbleiterbauteils gemäß einer Ausführungsform der Erfindung; -
2 zeigt einen schematischen Querschnitt durch eine metallische Komponente eines Halbleiterbauteils mit einer Zwischenschicht und einer Goldauflage; -
3 zeigt einen schematischen Querschnitt durch eine metallische Komponente eines Halbleiterbauteils mit zwei Zwischenschichten und einer Goldauflage; -
4 zeigt einen schematischen Querschnitt durch einen beidseitig beschichteten Bodenflansch; -
5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit übergeordneter Schaltungsplatine und Kühlkörper; -
6 zeigt eine Vergrößerung des Ausschnitts A der5 mit Hohlraumgehäuserahmen aus Kunststoff und Flachleitern auf einer Schaltungsplatine. -
1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil7 mit Goldbeschichtungen1 bis5 auf metallischen oder halbleitenden Komponenten6 des Halbleiterbauteils7 gemäß einer Ausführungsform der Erfindung. In dieser Ausführungsform der Erfindung ist das Halbleiterbauteil7 ein Hochfrequenzleistungsbauteil, das ein Hohlraumgehäuse12 aus einem Kunststoff13 aufweist, wobei das Hohlraumgehäuse12 aus drei Komponenten zusammengesetzt ist. Eine der Komponenten ist ein metallischer Bodenbereich14 , der aus einer Kupferplatte als Bodenflansch16 besteht, welcher beidseitig mit einer erfindungsgemäßen mehrlagigen Metallbeschichtung8 beschichtet ist. Dieser Bodenflansch16 ist mit seiner Fläche17 dem Hohlraum22 zugewandt und weist eine Goldbeschichtung3 auf, die sowohl für ein Löten mit einem Zinnlot, als auch zum eutektischen Löten mit entsprechenden Halbleiterchips18 ,19 und20 geeignet ist. - Dieser Bodenflansch
16 kann außerhalb des Kunststoffgehäuses12 sowohl auf seiner Fläche17 als auch auf seiner gegenüberliegenden Fläche28 zunächst mit einer Beschichtungsfolge aus mehreren Beschichtungslagen beschichtet werden, wobei zunächst die Zwischenlage aufgebracht wird und zum Abschluss eine Goldauflage beidseitig abgeschieden wird. Unabhängig von dem Kunststoffgehäuse12 können auf diesem Bodenflansch16 mit einer Goldauflage von ≤ 0,5 μm die Halbleiterchips18 ,19 und20 mittels einer eutektischen Schmelze auflegiert werden, was bei ca. 430 °C Lottemperatur geschieht, da die Temperatur der eutektischen Schmelze bei 377 °C liegt. - Aufgrund der erfindungsgemäßen Goldauflage kann in den Randbereichen des Bodenflansches
16 eine Lötschicht galvanisch aufgebracht werden, die ein Verlöten mit einer speziellen Beschichtung des Kunststoffgehäuserahmens18 ermöglicht. Dazu sind auf dem Kunststoffgehäuserahmen zwei Haftvermittlungsschichten aus Chrom und Kupfer aufgebracht, die von einer diffusionshemmenden Schicht aus Nickel abgeschlossen werden. Wird die Komponente6 bzw. der Bodenflansch16 mit einer Lotschicht im Randbereich auf der Goldauflage bei entsprechender Lotschmelztemperatur in Kontakt gebracht, so verbindet sich mechanisch und elektrisch der Bodenflansch16 mit dem Kunststoffgehäuserahmen15 , ohne dass zusätzliche Ankerelemente vorzusehen sind. - Neben dem Bodenflansch
16 weist das Halbleiterbauteil7 als weitere metallische Komponenten Flachleiter21 aus einer Kupferlegierung auf. Die Flachleiter21 sind mit einem ersten Ende in dem Hohlraum23 des Hohlraumgehäuses12 angeordnet und mit einem mittleren Bereich in dem Hohlraumgehäuserahmen15 aus Kunststoff eingebettet und mit einem zweiten Ende stehen sie als Außenkontakte aus dem Kunststoffgehäuse heraus. Bevor die Flachleiter21 in den Kunststoffgehäuserahmen15 des Hohlraumgehäuses12 eingebettet werden, werden die Flachleiter21 großflächig mit der erfindungsgemäßen Beschichtung beaufschlagt. - Auch hier wird ein beidseitiges Beschichten mit der erfindungsgemäßen metallischen Beschichtung
8 vorgesehen, um einerseits ein Bonden im Inneren des Hohlraums22 zu ermöglichen und andererseits ein Anbringen der Unterseite28 der Flachleiter21 auf einem übergeordneten Schaltungsträger. Somit werden identische Beschichtungen auf den Ober- und Unterseiten (24 ,28 ) der Flachleiter und auf den Ober- und Unterseiten (24 ,28 ) des Bodenflansches großflächig aufgebracht, und es werden keine selektiven Aufbringungsverfahren, die kostenintensiv sind, eingesetzt. - Danach werden diese Komponenten
6 mithilfe einer Spritzgusstechnik in einem Spritzgussrahmen befestigt, wobei die Flachleiter21 in den Spritzgussrahmen eingebettet werden, während der Bodenflansch16 an den Hohlraumgehäuserahmen15 aus Kunststoff13 unter Bilden einer Lotschicht25 angelötet wird. Danach stehen die auf dem Bodenflansch16 angeordneten Halbleiterchips18 ,19 und20 zum Verbinden mit Bonddrähten32 zur Verfügung. Auf den Oberseiten24 der Halbleiterchips18 ,19 und20 sind Goldbeschichtungen5 angeordnet, die als Kontaktflächen dienen und genauso eine mehrlagige Metallbeschichtung8 aufweisen wie die übrigen metallischen Komponenten6 . Nun können Bondverbindungen29 zwischen den mehrlagigen Metallbeschichtungen8 hergestellt werden und damit steht ein Hochfrequenzleistungshalbleiterbauteil7 mit einem Kunststoffgehäuse12 zur Verfügung. - Zur Abschirmung der Halbleiterchips
18 ,19 und20 kann auf den Kunststoffgehäuserahmen15 eine metallische Abdeckung30 aufgebracht werden, die auf ihrer dem Hohlraum22 zugewandten Seite ebenfalls eine erfindungsgemäße mehrlagige Metallbeschichtung8 aufweist und auf den Kunststoffgehäuserahmen15 über eine oben bereits erwähnte Lötschicht25 aufgelötet ist. Diese metallische Abdeckung30 schirmt gleichzeitig das Hochfrequenzleistungsbauteil gegen Störstrahlungen ab. -
2 zeigt einen schematischen Querschnitt durch eine metallische Komponente6 eines Halbleiterbauteils mit einer metallischen Zwischenschicht10 und einer Goldauflage9 . Die Zwischenschicht10 ist auf der Oberseite24 der metallischen Komponente6 aufgebracht und besteht in diesem Ausführungsbeispiel aus NiCo mit einer Dicke dNiCo zwischen 3 μm ≤ dNiCo ≤ 5 μm. Auf dieser Zwischenschicht10 aus diffusionshemmendem Material11 ist die Goldauflage9 in eine Di cke dG ≤ 0,5 μm aufgebracht. Mit dieser Schichtkombination, die gleichmäßig auf alle metallischen Komponenten6 eines Halbleiterbauteils, insbesondere eines Hochfrequenzleistungsbauteils aufgebracht werden kann, ergibt sich eine Kostenreduzierung aufgrund der einheitlichen Art der Abscheidung der einzelnen Metalllagen dieser mehrlagigen Metallbeschichtung8 . -
3 zeigt einen schematischen Querschnitt durch eine metallische Komponente6 eines Halbleiterbauteils mit zwei Zwischenschichten10 und einer Goldauflage9 . Dabei besteht die erste Zwischenschicht10 , die unmittelbar auf der Oberseite24 der metallischen Komponente6 aufgebracht ist, aus Nickel bzw. einer Nickellegierung und hat eine Dicke von dN, die zwischen 3 μm ≤ dN ≤ 5 μm liegt, während darüber eine Metalllage aus Palladium mit einer Dicke dP zwischen 0,1 μm ≤ dP ≤ 0,3 μm aufgebracht ist. Eine derartige Beschichtung kann einseitig auf die metallische Komponente6 aufgebracht werden wie in3 gezeigt oder auch beidseitig auf eine metallische Komponente6 aufgebracht werden, wie es die nachfolgende4 zeigt. -
4 zeigt einen schematischen Querschnitt durch einen beidseitig beschichteten Bodenflansch16 . Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die Schichtfolge der mehrlagigen Metallbeschichtung8 entspricht der Schichtfolge in3 , jedoch ist diese Bauteilkomponente6 in Form eines Bodenflansches16 beidseitig beschichtet, sodass innerhalb des Hohlraumes des Hohlraumgehäuses Silizium-Halbleiterchips auf eine Oberseite24 des Bodenflansches16 aufgebracht werden können und im Außenbereich des Halbleiterbauteils auf dem Bodenflansch16 und auf dessen Unterseite28 eine Lotverbindung zu einem Kühlkörper27 möglich wird. -
5 zeigt einen schematischen Querschnitt eines Halbleiterbauteils7 mit übergeordneter Schaltungsplatine23 und einem Kühlkörper27 . Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die übergeordnete Schaltungsplatine23 weist eine Aussparung31 auf, sodass das Halbleiterbauteil7 , wie es in1 dargestellt wird, mit seinem metallischen Bodenbereich14 und der mehrlagigen Metallbeschichtung8 mit Goldauflage unmittelbar auf den Kühlkörper27 aus einem wärmeleitenden Metall aufgelötet werden kann. -
6 zeigt eine Vergrößerung des Ausschnitts A der5 mit Hohlraumgehäuserahmen15 aus Kunststoff13 und mit einem Flachleiter21 auf einer Schaltungsplatine23 . Mit dieser6 wird die Multifunktionalität der erfindungsgemäßen Goldbeschichtung demonstriert, indem innerhalb des Flachleiterrahmens13 die multifunktionale mehrlagige Metallbeschichtung8 mit minimaler Goldauflage9 zum Anbringen eines Bonddrahtes32 eingesetzt wird und außerhalb des Hohlraumgehäuserahmens15 wird die gleiche identische Beschichtung auf der Unterseite des Flachleiters21 zum Auflöten auf die übergeordnete Schaltungsplatine23 eingesetzt. - Dazu weist die übergeordnete Schaltungsplatine
23 eine Kupferkaschierung26 mit einer Schichtfolge aus Chrom, Kupfer und Nickel auf, auf die dann die Lotschicht25 aufgebracht werden kann, die einen engen metallischen und elektrischen Kontakt mit der mehrlagigen Metallbeschichtung8 gemäß dieser Erfindung eingeht. Zwischen dem Kunststoffmaterial13 des Ge häuserahmens15 und dem Flachleiter21 ist ein Löten nicht notwendig, da beim Spritzgießen des Hohlraumgehäuserahmens15 ein inniger Kontakt zu der Goldauflage des Flachleiters21 entsteht. Die Haftung kann jedoch noch verbessert werden, wenn zusätzlich auf die Goldauflage9 eine haftverbessernde keramische Beschichtung aufgebracht wird. -
- 1
- Goldbeschichtung (Oberseite von Flachleitern)
- 2
- Goldbeschichtung (Unterseite von Flachleitern)
- 3
- Goldbeschichtung (Oberseite von Metallböden)
- 4
- Goldbeschichtung (Unterseite eines Metallbodens)
- 5
- Beschichtung auf Bondkontaktfläche
- 6
- Komponenten eines Halbleiterbauteils
- 7
- Halbleiterbauteil
- 8
- mehrlagige Metallbeschichtung
- 9
- Goldauflage
- 10
- metallische Zwischenlage
- 11
- diffusionshemmendes Material
- 12
- Hohlraumgehäuse
- 13
- Kunststoff
- 14
- Bodenbereich (metallisch)
- 15
- Hohlraumgehäuserahmen
- 16
- Bodenflansch
- 17
- Fläche des Bodenflansches (dem Hohlraum zugewandt)
- 18
- Halbleiterchip
- 19
- Halbleiterchip
- 20
- Halbleiterchip
- 21
- Flachleiter
- 22
- Hohlraum
- 23
- übergeordnete Schaltungsplatine
- 24
- Oberseite einer Komponente
- 25
- Lotschicht
- 26
- Kupferkaschierung der Schaltungsplatine
- 27
- Kühlkörper
- 28
- Unterseite einer Komponente
- 29
- Bondverbindung
- 30
- Abdeckung
- 31
- Aussparung
- 32
- Bonddraht
- A Ausschnitt
Claims (23)
- Halbleiterbauteil mit Goldbeschichtungen (
1 –4 ) auf metallischen oder keramischen Komponenten (6 ) des Halbleiterbauteils (7 ), wobei die Goldbeschichtungen (1 –4 ) eine multifunktionale mehrlagige Metallbeschichtung (8 ) mit minimaler Goldauflage aufweisen und wobei die Goldauflage (9 ) eine Dicke dG mit dG ≤ 0,5 μm aufweist, und wobei mindestens eine metallische Zwischenlage (10 ) zwischen der Goldauflage und den metallischen bzw. keramischen Komponenten (6 ) angeordnet ist. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die mehrlagige Metallbeschichtung (
8 ) eine Zwischenlage (10 ) aus diffusionshemmendem Material (11 ) aufweist. - Halbleiterbauteil nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die mehrlagige Metallbeschichtung (
8 ) als Zwischenlagen (10 ) eine Schichtfolge aus Nickel mit einer Dicke dN und Palladium mit einer Dicke dP aufweist, wobei 3 μm ≤ dN ≤ 5 μm und 0,1 μm ≤ dP ≤ 0,3 μm ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mehrlagige Metallbeschichtung (
8 ) als Zwischenlage (10 ) eine Schicht aus NiCo mit einer Dicke 3 μm ≤ dNiCo ≤ 5 μm aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil ein Hochfrequenzleistungsbauteil mit einem Hohlraumgehäuse (
12 ) aus Kunststoff (13 ) und einem metallischen Bodenbereich (14 ) ist, der die mehrlagige Metallbeschichtung (8 ) mit Goldauflage (9 ) aufweist. - Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass der metallische Bodenbereich (
14 ) einen in einen Hohlraumgehäuserahmen (15 ) eingelöteten Bodenflansch (16 ) aufweist, der Kupfer und/oder eine Kupferlegierung aufweist, wobei der Bodenflansch (16 ) auf seiner dem Hohlraumgehäuserahmen zugewandten Fläche (17 ) die mehrlagige Metallbeschichtung (8 ) mit Goldauflage (9 ) aufweist. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass der Bodenflansch (
16 ) auf seiner einem Halbleiterchip (18 –19 ) zugewandten Fläche (17 ) die mehrlagige Metallbeschichtung (8 ) mit Goldauflage (9 ) aufweist. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass die Bauteilkomponente auf ihrer dem Bodenflansch zugeordneten Seite die mehrlagige Metallbeschichtung (
8 ) mit Goldauflage (9 ) aufweist. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass der Bodenflansch (
16 ) eine Legierung aus Kupfer und Wolfram aufweist. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass der Bodenflansch (
16 ) eine Legierung aus Kupfer und Molybdän aufweist. - Halbleiterbauteil nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass das Hohlraumgehäuse (
12 ) aus Kunststoff (13 ) Flachleiter (21 ) aufweist, die in dem Hohlraum (22 ) angeordnet und in den Kunststoff (13 ) eines Hohlraumgehäuserahmens (15 ) eingebettet sind und die aus dem Hohlraumgehäuserahmen (15 ) herausragen, wobei die Flachleiter (21 ) Kupfer und/oder eine Kupferlegierung und die mehrlagige Metallbeschichtung (8 ) mit Goldauflage (9 ) aufweisen. - Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, dass das Halbleiterbauteil (
7 ) mit seinen Flachleitern (21 ) aus Kupfer und/oder eine Kupferlegierung mit mehrlagiger Metallbeschichtung (8 ) und Goldauflage (9 ) auf eine übergeordnete Schaltungsplatine (23 ) lötbar ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil ein Gehäuse mit Keramikrahmen aufweist.
- Verfahren zur Herstellung eines Halbleiterbauteils (
7 ) mit Goldbeschichtungen (1 –5 ), das folgende Verfahrensschritte aufweist: – Herstellen von metallischen oder keramischen Komponenten (6 ) eines Halbleiterbauteils (7 ); – mehrlagiges Beschichten der Oberseiten (24 ) der Komponenten (6 ) mit mindestens einer metallischen Zwischenlage (11 ); – Aufbringen einer Goldauflage (9 ) in einer Dicke dG mit dG ≤ 0,5 μm auf Oberflächen der metallischen Zwischenlage (10 ); – Zusammenbau des Halbleiterbauteils unter Einsatz der Komponenten (6 ) mit Goldauflage (9 ). - Verfahren nach Anspruch 14 dadurch gekennzeichnet, dass vor dem mehrlagigen Beschichten der Oberseiten (
24 ) der Komponenten (6 ) mit mindestens einer metallischen Zwischenlage (10 ) die Oberseiten (24 ) mit einem Alkohol gereinigt werden. - Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass vor dem mehrlagigen Beschichten der Oberseiten (
24 ) der Komponenten (6 ) mit mindestens einer metallischen Zwischenlage (10 ) die Oberseiten (24 ) mittels Glimmentladungs-Techniken sensibilisiert werden. - Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass vor einem Aufbringen einer Zwischenlage (
10 ) eine Plasmavorbehandlung der Oberfläche der metallischen Komponenten (6 ) mittels Metallionenbehandlung durchgeführt wird. - Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass zum mehrlagigen Beschichten der Oberseiten (
24 ) metalli scher Komponenten (6 ) mit mindestens einer metallischen Zwischenlage (10 ) hoch aktive PVD-Verfahren eingesetzt werden. - Verfahren nach einem der Ansprüche 14 bis 18, – dadurch gekennzeichnet, dass zum Aufbringen des Bodenflansches (
16 ) auf einen Hohlraumgehäuserahmen (15 ) eine Lotschicht (25 ) galvanisch auf die Goldauflage (9 ) aufgebracht wird. - Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass als eine erste Zwischenlage (
10 ) Ni in einer Dicke dN mit 3 μm ≤ dN ≤ 5 μm aufgebracht wird. - Verfahren nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass als eine zweite Zwischenlage (
10 ) Pd in einer Dicke dP mit 0,1 μm ≤ dP ≤ 0,3 μm auf die erste Zwischenlage (10 ) aufgebracht wird. - Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass als eine Goldauflage (
9 ) Au in einer Dicke dG ≤ 0,5 μm, vorzugsweise mit 0,3 μm ≤ dG ≤ 0,5 μm aufgebracht wird. - Verfahren nach einem der Ansprüche 14 bis 22, dadurch gekennzeichnet, dass eine Zwischenlage (
10 ) als Diffusionssperrschicht (11 ) aus NiCo einer Dicke dNiCo mit 3 μm ≤ dNiCo ≤ 5 μm aufgebracht wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005006281.4A DE102005006281B4 (de) | 2005-02-10 | 2005-02-10 | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben |
US11/351,933 US7911041B2 (en) | 2005-02-10 | 2006-02-09 | Semiconductor device with gold coatings, and process for producing it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005006281.4A DE102005006281B4 (de) | 2005-02-10 | 2005-02-10 | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005006281A1 true DE102005006281A1 (de) | 2006-08-24 |
DE102005006281B4 DE102005006281B4 (de) | 2014-07-17 |
Family
ID=36775987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005006281.4A Expired - Fee Related DE102005006281B4 (de) | 2005-02-10 | 2005-02-10 | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911041B2 (de) |
DE (1) | DE102005006281B4 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006003931B3 (de) * | 2006-01-26 | 2007-08-02 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben |
CN101641785B (zh) | 2006-11-09 | 2011-07-13 | 怡得乐Qlp公司 | 具有延展层的微电路封装体 |
US7485564B2 (en) * | 2007-02-12 | 2009-02-03 | International Business Machines Corporation | Undercut-free BLM process for Pb-free and Pb-reduced C4 |
US8730656B2 (en) | 2010-11-12 | 2014-05-20 | Apple Inc. | Unitary housing for electronic device |
US10752176B2 (en) * | 2011-05-31 | 2020-08-25 | SMR PATENTS S.á.r.l. | Assembly for adjusting an outside rearview device |
US9454188B2 (en) * | 2014-06-03 | 2016-09-27 | Apple Inc. | Electronic device structures joined using shrinking and expanding attachment structures |
CN114582826A (zh) * | 2020-11-30 | 2022-06-03 | 上海华为技术有限公司 | 一种封装结构、封装方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0337015A1 (de) * | 1988-01-21 | 1989-10-18 | Electro-Alloys Corp. | Korrosionswiderstand verbesserndes Elektroplattierungsverfahren und elektroplattierter Gegenstand |
WO1996027282A1 (en) * | 1995-03-02 | 1996-09-06 | Circuit Components Incorporated | A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology |
US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
US6127727A (en) * | 1998-04-06 | 2000-10-03 | Delco Electronics Corp. | Semiconductor substrate subassembly with alignment and stress relief features |
EP1298726A2 (de) * | 2001-10-01 | 2003-04-02 | Matsushita Electric Industrial Co., Ltd. | Lotzusammensetzung für Halbleiter-Höcker |
WO2003043081A2 (en) * | 2001-11-15 | 2003-05-22 | Intel Corporation | An electronic assembly having a wetting layer on a thermally conductive heat spreader |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4772935A (en) * | 1984-12-19 | 1988-09-20 | Fairchild Semiconductor Corporation | Die bonding process |
US4880708A (en) * | 1988-07-05 | 1989-11-14 | Motorola, Inc. | Metallization scheme providing adhesion and barrier properties |
JP3693300B2 (ja) * | 1993-09-03 | 2005-09-07 | 日本特殊陶業株式会社 | 半導体パッケージの外部接続端子及びその製造方法 |
US5454929A (en) * | 1994-06-16 | 1995-10-03 | National Semiconductor Corporation | Process for preparing solderable integrated circuit lead frames by plating with tin and palladium |
US5622305A (en) * | 1995-05-10 | 1997-04-22 | Lucent Technologies Inc. | Bonding scheme using group VB metallic layer |
KR0183645B1 (ko) * | 1996-03-26 | 1999-03-20 | 이대원 | 다층 구조의 도금층을 구비한 반도체 리드 프레임 |
KR100231828B1 (ko) * | 1997-02-20 | 1999-12-01 | 유무성 | 다층 도금 리드프레임 |
TW401634B (en) * | 1997-04-09 | 2000-08-11 | Sitron Prec Co Ltd | Lead frame and its manufacture method |
US6211463B1 (en) * | 1998-01-26 | 2001-04-03 | Saint-Gobain Industrial Ceramics, Inc. | Electronic circuit package with diamond film heat conductor |
SE512906C2 (sv) * | 1998-10-02 | 2000-06-05 | Ericsson Telefon Ab L M | Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav |
JP2000244084A (ja) | 1999-02-24 | 2000-09-08 | Kyocera Corp | 配線基板 |
EP1167582B1 (de) | 2000-07-01 | 2005-09-14 | Shipley Company LLC | Metall-Legierungs-Zusammensetzungen und damit verbundene Plattierungsmethode |
DE10139555B4 (de) * | 2001-08-10 | 2008-10-16 | Robert Bosch Gmbh | Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips |
US6828660B2 (en) * | 2003-01-17 | 2004-12-07 | Texas Instruments Incorporated | Semiconductor device with double nickel-plated leadframe |
SG157957A1 (en) * | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
US20040183166A1 (en) * | 2003-03-17 | 2004-09-23 | Abbott Donald C. | Preplated leadframe without precious metal |
US20050189622A1 (en) * | 2004-03-01 | 2005-09-01 | Tessera, Inc. | Packaged acoustic and electromagnetic transducer chips |
-
2005
- 2005-02-10 DE DE102005006281.4A patent/DE102005006281B4/de not_active Expired - Fee Related
-
2006
- 2006-02-09 US US11/351,933 patent/US7911041B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0337015A1 (de) * | 1988-01-21 | 1989-10-18 | Electro-Alloys Corp. | Korrosionswiderstand verbesserndes Elektroplattierungsverfahren und elektroplattierter Gegenstand |
US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
WO1996027282A1 (en) * | 1995-03-02 | 1996-09-06 | Circuit Components Incorporated | A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology |
US6127727A (en) * | 1998-04-06 | 2000-10-03 | Delco Electronics Corp. | Semiconductor substrate subassembly with alignment and stress relief features |
EP1298726A2 (de) * | 2001-10-01 | 2003-04-02 | Matsushita Electric Industrial Co., Ltd. | Lotzusammensetzung für Halbleiter-Höcker |
WO2003043081A2 (en) * | 2001-11-15 | 2003-05-22 | Intel Corporation | An electronic assembly having a wetting layer on a thermally conductive heat spreader |
Also Published As
Publication number | Publication date |
---|---|
US7911041B2 (en) | 2011-03-22 |
DE102005006281B4 (de) | 2014-07-17 |
US20060175691A1 (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE102005047856B4 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen | |
DE102005006281B4 (de) | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
EP2973687B1 (de) | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil | |
WO2012034752A1 (de) | Trägersubstrat für ein optoelektronisches bauelement, verfahren zu dessen herstellung und optoelektronisches bauelement | |
DE102014105000B4 (de) | Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers | |
DE102006023998B4 (de) | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen | |
DE102008041873A1 (de) | LTCC-Substratstruktur und Verfahren zur Herstellung derselben | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
WO2019011456A1 (de) | Optoelektronische vorrichtung mit auf einer rahmen-tragstruktur oberflächenmontiertem bauelement sowie reflektierendes verbundmaterial für eine derartige vorrichtung | |
DE102011076774A1 (de) | Baugruppe mit einem Träger und einem Kühlkörper | |
DE102006060899A1 (de) | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe | |
DE102004036905A1 (de) | Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102005046710B4 (de) | Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip | |
WO2006000291A1 (de) | Verfahren zur herstellung einer keramischen leiterplatte | |
DE102005024430B4 (de) | Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips | |
EP2517239B1 (de) | Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes elektronisches bauteil | |
DE102004054597B4 (de) | Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils | |
DE102009012139B4 (de) | Modulsubstrat und Verfahren zur Herstellung | |
WO2013045367A2 (de) | Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff | |
DE102006038875B4 (de) | Herstellungsverfahre für ein elektronisches Bauelement und elektronisches Bauelement | |
DE102017211058B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement | |
DE102004054996B4 (de) | Elektronisches Gerät | |
DE102005011159A1 (de) | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20150418 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |