DE102005046710B4 - Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip - Google Patents

Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip Download PDF

Info

Publication number
DE102005046710B4
DE102005046710B4 DE102005046710A DE102005046710A DE102005046710B4 DE 102005046710 B4 DE102005046710 B4 DE 102005046710B4 DE 102005046710 A DE102005046710 A DE 102005046710A DE 102005046710 A DE102005046710 A DE 102005046710A DE 102005046710 B4 DE102005046710 B4 DE 102005046710B4
Authority
DE
Germany
Prior art keywords
sintered body
semiconductor chip
carrier
metal
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005046710A
Other languages
English (en)
Other versions
DE102005046710A1 (de
Inventor
Anton Mauder
Dr. Kröner Friedrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005046710A priority Critical patent/DE102005046710B4/de
Publication of DE102005046710A1 publication Critical patent/DE102005046710A1/de
Application granted granted Critical
Publication of DE102005046710B4 publication Critical patent/DE102005046710B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
    • C22C32/0084—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ carbon or graphite as the main non-metallic constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C47/00—Making alloys containing metallic or non-metallic fibres or filaments
    • C22C47/02—Pretreatment of the fibres or filaments
    • C22C47/04—Pretreatment of the fibres or filaments by coating, e.g. with a protective or activated covering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C49/00—Alloys containing metallic or non-metallic fibres or filaments
    • C22C49/14—Alloys containing metallic or non-metallic fibres or filaments characterised by the fibres or filaments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung einer Bauelementanordnung mit folgenden Schritten: a) Bereitstellen eines Halbleiterchips (10), b) Herstellen eines Trägers gemäß den Schritten c) bis f) durch c) Bereitstellen eines Gemenges, das ein Metall (3) sowie eine Vielzahl von Kohlefasern (2) umfasst, und d) Herstellen eines Sinterkörpers (4, 5) durch Versintern des Gemenges, e) Verringern der Oberflächenrauigkeit des Sinterkörpers (4, 5) durch Schleifen zumindest an einer zur Montage des Halbleiterchips (10) vorgesehenen Stelle, f) Aufbringen einer Metallisierungsschicht (4a, 5a) auf den Sinterkörper (4, 5), und g) Herstellen einer eutektischen Verbindung zwischen dem Halbleiterchip (10) und der Metallisierungsschicht (4a, 5a) des Trägers.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip.
  • Halbleiterchips werden in der Regel auf einem Träger, beispielsweise mittels eines Weichlotes oder mittels eines leitfähigen Klebers, auf einem Träger montiert. Als Träger werden vorzugsweise Metalle (Leadframes) oder metallisch beschichtete Keramiksubstrate eingesetzt.
  • Infolge fortschreitender Miniaturisierung neuer Bauelementgenerationen und einem damit einhergehenden Anstieg der Nennstromdichte sowie der Stromdichte im Lawinen- oder Kurzschlussfall verschärft sich auch das Problem, die in den Halbleiterchips anfallende Verlustwärme abzuleiten. Die Ableitung der Wärme erfolgt dabei über eine große Verbindungsfläche zwischen dem Halbleiterchip und dem Träger.
  • Da sich jedoch das Halbleitermaterial des Halbleiterchips und der Träger in ihren thermischen Ausdehnungskoeffizienten stark unterscheiden, kommt es vor allem im Temperaturwechselbetrieb zu thermomechanischen Spannungen, die die Weichlot- und Klebeverbindung schädigen können.
  • Als Alternative zur Verwendung von Weichlot oder leitfähigem Kleber besteht auch noch die Möglichkeit, einen Halbleiterchip mittels eines eutektischen Bondverfahrens mit einem Träger zu verbinden. Hierbei werden Edelmetalle in Reinform oder als Legierung in dünnen Schichten auf der Anschlussfläche des Halbleiterchips sowie auf dem Träger abgeschieden und bei Temperaturen von typischerweise 300°C bis 400°C aneinander gepresst. Durch Interdiffusion der Metalle entstehen Legierungen bzw. Eutektika, die einen deutlich höheren Schmelzpunkt aufweisen als Weichlote und die wesentlich unempfindlicher gegen thermomechanische Wechselbelastungen sind als Weichlot oder elektrisch leitender Kleber.
  • Problematisch sind bei den eutektischen Bondverfahrens jedoch die hohen Anforderungen an die Ebenheit der Verbindungsflächen des Halbleiterchips und des Trägers.
  • Aus der EP 0 049 791 B1 ist eine Halbleiteranordnung bekannt, bei der ein oder mehrere Halbleiterelemente auf ein wärmezerstreuendes Substrat aufgelötet sind. Das Substrat besteht aus einem Kupfer-Kohlenstofffaser-Verbundmaterial, bei dem kupferplattierte Kohlenstofffasern zu Bündeln zusammengefasst sind. Die Bündel verlaufen parallel zu den Endflächen des Substrats und überkreuzen einander.
  • In der EP 0 012 019 B1 ist die Herstellung eines Kompositkörpers beschrieben, bei dem kupferbeschichtete Kohlefasern in Kupferschlamm getaucht und unter Spannung zu einer spiraligen Form gewickelt werden.
  • Die US 4,497,875 zeigt ein Kompositmaterial, bei dem kupferbeschichtete Kohlefasern gitterartig angeordnet sind. Das Kompositmaterial kann als Träger für ein Halbleiterpellet verwendet werden, das auf den Träger aufgelötet ist.
  • Aus der US 4,500,904 ist eine Elektrode aus Kohlefasern bekannt, welche in eine Kupfermatrix eingebettet sind. Die Elektrode dient als Träger für ein Halbleitersubstrat, das mittels einer Doppelschicht aus einem Aluminiumlot und einem Kupferlot mit dem Träger verlötet wird, wobei eine eutektische Legierung entsteht.
  • In der US 4,083,719 ist ein Komposit mit Kohlefasern und Kupfer beschrieben. Die Kohlefasern weisen einen Durchmesser von nicht weniger als einige μm und ein Verhältnis von Länge zu Durchmesser von wenigstens 200 auf.
  • Aus der US 6,569,524 B2 ist ein Kompositmaterial mit kupferbeschichteten Kohlefasern bekannt. Die Fasern können einen Durchmesser von 15 μm aufweisen.
  • Die DE 101 58 185 A1 zeigt ein beidseitig metallkaschiertes keramisches Substrat, bei dem die Metallisierung mittels einer Spinnellbindung mit der Keramik verbunden ist.
  • Die US 2002/0 149 114 A1 schlägt die Verwendung bleifreier Zn-Al-Lote vor, die auch eutektisch sein können. Außerdem sind bleifreie eutektische Sn-Ag-Lote, Sn-Ag-Cu-Lote und Sn-Cu-Lote sowie bleihaltige eutektische Sn-Pb-Lote genannt.
  • Weiterhin ist es aus der US 5 089 439 A bekannt, einen Halbleiterchip mittels einer eutektischen Gold-Silizium-Legierung mit einer auf einen Träger aufgebrachten Goldschicht zu verbinden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger für einen Halbleiterchip bereitzustellen, der auch für großflächige Verbindungen zwischen einem Halbleiterchip und dem Träger eine dauerhaft stabile Verbindung bei gleichzeitig guter Wärmeableitung ermöglicht.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung einer Bauelementanordnung gemäß Patentanspruch 1 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Die mit dem erfindungsgemäßen Verfahren hergestellte Bauelementanordnung umfasst einen Träger und einen darauf montierten Halbleiterchip. Der Träger weist einen Sinterkörper mit Kohlefasern und einem Metall auf, die miteinander bei hohen Temperaturen von vorzugsweise 750°C bis 950°C gesintert sind.
  • Besonders bevorzugt ist der Träger aus miteinander versinterten Hybridfasern gebildet, aus einem Kohlefaserkern bestehen, der mit einer Ummantelung aus Kupfer oder einer Kupferlegierung versehen ist.
  • Zur Herstellung eines solchen Trägers wird eine Vielzahl derartiger Hybridfasern bei hoher Temperatur in einer Form aneinander gepresst, so dass die einzelnen Hybridfasern miteinander versintern.
  • Der Vorteil eines derart ausgebildeten Trägers besteht darin, dass sich sowohl seine thermische Leitfähigkeit als auch sein thermischer Ausdehnungskoeffizient bei einem geeignet gewählten Aufbau der Hybridfasern nicht oder nur sehr gering von den entsprechenden Größen des Halbleitermaterials unterscheidet.
  • Alternativ zur Verwendung von Hybridfasern kann zur Herstellung des Trägers auch ein Gemenge aus unbeschichteten Kohlefasern und einem Metallpulver- oder Metallgranulat, vorzugsweise aus Kupfer oder aus einem kupferhaltigen Metall, zu einem Träger gesintert werden.
  • Die vorliegende Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert.
  • 1 zeigt eine Hybridfaser eines Trägers nach dem Stand der Technik in perspektivischer Ansicht.
  • 2 zeigt eine Draufsicht auf eine Hybridfaser nach dem Stand der Technik gemäß 1.
  • 3 zeigt verschiedene Schritte eines Verfahrens zur Herstellung eines Trägers nach dem Stand der Technik.
  • 4 zeigt eine Draufsicht auf einen Träger, der als Leadframe ausgebildet ist und auf dem ein Halbleiterchip angeordnet ist.
  • 5 zeigt einen Querschnitt durch einen Abschnitt eines DCB-Substrats, das auf einander gegenüberliegenden Seiten mit jeweils einem Sinterkörper aus Hybridfasern beschichtet ist.
  • 6 zeigt einen Abschnitt eines Substrates gemäß 5, auf das ein Leistungshalbleiterchip aufgelötet ist.
  • 7 zeigt eine Bodenplatte eines Leistungshalbleitermoduls, auf dessen einer Seite zwei DCB-Substrate mit jeweils zwei Halbleiterchips aufgelötet sind und dessen andere Seite einen Kühlkörper thermisch kontaktiert.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Komponenten mit gleicher Bedeutung.
  • 1 zeigt eine Hybridfaser 1 in perspektivischer Ansicht. Die Hybridfaser 1 umfasst eine Kohlefaser 2, die mit einer Ummantelung 3 aus einem Metall, vorzugsweise Kupfer oder einer Kupferlegierung, versehen ist. Die Darstellung ist – sowohl in 1 wie auch in den nachfolgenden Figuren – nicht maßstabsgetreu.
  • Die Kohlefaser 2 weist einen Durchmesser d2 von bevorzugt 5 μm bis 15 μm, besonders bevorzugt 10 μm und die Metall-Ummantelung 3 eine Dicke von vorzugsweise 2 μm bis 3 μm auf. Damit liegen bevorzugte Werte für den Durchmesser d1 der Hybridfaser 1 im Bereich von 7 μm bis 18 μm.
  • Durch die Metall-Ummantelung ist die Hybridfaser elektrisch gut leitend. Zugleich weist die Hybridfaser 1 einen linearen thermischen Ausdehnungskoeffizienten auf, der infolge der Kohlefaser 2 wesentlich geringer ist als der lineare thermische Ausdehnungskoeffizient des Metalls der Ummantelung 2.
  • Des Weiteren weisen solche Hybridfasern 1 eine ausgezeichnete Wärmeleitfähigkeit auf.
  • Mit diesen Materialeigenschaften eignen sich derartige Hybridfasern 1 hervorragend zur Herstellung eines Trägers für einen Halbleiterchip.
  • 2 zeigt einen Horizontalschnitt durch eine Hybridfaser gemäß 1 in einer Ebene E, wobei die Hybridfaser 1 abweichend von 1 gestreckt ist. Die Länge l1 der Hybridfaser 1 und die Länge l2 der Kohlefaser 2 beträgt bevorzugt wenigstens 1 mm, besonders bevorzugt wenigstens 1 cm bis mehrere Zentimeter.
  • 3a zeigt einen Querschnitt durch einen Abschnitt eines Träger 4, der aus einer Vielzahl von Hybridfasern 1 gemäß den 1 und 2 als Sinterkörper hergestellt ist. Entsprechend einer bevorzugten Ausführungsform eines Trägers ist der Sinterkörper 4 flach und plattenförmig ausgebildet und weist einander gegenüberliegende Seiten 41, 42 auf.
  • Zur Herstellung des Sinterkörpers 4 werden die Hybridfasern 1 bei hohem Druck aneinander gepresst und bei einer hohen Temperatur von vorzugsweise 750°C bis 950°C aneinander gepresst, so dass sich an den Kontaktstellen benachbarter Hybridfasern 1 Sinterverbindungen zwischen deren Metall-Ummantelungen entstehen.
  • Wird zur Herstellung des Sinterkörpers 4 eine geeignete Negativform verwendet, so kann der Sinterkörper 4 in nahezu beliebigen, insbesondere auch von der flachen Form abweichenden Formen hergestellt werden.
  • Je nach Dicke des Sinterkörpers 4 kann dieser als selbsttragender Chipträger (Leadframe) oder als Beschichtung eines Isolators, insbesondere eines Keramiksubstrats, zur Herstellung eines DCB-Substrats verwendet werden.
  • In Folge der großen Gesamt-Metalloberfläche der Hybridfasern 1 weist der Sinterkörper 4 eine hervorragende elektrische Leitfähigkeit auf.
  • Daneben ist jedoch der thermische Ausdehnungskoeffizient des Sinterkörpers 4 wegen der in den Hybridfasern 1 enthaltenen Kohlefasern wesentlich geringer als der thermische Ausdehnungskoeffizient des Metalls der die Kohlefasern umhüllenden Metall-Ummantelung.
  • Je nach Art der für die Hybridfasern 1 verwendeten Kohlefasern lässt sich – im Falle einer Metall-Ummantelung der Kohlefasern aus Kupfer – für den Sinterkörper 4 ein linearer thermischer Ausdehnungskoeffizient zwischen etwa 4,0·10–6/K und 16,8·10–6/K einstellen. Der lineare thermische Ausdehnungskoeffizient von Silizium als typischem Halbleitermaterial zur Herstellung eines Halbleiterchips liegt mit etwa 7,0·10–6/K zwischen diesen Werten. Auch die thermischen Ausdehnungskoeffizienten anderer zur Herstellung von Halbleiterchips verwendeten Halbleitermaterialen wie z. B. Germanium, Galliumarsenid, Silizium-Germanium, liegt in dem genannten Wertebereich.
  • Der lineare thermische Ausdehnungskoeffizient des Sinterkörpers 4 hängt vor allem vom Verhältnis des Volumens der Metallummantelung der Hybridfaser 1 zum Volumen der Hybridfaser 1 ab. Dabei ist der lineare thermische Ausdehnungskoeffizient umso größer, je höher der Volumenanteil der Metallummantelung ist.
  • Das bedeutet, dass sich durch einen geeigneten Aufbau der Hybridfasern 1 exakt der lineare thermische Ausdehnungskoeffizient eines auf dem Sinterkörper 4 zu befestigenden Halbleiterchips erreichen lässt.
  • Für einen Halbleiterchip, der beispielsweise aus Silizium gebildet ist, werden vorzugsweise Hybridfasern 1 mit Metallummantelung aus Kupfer verwendet, bei denen der Kupfer-Volumen-Anteil 45% bis 65% des Volumens der Hybridfasern 1 beträgt. Damit lassen sich je nach Art der verwendeten Kohlefasern thermische Leitfähigkeiten von etwa 1,2 W·cm–1·K–1 bis 4,0 W·cm–1·K–1 erreichen.
  • Im Vergleich dazu weist Silizium eine thermische Leitfähigkeit von etwa 1,25 W·cm–1·K–1 auf. Das bedeutet, dass sich mit geeignet aufgebauten Hybridfasern 1 Sinterkörper 4 herstellen lassen, die sowohl dieselbe thermische Leitfähigkeit als auch denselben thermischen Ausdehnungskoeffizienten wie Silizium besitzen.
  • Abhängig von der Länge l1 und dem Durchmesser d1 der Hybridfasern 1 weist der Sinterkörper 4 eine mehr oder weniger stark ausgeprägte Oberflächenrauigkeit auf. Um diese Oberflächenrauigkeit zu beseitigen, wird gemäß der Erfindung die Oberflächenrauigkeit des Sinterkörpers 4 zumindest an den Stellen, die zur Montage eines Halbleiterchips vorgesehen sind, mittels eines Schleifverfahrens verringert.
  • 3b zeigt den Sinterkörper 4 gemäß 3a nach dem Beschleifen von dessen einander gegenüberliegenden Seiten 41, 42.
  • Da die Hybridfasern 1 durch das Beschleifen der Oberfläche 41, 42 im oberflächennahen Bereich aufgebrochen werden und somit ein Großteil der Kohlefasern der oberflächennahen Hybridfasern 1 freiliegt, ist es vorteilhaft, die beschliffenen Oberflächen 41, 42 mit Metallschichten 4a, 4b zu versiegeln, wie dies in 3c gezeigt ist. Je nach weiterer Verwendung des Sinterkörpers 4 eignen sich zur Versiegelung verschiedene Metalle oder Legierungen.
  • Für die Herstellung einer Lötverbindung zwischen einem Sinterkörper 4 und einem Lötpartner, beispielsweise einem Halbleiterchip, kann in dem Oberflächenbereich des Sinterkörpers 4, mit dem der Lötpartner verlötet werden soll, auf einen Schleifvorgang und/oder eine nachfolgende Metallisierung 4a, 4b verzichtet werden, da das verwendete Lot die Unebenheiten der Oberflächen 41, 42 ausgleicht. Entsprechendes gilt, wenn anstelle eines Lotes ein elektrisch leitender Kleber verwendet wird.
  • Dennoch kann auf die Oberflächen 41, 42 eine Metallisierung 4a, 4b aufgebracht werden, um deren Lötbarkeit zu erhöhen und die Oberflächen 41, 42 zu versiegeln.
  • Wie bereits oben erläutert, kann der Sinterkörper 4 je nach späterer Verwendung in einer vorgegebenen Form hergestellt werden, wenn zum Sintern eine geeignet geformte Negativform verwendet wird.
  • Darüber hinaus ist es auch möglich, die Form des Sinterkörpers 4 nach dem Sintervorgang zu verändern, insbesondere mechanisch zu bearbeiten. Hierzu eignen sich insbesondere Stanzen, Bohren, Fräsen, Schleifen, Polieren, Prägen oder Biegen. Diese Bearbeitungsverfahren können nach dem Sintervorgang in jeder Herstellungsphase des Sinterkörpers 4, insbesondere bei den Sinterkörpern 4 gemäß den 3a, 3b, 3c, erfolgen. Die metallischen Beschichtungen 4a, 4b können vor oder vorzugsweise nach Abschluss der mechanischen Bearbeitung des Sinterkörpers 4 hergestellt werden.
  • Vor oder vorzugsweise nach der mechanischen Bearbeitung kann auf den Sinterkörper 4 zumindest abschnittweise eine oder mehrere Schichten aus Nickel-Phosphor (NiP), Silber (Ag), Gold (Au) oder Zinn (Sn) oder eine Legierung mit wenigstens einem dieser Materialien aufgebracht werden.
  • 4 zeigt eine Draufsicht auf einen Chipträger 50, der aus einem Sinterkörper 4 gemäß den vorangehenden Ausführungen hergestellt ist und auf dessen Oberfläche 41 ein Leistungshalbleiterchip 10 befestigt ist.
  • Zur Herstellung des Leadframes 50 wurde dieser aus einem flächigen, im Wesentlichen ebenen Sinterkörper 4 erzeugt. Der Leadframe 50 weist Anschlussbeine 51, 52, 53 sowie eine kreisförmige Öffnung 54 auf. Die Anschlussbeine 51 und 53 sind mit Trennstellen 55 bzw. 56 versehen, die im Laufe des weiteren Herstellungsverfahrens durchtrennt werden können, um die Anschlussbeine 51, 53 elektrisch vom Rest des Chipträgers 50 zu isolieren.
  • Die Oberseite 41 des Sinterkörpers 4 ist entsprechend dem Ausführungsbeispiel gemäß 3c mit einer Metallisierung 4a versehen, die aus Kupfer oder einer Kupferlegierung gebildet ist und mittels eines galvanischen Abscheideverfahrens erzeugt wurde.
  • Auf der Metallisierung 4a ist ein Leistungshalbleiterchip 10 angeordnet. Der Halbleiterchip 10 weist einen in 4 nicht erkennbaren ersten Lastanschluss auf, der zwischen dem Halbleiterkörper des Halbleiterchips 10 und dem Sinterkörper 4 angeordnet ist. Auf seiner dem Sinterkörper 4 abgewandten Seite weist der Halbleiterchip 10 einen zweiten Lastanschluss 12 sowie einen Steueranschluss 13 auf. Der erste Lastanschluss, der zweite Lastanschluss 12 sowie der Steueranschluss 13 sind als Metallisierungen des Halbleiterchips 10 ausgebildet und können beispielsweise aus Aluminium, Kupfer oder einer Legierung mit wenigstens einem diese Metalle bestehen.
  • Der erste Lastanschluss des Halbleiterchips 10 ist mittels eines eutektischen Bondverfahrens mit der Metallisierung 4a des Sinterkörpers 4 verbunden. Vor der Herstellung dieser eutektischen Bondverbindung werden auf die Oberflächen der miteinander zu verbindenden Bereiche des ersten Lastanschlusses und der Metallisierung 4a eine oder mehrer Metall- oder Legierungsschichten aufgebracht.
  • Als Materialien zur Herstellung dieser Metall- oder Legierungsschichten eignen sich insbesondere Silber, Gold, Zinn, Legierungen dieser Metalle oder Nickel-Phosphor. Die Herstellung dieser Metall- oder Legierungsschichten erfolgt vorzugsweise durch stromloses Abscheiden. Welche Materialien zum Einsatz kommen, hängt insbesondere von dem vorgesehenen Verbindungsverfahren zwischen dem Sinterkörper 4 und dem ersten Lastanschluss des Halbleiterchips 10 ab.
  • Als Verbindungsverfahren zur erfindungsgemäßen Herstellung einer eutektischen Verbindung zwischen dem Halbleiterchip 10 und einer auf dem Sinterkörper 4 gebildeten Metallisierungsschicht 4a ist eutektisches Bonden vorgesehen. In nicht erfindungsgemäßer Weise ist es ebenso möglich, zur Herstellung der Verbindung des Halbleiterchips 10 mit dem Sinterkörper 4 ein Weichlot oder einen elektrisch leitenden Kleber zu verwenden oder als Verbindungsverfahren Diffusionslöten einzusetzen.
  • Wie das Ausführungsbeispiel gemäß 4 zeigt, kann ein Sinterkörper 4 wie der dargestellte Leadframe 50 selbsttragend ausgebildet sein. Die Dicke eines als Leadframe 50 ausgebildeten Sinterkörpers 4, gemessen in einer Richtung senkrecht zur Darstellungsebene, beträgt vorzugsweise 0,5 mm bis 1,5 mm.
  • Ebenso ist es jedoch möglich, einen solchen Sinterkörper 4 sehr dünn und vorzugsweise flächig auszubilden und auf ein Substrat, beispielsweise aus Aluminiumoxid, aufzubringen.
  • Ein Beispiel hierfür zeigt 5 in Form eines DCB-Substrats 60. Das DCB-Substrat 60 umfasst einen Keramikkörper 6, beispielsweise aus Aluminiumoxid (Al2O3), der auf einander gegenüberliegenden Seiten mit Sinterkörpern 4 bzw. 5 versehen sind. Der Aufbau der Sinterkörper 4, 5 entspricht dem Aufbau des in 3c gezeigten Sinterkörpers 4.
  • Die Herstellung der Verbindung zwischen dem Keramikkörper 6 und den Sinterkörpern 4, 5 erfolgt mittels einer Spinell-Reaktion.
  • Die Spinell-Reaktion erfolgt zwischen dem Aluminiumoxid des Keramikkörpers 6 und einer sich an den Oberflächen der Kupfermetallisierungen 4b, 5b der Sinterkörper 4 bzw. 5 ausbildenden Kupferoxidschicht (CuO). Zur Herstellung der Verbindung werden die Sinterkörper 4 und 5 an den Keramikkörper 6 gepresst und für einige Zeit auf eine Temperatur von etwa 1065°C gebracht. Dabei kommt es zur Herstellung einer festen und dauerhaften Spinell-Verbindung zwischen den Sinterkörpern 4, 5 und dem Keramikkörper 6.
  • Optional kann auf die dem Keramikkörper 6 zugewandten Metallisierungen 4b, 5b der Sinterkörper 4 bzw. 5 verzichtet werden, wenn die Ummantelung der Hybridfasern 1 aus Kupfer oder einer Kupferlegierung gebildet ist. Auch in diesem Fall bildet sich an der Oberfläche der Hybridfasern 1 eine Kupferoxidschicht aus, die sich zur Herstellung einer Spinell-Verbindung zwischen dem Keramikkörper 6 und den Sinterkörpern 4 bzw. 5 eignet.
  • Die Dicke d4 eines als leitende Beschichtung eines Keramikkörpers 6 ausgebildeten Sinterkörpers 4, 5 beträgt vorzugsweise 0,25 mm bis 0,5 mm.
  • Wie 6 zeigt, kann auf einem DCB-Substrat 60 gemäß 5 ein Halbleiterchip 10 angeordnet werden. Der Halbleiterchip 10 weist einen ersten Lastanschluss 11, einen zweiten Lastanschluss 12 sowie einen Steueranschluss 13 auf. Mit seinem ersten Lastanschluss 11 ist der Halbleiterchip 10 mit dem Sinterkörper 4 des DCB-Substrats 60 in nicht erfindungsgemäßer Weise mittels eines Weichlotes 7 verbunden. Eine der 6 entsprechende Anordnung stellt ein mögliches Erzeugnis der Erfindung dar, wenn zur Herstellung dieser Verbindung eutektisches Bonden anstelle des Lotes 7 eingesetzt wird. In nicht erfindungsgemäßer Weise ist es ebenso möglich, einen elektrisch leitenden Kleber anstelle des Lotes 7 zu verwenden oder Diffusionslöten einzusetzen.
  • Auf einem derartigen DCB-Substrat 60 können ein oder mehrere Halbleiterchips 10 angeordnet und miteinander verschaltet werden. Zu dieser elektrischen Verschaltung kann es vorteilhaft sein, den Sinterkörper 4 zu strukturieren, um Leiterbahnen und Anschlussflächen zu erzeugen.
  • Eine solche Strukturierung kann nach oder vorzugsweise vor der Herstellung der oben erwähnten Spinell-Verbindung erfolgen. Hierzu eignen sich insbesondere Stanzen, jedoch auch Bohren, Fräsen oder Ätzen.
  • Um eine bessere Handhabung eines auf diese Weise strukturierten und nicht fixierten Sinterkörpers 4 zu ermöglichen, können Abschnitte des strukturierten Sinterkörpers 4, die beim Betrieb des fertigen Bauelements voneinander isoliert sein müssen, mittels Verbindungsstegen aus dem Material des Sinterkörpers 4 miteinander verbunden sein und nach der Durchführung des Spinell-Prozesses durchtrennt werden.
  • 7 zeigt eine metallische Bodenplatte 8 eines Leistungshalbleitermoduls, auf dem zwei DCB-Subtrate 60 mit jeweils zwei Halbleiterchips 10 angeordnet sind. Die Halbleiterchips 10 sind mit ihrem jeweiligen DCB-Substrat 60 auf eine der in 6 beschriebenen Weisen verbunden. Eine der 7 entsprechende Anordnung stellt ein mögliches Erzeugnis der Erfindung dar, wenn zur Herstellung dieser Verbindung eutektisches Bonden anstelle von Löten eingesetzt wird. Auf ihrer den DCB-Substraten 60 und den Halbleiterchips 10 gegenüberliegenden Seite kontaktiert die Bodenplatte 8 einen Kühlkörper 9.
  • Bei den vorangehenden Ausführungsbeispiele besteht der Träger aus einem Sinterkörper aus metall-ummantelten Kohlefasern. Alternativ zur Verwendung solcher Hybridfasern kann jedoch auch ein Gemenge aus unbeschichteten Kohlefasern und einem Metallpulver- oder Metallgranulat, vorzugsweise aus Kupfer oder aus einem kupferhaltigen Metall, zu einem Träger gesintert werden. Die bevorzugten Sintertemperaturen liegen dabei ebenfalls im Bereich von 750°C bis 950°C.
  • Bezugszeichenliste
    • 1
    Hybridfaser
    2
    Kohlefaser
    3
    Kupferummantelung
    4
    Sinterkörper
    4a
    Metallisierung
    4b
    Metallisierung
    5
    Sinterkörper
    6
    Keramikkörper
    7
    Lot
    8
    Bodenplatte
    9
    Kühlkörper
    10
    erster Halbleiterchip
    11
    erster Lastanschluss des ersten Halbleiterchips
    12
    zweiter Lastanschluss des ersten Halbleiterchips
    13
    Steueranschluss des ersten Halbleiterchips
    41
    Oberfläche des Sinterkörpers
    42
    Oberfläche des Sinterkörpers
    50
    Chipträger (Leadframe)
    51
    Anschlussbein
    52
    Anschlussbein
    53
    Anschlussbein
    54
    Öffnung
    55
    Trennstelle
    56
    Trennstelle
    60
    DCB-Substrat
    d1
    Durchmesser der Hybridfaser
    d2
    Durchmesser des Kohlefaserkerns
    d4
    Dicke des Sinterkörpers
    11
    Länge der Hybridfaser
    12
    Länge der Kohlefaser
    E
    Ebene

Claims (11)

  1. Verfahren zur Herstellung einer Bauelementanordnung mit folgenden Schritten: a) Bereitstellen eines Halbleiterchips (10), b) Herstellen eines Trägers gemäß den Schritten c) bis f) durch c) Bereitstellen eines Gemenges, das ein Metall (3) sowie eine Vielzahl von Kohlefasern (2) umfasst, und d) Herstellen eines Sinterkörpers (4, 5) durch Versintern des Gemenges, e) Verringern der Oberflächenrauigkeit des Sinterkörpers (4, 5) durch Schleifen zumindest an einer zur Montage des Halbleiterchips (10) vorgesehenen Stelle, f) Aufbringen einer Metallisierungsschicht (4a, 5a) auf den Sinterkörper (4, 5), und g) Herstellen einer eutektischen Verbindung zwischen dem Halbleiterchip (10) und der Metallisierungsschicht (4a, 5a) des Trägers.
  2. Verfahren nach Anspruch 1, bei dem das Gemenge Hybridfasern (1) umfasst oder aus Hybridfasern (1) gebildet ist, die aus den von dem Metall (3) ummantelten Kohlefasern (2) bestehen.
  3. Verfahren nach Anspruch 2, bei dem die Metallummantelung (3) eine Dicke von 2 μm bis 3 μm aufweist.
  4. Verfahren nach Anspruch 1, bei dem das Gemenge zumindest aus den Kohlefasern (2) und einem Pulver oder einem Granulat des Metalls (3) gebildet ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Metall (3) Kupfer oder eine Kupferlegierung ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Sinterkörper (4, 5) mechanisch umgeformt wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem das mechanische Umformen durch Stanzen und/oder Bohren und/oder Fräsen und/oder Schleifen und/oder Polieren und/oder Prägen und/oder Ätzen erfolgt.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem als Metallisierungsschicht (4a, 4b, 5a, 5b) Kupfer oder eine Kupferlegierung gewählt wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf den Sinterkörper (4, 5) zumindest abschnittweise eine Schicht aus Nickel-Phosphor (NiP) und/oder Silber (Ag) und/oder Gold (Au) und/oder Zinn (Sn) oder eine Legierung mit wenigstens einem dieser Materialien aufgebracht wird.
  10. Verfahren nach Anspruch 9, bei dem der Sinterkörper (4, 5) mittels eines Spinell-Prozesses mit einem Keramiksubstrat (6) verbunden wird.
  11. Verfahren nach Anspruch 10, bei dem als Keramiksubstrat (6) ein Substrat aus Aluminiumoxid (Al2O3) verwendet wird.
DE102005046710A 2005-09-29 2005-09-29 Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip Expired - Fee Related DE102005046710B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005046710A DE102005046710B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005046710A DE102005046710B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip

Publications (2)

Publication Number Publication Date
DE102005046710A1 DE102005046710A1 (de) 2007-04-05
DE102005046710B4 true DE102005046710B4 (de) 2012-12-06

Family

ID=37852633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005046710A Expired - Fee Related DE102005046710B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip

Country Status (1)

Country Link
DE (1) DE102005046710B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100221526A1 (en) * 2007-09-18 2010-09-02 Shimane Prefectural Government Metal-coated carbon material and carbon-metal composite material using the same
DE102021107078A1 (de) 2021-03-22 2022-09-22 Endress+Hauser SE+Co. KG Vorrichtung aus einem ersten Bauteil und einem zweiten Bauteil

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4083719A (en) * 1975-10-29 1978-04-11 Hitachi, Ltd. Copper-carbon fiber composites and process for preparation thereof
EP0012019B1 (de) * 1978-12-01 1983-10-12 Hitachi, Ltd. Elektrode für eine Halbleiteranordnung und Verfahren zum Herstellen einer solchen Elektrode
US4497875A (en) * 1982-02-10 1985-02-05 Hitachi, Ltd. Ceramic substrate with metal plate
US4500904A (en) * 1979-11-30 1985-02-19 Hitachi, Ltd. Semiconductor device
EP0049791B1 (de) * 1980-09-24 1985-06-12 Hitachi, Ltd. Halbleiteranordnung mit einem Wärme zerstreuenden Substrat
US5089439A (en) * 1990-02-02 1992-02-18 Hughes Aircraft Company Process for attaching large area silicon-backed chips to gold-coated surfaces
US20020149114A1 (en) * 2001-04-11 2002-10-17 Tasao Soga Product using Zn-Al alloy solder
US6569524B2 (en) * 2000-06-23 2003-05-27 Sumitomo Electric Industries, Ltd. High thermal conductivity composite material, and method for producing the same
DE10158185A1 (de) * 2000-12-20 2003-07-03 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4083719A (en) * 1975-10-29 1978-04-11 Hitachi, Ltd. Copper-carbon fiber composites and process for preparation thereof
EP0012019B1 (de) * 1978-12-01 1983-10-12 Hitachi, Ltd. Elektrode für eine Halbleiteranordnung und Verfahren zum Herstellen einer solchen Elektrode
US4500904A (en) * 1979-11-30 1985-02-19 Hitachi, Ltd. Semiconductor device
EP0049791B1 (de) * 1980-09-24 1985-06-12 Hitachi, Ltd. Halbleiteranordnung mit einem Wärme zerstreuenden Substrat
US4497875A (en) * 1982-02-10 1985-02-05 Hitachi, Ltd. Ceramic substrate with metal plate
US5089439A (en) * 1990-02-02 1992-02-18 Hughes Aircraft Company Process for attaching large area silicon-backed chips to gold-coated surfaces
US6569524B2 (en) * 2000-06-23 2003-05-27 Sumitomo Electric Industries, Ltd. High thermal conductivity composite material, and method for producing the same
DE10158185A1 (de) * 2000-12-20 2003-07-03 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
US20020149114A1 (en) * 2001-04-11 2002-10-17 Tasao Soga Product using Zn-Al alloy solder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement

Also Published As

Publication number Publication date
DE102005046710A1 (de) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE112017000184T5 (de) Lotverbindung
DE102005047106A1 (de) Leistungshalbleitermodul
DE4315272A1 (de) Leistungshalbleiterbauelement mit Pufferschicht
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102013102540B4 (de) Metall-Keramik-Substrat, Modulanordnung sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE102005006281A1 (de) Halbleiterbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102006023998A1 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE19646476A1 (de) Verbindungsstruktur
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130307

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee