DE102004054597B4 - Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils - Google Patents

Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils Download PDF

Info

Publication number
DE102004054597B4
DE102004054597B4 DE102004054597.9A DE102004054597A DE102004054597B4 DE 102004054597 B4 DE102004054597 B4 DE 102004054597B4 DE 102004054597 A DE102004054597 A DE 102004054597A DE 102004054597 B4 DE102004054597 B4 DE 102004054597B4
Authority
DE
Germany
Prior art keywords
layer
electronic component
adhesion promoter
solder
plastic walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004054597.9A
Other languages
English (en)
Other versions
DE102004054597A1 (de
Inventor
Dr.-Ing. Güngerich Volker
Martin Petz
Dipl.-Ing. Dangelmaier Jochen
Dipl.-Ing. Paulus Stefan
Donald Fowlkes
Henrik Hoyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004054597.9A priority Critical patent/DE102004054597B4/de
Priority to PCT/DE2005/001921 priority patent/WO2006050690A2/de
Publication of DE102004054597A1 publication Critical patent/DE102004054597A1/de
Application granted granted Critical
Publication of DE102004054597B4 publication Critical patent/DE102004054597B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Elektronisches Bauteil (1), insbesondere Hochfrequenz-Leistungsmodul (2), das folgende Merkmale aufweist:ein Hohlraumgehäuse (3) mit einem Gehäuserahmen (4) mit Kunststoffwandungen (5), in welche Flachleiter (18) teilweise eingebettet sind und nach außen führen, und einem metallischen Gehäuseboden (9) mit mindestens einer Chipinsel (10), undmindestens einen auf der Chipinsel (10) angeordneten Halbleiterchip (11), der mit den Flachleitern (18) elektrisch verbunden ist,wobei die Kunststoffwandungen (5) aus einem Duroplast hergestellt sind und Oberflächen (36) aufweisen, die mit Oberflächen (37) des metallischen Gehäusebodens (9) über eine Lötverbindung verbunden sind, undwobei die mit den Oberflächen (37) des Gehäusebodens (9) verbundenen Oberflächen (36) der Kunststoffwandungen (5) aufweisen:einen lötfähigen Schichtaufbau (8) miteiner ersten Haftvermittlerschicht (13), die direkt auf den Kunststoffwandungen (5) aufgebracht ist und die Cr, NiCr, Ti und/oder Zn umfasst, undzumindest einer Lotschicht (30).

Description

  • Die vorliegende Erfindung betrifft ein elektronisches Bauteil, insbesondere ein Hochfrequenz-Leistungsmodul, mit einem Kunststoffwandungen und einen Metallrahmen aufweisenden Gehäuserahmen, wobei die Kunststoffwandungen und der Metallrahmen über eine Lötverbindung verbunden sind. Die vorliegende Erfindung betrifft weiterhin ein Verfahren zum Herstellen einer Lötverbindung zwischen einem Duroplastbauteil und einem Metallteil.
  • Elektronische Bauteile, insbesondere Hochfrequenz-Leistungsmodule werden aufgrund der hohen Wärmeentwicklung und der Hochfrequenz-Eigenschaften häufig in Hohlraumgehäusen aus Keramik untergebracht. Darüber hinaus ist es im Stand der Technik bekannt, Hochleistungsmodule vollständig in einer Kunststoffmasse einzubetten, wobei deren Hochleistungshalbleiterchip auf einer Chipinsel angeordnet ist, von der mindestens eine Oberfläche eine Außenwand des Gehäuses bildet, die durch die Umgebung gekühlt werden kann.
  • Hohlraumgehäuse aus Keramik sind jedoch in der Fertigung aufwendig und teuer. Andere Materialien, die auch in Verbindung mit den Hochfrequenz-Eigenschaften des in dem Gehäuse unterzubringenden Moduls verwendet werden können, wären, wie bereits erwähnt, Kunststoffmaterialien wie Thermoplaste oder Duroplaste. Duroplaste wären besonders geeignet, da sie aufgrund ihrer nach dem Aushärtungsprozess stabilen Struktur bei Erwärmung im Gegensatz zu Thermoplasten nicht aufweichen.
  • Jedoch weisen die Hohlraumgehäuse auch metallische Bauteile auf, z. B. Metallrahmen in deren Fußbereich, die mit den Kunststoffwandungen haftfest und dicht verbunden werden müssen, wobei diese Verbindung auch den Belastungen standhalten muss, die beim Draht-Bonden mit Ultraschall auf das Bauteil und somit auch auf die Verbindungsstelle einwirken.
  • Die WO 2004 073 013 A2 offenbart ein elektronisches Bauteil, insbesondere ein Hochfrequenz-Leistungsmodul mit einem Hohlraumgehäuse, das einen Gehäuserahmen mit Kunststoffwandungen aufweist. Im Fußbereich der Kunststoffwandungen ist ein Metallrahmen über Ankerelemente formschlüssig mit den Kunststoffwandungen verbunden, so dass ein Gehäuseboden über eine Lötfuge mit dem Gehäuserahmen temperaturbeständig verbunden ist.
  • Daher ist es die Aufgabe der vorliegenden Erfindung, ein elektronisches Bauteil, welches ohne größeren herstellungstechnischen Aufwand sowie kostengünstig hergestellt werden kann und dabei den Anforderungen, die an ein Hochfrequenz-Leistungsmodul gestellt werden, standhält sowie ein entsprechendes Verfahren vorzusehen.
  • Diese Aufgabe wird durch ein elektronisches Bauteil mit den Merkmalen gemäß Anspruch 1 sowie durch ein Verfahren mit den Merkmalen gemäß Anspruch 11 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen definiert.
  • Erfindungsgemäß bereitgestellt wird demnach ein elektronisches Bauteil, insbesondere ein Hochfrequenz-Leistungsmodul, das folgende Merkmale aufweist: ein Hohlraumgehäuse mit einem Gehäuserahmen mit Kunststoffwandungen in welche Flachleiter teilweise eingebettet sind und nach außen führen,, einem metallischen Gehäuseboden mit mindestens einer Chipinsel, mindestens einen auf der Chipinsel angeordneten Halbleiterchip, der mit den Flacheitern elektrisch verbunden ist, wobei die Kunststoffwandungen aus einem Duroplast hergestellt sind und Oberflächen aufweisen, die mit Oberflächen des metallischen Gehäusebodens über eine Lötverbindung verbunden sind. Die mit den Oberflächen des Metallrahmens verbundenen Oberflächen der Kunststoffwandungen weisen einen lötfähigen Schichtaufbau mit einer ersten Haftvermittlerschicht direkt auf den Kunststoffwandungen, welche Cr, NiCr, Ti und/oder Zn umfasst, und zumindest einer Lotschicht auf.
  • Wie eingangs bereits erwähnt, weisen Duroplaste aufgrund ihrer stabilen Struktur nach dem Aushärten die für die Hochfrequenz-Anwendung und Temperaturbereiche der Anwendung gewünschten Eigenschaften auf. Im Gegensatz zu den Thermoplasten sind sie temperatur- und formstabil und halten im Allgemeinen auch höheren Belastungen stand. Weiterhin sind Duroplaste im Gegensatz zu Keramiken kostengünstig und einfach zu be- bzw. verarbeiten. Z. B. könnten die Duroplastwandungen des Gehäuses einfach entweder als Pressmassen oder auch im Spritzgießverfahren hergestellt werden.
  • Die erfindungsgemäße Lötverbindung zwischen den Duroplastwandungen und dem Gehäuseboden des elektronischen Bauteils erzeugt eine haftfeste Verbindung, die zuverlässiger ist als eine herkömmliche Klebeverbindung. Auch ist die Lötverbindung, welche insbesondere mittels Weichlöten hergestellt wird, in einem größeren Temperaturbereich stabil und in der Langzeitanwendung zuverlässiger als die aus dem Stand der Technik bekannte Klebeverbindung zwischen Kunststoffteil und Metallteil.
  • Vorzugsweise weist der Schichtaufbau weiterhin eine zweite Haftvermittlerschicht, welche Cu umfasst, auf. Es ist besonders bevorzugt, wenn die Lötverbindung durch Weichlöten hergestellt ist.
  • Es ist besonders vorteilhaft, wenn der Schichtaufbau weiterhin eine Diffusionsbarriereschicht aufweist, welche Ni oder eine Ni-Legierung umfasst.
  • Darüber hinaus weist der Schichtaufbau zumindest eine Lotschicht auf, welche vorzugsweise Sn umfasst. Die Lotschicht kann aber auch andere Materialien aufweisen; es kann beispielsweise auch Gold-Zinn-Lot eingesetzt werden.
  • In dem Fall, wo Cu als Haftvermittlerschicht verwendet wird, ist es jedoch auch möglich, die Cu-Schicht gleichzeitig als Lotschicht zu verwenden.
  • Vorzugsweise weist die erste Haftvermittlerschicht eine Dicke von 0,05 µm auf, und die zweite Haftvermittlerschicht weist eine Dicke von 0,5 - 1 µm auf.
  • Es ist vorteilhaft, wenn die Diffusionsbarriere eine Dicke von 1,0 µm und die Lotschicht eine Dicke von 1,0 µm aufweist.
  • Besonders bevorzugt sind die Ausführungsformen, bei denen als Duroplast Bakelit, Polyurethan, Melaminharz, Phenolharz oder Epoxidharz verwendet ist bzw. die Kunststoffwandungen des Gehäuserahmens des elektronischen Bauteils aus zumindest einem dieser Materialien hergestellt sind. Es können aber auch jegliche andere Duroplaste wie z. B. KMC 180-7 (= Pressmasse der Firma Shin-Etsu) verwendet werden.
  • Das erfindungsgemäße Verfahren zum Herstellen eines elektronischen Bauteils insbesondere eines Hochfrequenz-Leistungsmoduls nach Anspruch 1, welches die folgenden Schritte umfasst: Bereitstellen des Hohlraumgehäuses mit dem Gehäuserahmen mit den Kunststoffwandungen aus Duroplast und dem metallischen Gehäuseboden mit der mindestens einen Chipinsel; Reinigen einer für die Lötverbindung vorgesehenen Oberfläche des Duroplastbauteils; Plasmavorbehandlung der Oberfläche des Duroplastbauteils zur Metallisierung; Metallisieren der Oberfläche des Duroplastbauteils, wobei ein Schichtaufbau mit zumindest einer ersten Haftvermittlerschicht und der zumindest einen Lotschicht erzeugt wird.
  • Der erfindungsgemäße lötfähige Schichtaufbau auf dem Duroplastbauteil erzeugt eine haftfeste und dichte Verbindung. Die Lötverbindung ist zuverlässiger als eine Klebeverbindung. Sie ist auch, wie bereits erwähnt, über einen größeren Temperaturbereich stabil. Weiterhin bietet die so vorgesehene Lötverbindung eine steife Verbindung zwischen Kunststoff und Metall, wie sie beispielsweise zum Draht-Bonden mit Ultraschall notwendig ist. Die Prozesszeit zur Herstellung der Verbindung liegt darüber hinaus im Sekundenbereich verglichen mit bis zu 1,5 Stunden Aushärtetemperatur eines Klebers. Weiterhin ist der Lötprozess identisch mit einem Chipmontageprozess, so dass beide Montageprozesse parallel durchgeführt werden können und damit die Montagezeit und somit die Kosten reduziert werden können.
  • Gemäß einem bevorzugten Ausführungsbeispiels des Verfahrens wird die Oberfläche des Duroplastbauteils in dem Reinigungsschritt mit Alkohol gereinigt.
  • Weiterhin ist es bevorzugt, wenn die Plasmavorbehandlung der Oberfläche des Duroplastbauteils mittels Glimmentladung durchgeführt wird.
  • In einem anderen bevorzugten Ausführungsbeispiel wird die Plasmavorbehandlung der Oberfläche des Duroplastbauteils mittels Metallionenbehandlung durchgeführt.
  • Darüber hinaus ist es vorteilhaft, wenn der Metallisierungsschritt mittels eines hochaktiven PVD-Verfahrens durchgeführt wird.
  • Gemäß einer anderen bevorzugten Ausführungsform der Erfindung wird die Lotschicht galvanisch aufgebracht wird. Dies ist aus Kostengründen vorteilhaft, besonders wenn Schichtdicken von einigen zehn Mikrometer erforderlich sind.
  • Besonders bevorzugt ist hierbei ein Vakuumbogenverfahren.
  • Vorzugsweise umfasst die erste Haftvermittlerschicht Cr, und die erste Haftvermittlerschicht wird vorzugsweise in einer Dicke von 0,05 µm aufgebracht.
  • In einem weiteren bevorzugten Ausführungsbeispiel des Verfahrens umfasst die Lotschicht Sn und wird in einer Dicke von 0,5 - 1 µm aufgebracht.
  • Es ist weiterhin vorteilhaft, wenn über der ersten Haftvermittlerschicht eine zweite Haftvermittlerschicht aufgebracht wird.
  • Besonders von Vorteil ist bei dem Verfahren, wenn über der ersten Haftvermittlerschicht und/oder zweiten Haftvermittlerschicht weiterhin zumindest eine Diffusionsbarriereschicht aufgebracht wird.
  • Vorzugsweise umfasst die zweite Haftvermittlerschicht Cu und wird in einer Dicke von 0,5 bis 1,0 µm aufgebracht.
  • Die Erfindung wird anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt
    • 1 einen schematischen Querschnitt durch ein elektronisches Bauteil mit einem Hohlraumgehäuse gemäß dem Stand der Technik;
    • 2 einen schematischen Querschnitt durch ein Hohlraumgehäuse eines elektronischen Bauteils gemäß der Erfindung;
    • 3a, b, c einen schematischen Querschnitt durch erfindungsgemäße Schichtaufbauten;
    • 4 einen schematischen Querschnitt durch den Geräteaufbau, der für ein Vakuumbogenverfahren verwendet wird.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 mit einem Hohlraumgehäuse 3. Das Hohlraumgehäuse 3 weist einen nach oben und unten offenen Gehäuserahmen 4 auf. Ein von dem Gehäuserahmen 4 umschlossener Hohlraum wird von Kunststoffwandungen 5 umgeben, wobei in einem Fußbereich der Kunststoffwandungen 5 ein Metallrahmen 6 angeordnet ist, der sich mit seiner Oberseite 7 an den Fußbereich 22 des Gehäuserahmens 4 anschließt.
  • Das Hohlraumgehäuse 3 wird nach unten von einem metallischen Gehäuseboden 9 abgeschlossen der hier als Wärmesenke 16 ausgebildet ist. Der Gehäuseboden 9 ist über eine Lötfuge 15 mit der Rückseite 38 des Metallrahmens 6 verbunden. Der Metallrahmen 6 weist Ankerelemente 14 auf, die als Schwalbenschwanz ausgestaltet sind, so dass eine formschlüssige Verankerung des Metallrahmens 6 im Fußbereich 22 der Kunststoffwandungen 5 vorhanden ist.
  • Flachleiter 18, die gleichzeitig mit den Ankerelementen 14 in den Kunststoffwandungen 5 eingebettet sind, weisen jeweils einen Außenabschnitt 24, einen in den Kunststoff eingebetteten Mittenabschnitt 21 und einen auf einem stufenförmigen Ansatz 20 des Gehäuserahmens 4 angeordneten Innenabschnitt 19 auf.
  • Auf dem Gehäuseboden 9 sind drei Chipinseln 10 angeordnet, die aus einer Goldbeschichtung bestehen, während der Gehäuseboden 9 aus einer Kupferlegierung hergestellt ist. Mit dieser Goldbeschichtung der Chipinseln 10 bildet das Silicium der Halbleiterchips 11 beim Aufbringen unter entsprechend hohen Temperaturen eine eutektische Legierung, so dass die Halbleiterchips 11 sicher mit dem Gehäuseboden 9 verbunden sind und beim Anlöten des Gehäusebodens 9 an den Metallrahmen 6 auf den Chipinseln 10 fixiert bleiben.
  • Die Ankerelemente 14 sorgen dafür, dass beim Anlöten des Gehäusebodens 9 an den Metallrahmen 6 sich der Metallrahmen 6 nicht von den Kunststoffwandungen 5 löst.
  • Das Verbinden der Flachleiter 18 mit Kontaktflächen 27 auf aktiven Oberseiten 12 der Halbleiterchips 11 erfolgt über mehrere Hundert parallel geschaltete Bonddrähte einerseits zwischen den Innenabschnitten 19 der Flachleiter 18 und Kontaktflächen 27 und andererseits zwischen Kontaktflächen 27 der Halbleiterchips 11 untereinander. Elektrische Verbindungen 23 werden auch durch gebondete Flachleiterbänder realisiert.
  • Um ein Bonden auf möglichst gleichem Niveau n zu ermöglichen, weist der Gehäuseboden 9 einen Metallsockel 17 auf, der zusammen mit der Dicke der Chipinsel 10 eine Höhe h aufweist, die derart bemessen ist, dass die Dicke d der Halbleiterchips 11 plus der Höhe h des Metallsockels 17 das Niveau n der Flachleiter 18 erreicht. Damit lassen sich die elektrischen Verbindungen 23 in einer einzigen Bondebene durchführen.
  • Das elektronische Bauteil 1 mit dem Hochfrequenz-Leistungsmodul 2 im Hohlraum 25 ist durch einen Gehäusedeckel 26 nach oben abgeschlossen, der aus einer Kupfer- oder Nickellegierung oder Thermoplast/oder Duroplast/oder Keramik ausgebildet ist und mit einem stufenförmigen Ansatz 20 des Gehäuserahmens 4 in Eingriff steht. Durch die metallische Ausführung des Gehäusedeckels 26 als auch des Gehäusebodens 9 wird das Hochfrequenz-Leistungsmodul 2 gegen elektrische äußere Streufelder abgeschirmt.
  • 2 zeigt einen schematischen Querschnitt durch ein Hohlraumgehäuse eines elektronischen Bauteils 1 gemäß der Erfindung. Hier weist der Gehäuserahmen 4 Kunststoffwandungen 5 auf, die aus einem Duroplast hergestellt sind. Der Fußbereich 22 des Gehäuserahmens 4 ist mit einem lötfähigen Schichtaufbau 8 beschichtet, über welchen der metallische Gehäuseboden 9 mit dem Fußbereich 22 haftfest und temperaturstabil verlötet werden kann.
  • Der im Stand der Technik vorgesehene Metallrahmen 6, der über Ankerelemente 14 mit den Kunststoffwandungen 5 verbunden ist (siehe 1), um wiederum mit dem metallischen Gehäuseboden 9 verlötet zu werden kann entfallen. Es wäre jedoch auch möglich einen Metallrahmen 6 vorzusehen, der auf die gleiche Art und Weise wie der Gehäuseboden 9 mit dem Fußbereich 22 der Kunststoffwandungen 5 verlötet wird. Jegliche Ankerelemente 14 wären dann überflüssig, da eine ausreichende Verbindung der Bauteile 9 und 4, bzw. einer Oberfläche 36 der Kunststoffwandungen 5 des Gehäuserahmens 4 mit einer Oberfläche 37 des metallischen Gehäusebodens 9 über die Lötstelle erfolgt.
  • 3a bis c zeigen einen schematischen Querschnitt durch verschiedene erfindungsgemäße Schichtaufbauten. 3a zeigt einen Schichtaufbau 8 mit lediglich zwei Schichten, die auf der Oberfläche 36 des Fußbereichs 22 des Gehäuserahmens 4 aufgebracht sind. Hierbei ist die erste Schicht, die direkt auf den Duroplast der Kunststoffwandung 5 im Fußbereich 22 des Gehäuserahmens 4 (siehe 2) aufgebracht ist, eine erste Haftvermittlerschicht 13 aus Cr. Direkt auf der ersten Haftvermittlerschicht 13 ist die Lotschicht 30, welche in diesem Fall aus Sn besteht, aufgebracht.
  • Die Dicke der ersten Haftvermittlerschicht 13 beträgt 0,05 µm und die Dicke der Lotschicht 30 beträgt 1,0 µm.
  • Im zweiten Beispiel eines erfindungsgemäßen Schichtaufbaus, wie er in 3b dargestellt ist, sind drei Schichten 13, 28 und 30 auf der Oberfläche 36 des Fußbereichs 22 des Gehäuserahmens 4 (siehe 2) aufgebracht. Die erste Schicht, die wiederum in direktem Kontakt mit dem Duroplast steht, ist die erste Haftvermittlerschicht 13. Darauf aufgebracht befindet sich eine zweite Haftvermittlerschicht 28 aus Cu. Auf dieser zweiten Haftvermittlerschicht 28 ist wiederum eine Lotschicht 30 aus Sn aufgetragen.
  • Im dritten Beispiel eines erfindungsgemäßen Schichtaufbaus, wie er in 3c dargestellt ist, sind vier Schichten übereinander aufgetragen worden. Die unterste, mit dem Duroplast in direktem Kontakt stehende Schicht ist wiederum eine erste Haftvermittlerschicht 13. Darüber befindet sich eine zweite Haftvermittlerschicht 28, welche von einer Diffusionsbarriereschicht 29 überlagert wird. Darüber ist dann noch die Lotschicht 30 aufgebracht. Die erste Haftvermittlerschicht 13 besteht aus Cr, die zweite Haftvermittlerschicht 28 besteht aus Cu und dient zur Adhäsion des darüber abgelagerten Ni der Diffusionsbarriereschicht 29. Die Ni-Diffusionsbarriereschicht 29 dient als Barriere für das Cu der zweiten Haftvermittlerschicht 28. Die Lotschicht 30 ist wiederum aus Sn hergestellt.
  • Die besten Resultate bezüglich der Haftfestigkeit der Lötverbindung zwischen Duroplast und Metall zeigen sich, wenn zumindest eine Schicht des lötfähigen Schichtaufbaus 8 aus Cu besteht. Weiterhin wird eine prozesssichere Lötbarkeit dann erzielt, wenn die Schichtdicke des lötfähigen Schichtaufbaus 8 einige zehn Mikrometer aufweist.
  • Gemäß dem erfindungsgemäßen Verfahren wird der Kunststoff aus einem Duroplast mit einem lötfähigen Schichtaufbau 8 versehen. Die Duroplastbauteile 31 werden dabei einer Vorbereitung unterzogen, die wie folgt ausgeführt wird: Zunächst wird die Duroplastbauteiloberfläche chemisch gereinigt. Insbesondere eignet sich eine Reinigung mit Alkohol. Dann werden die Duroplastbauteile 31 in eine Vakuumkammer eingebaut. Wenn der Arbeitsdruck erreicht ist, erfolgt eine Plasma-Vorbehandlung. Diese findet unmittelbar vor Beginn der Beschichtung statt. Hierzu werden vorwiegend Glimmentladungen (normale Glimmentladung oder arc enhanced glow discharge (AEGD) mit verschiedenen Plasmagasen verwendet. Eine andere Möglichkeit ist die Metallionenbehandlung der Duroplastbauteile 31. Dabei werden hochenergetische Metallionen zur Reinigung und Aktivierung der Substratoberfläche genutzt.
  • Darauf folgend wird die Metallisierung der Duroplast Bauteil-Oberflächen vorgenommen, welche mit Metallen entsprechend dem gewünschten lötfähigen Schichtaufbau 8 durchgeführt wird. Als Beschichtungsverfahren kann das Vakuumbogenverfahren verwendet werden.
  • 4 zeigt einen schematischen Querschnitt durch den Geräteaufbau, der für das Vakuumbogenverfahren verwendet wird. Der Geräteaufbau umfasst: einen Gaseinlass 32, einen Verdampfer 33, eine Bias-Quelle 35 und ein Vakuumsystem 34. Die Duroplastbauteile 31 werden in einem dafür vorgesehenen Halter in die Probenkammer eingesetzt und dort bedampft. Am Verdampfer 33 (Kathode der Bogenentladung) wird durch eine Bogenentladung das Kathodenmaterial verdampft und ionisiert. Das so produzierte Metallplasma wird zur Beschichtung der Proben genutzt. Mögliche Beschichtungsmaterialien sind: Cr, Cu, Ni, Sn, NiV7, Ti, Zn.
  • Der Vorteil dieses Verfahrens liegt darin, dass das Beschichtungsmaterial vollständig ionisiert vorliegt. Dadurch können u. a. sehr dichte Schichten bei sehr guter Haftung auf dem Substrat, hier also auf dem Duroplastteil 31, erzeugt werden.
  • Das Aufbringen einer Lotschicht 30, welche beispielsweise aus Zinn besteht, kann anschließend durch ein galvanisches Verfahren verstärkt werden.
  • Die mit einem gemäß dem oben beschriebenen Verfahren hergestellten Schichtaufbau versehenen Duroplastbauteile 31 sind dadurch gut mit Metallteilen verlötbar, so dass eine dauerhaft haftfeste Verbindung vorgesehen wird.
  • Bezugszeichenliste
    • 1
    elektronisches Bauteil
    2
    Hochfrequenz-Leistungsmodul
    3
    Hohlraumgehäuse
    4
    Gehäuserahmen
    5
    Kunststoffwandung
    6
    Metallrahmen
    7
    Oberseite
    8
    lötfähiger Schichtaufbau
    9
    Gehäuseboden
    10
    Chipinsel
    11
    Halbleiterchip
    12
    aktive Oberseite des Halbleiterchips
    13
    erste Haftvermittlerschicht
    14
    Ankerelemente
    15
    Lötfuge
    16
    Wärmesenke
    17
    Metallsockel
    18
    Flachleiter
    19
    Innenabschnitt der Flachleiter
    20
    stufenförmiger Ansatz des Gehäuserahmens
    21
    Mittenabschnitt der Flachleiter
    22
    Fußbereich des Gehäuserahmens
    23
    elektrische Verbindung
    24
    Außenabschnitt der Flachleiter
    25
    Hohlraum
    26
    Gehäusedeckel
    27
    Kontaktflächen
    28
    zweite Haftvermittlerschicht
    29
    Diffusionsbarriereschicht
    30
    Lotschicht
    31
    Duroplastbauteil
    32
    Gaseinlass
    33
    Verdampfer + I-Quelle
    34
    Vakuumsystem
    35
    Bias-Quelle
    36
    Oberfläche
    37
    Oberfläche
    38
    Rückseite
    n
    Niveau der Flachleiter
    d
    Dicke des Halbleiters
    h
    Höhe des metallsockels und der Chipinsel

Claims (22)

  1. Elektronisches Bauteil (1), insbesondere Hochfrequenz-Leistungsmodul (2), das folgende Merkmale aufweist: ein Hohlraumgehäuse (3) mit einem Gehäuserahmen (4) mit Kunststoffwandungen (5), in welche Flachleiter (18) teilweise eingebettet sind und nach außen führen, und einem metallischen Gehäuseboden (9) mit mindestens einer Chipinsel (10), und mindestens einen auf der Chipinsel (10) angeordneten Halbleiterchip (11), der mit den Flachleitern (18) elektrisch verbunden ist, wobei die Kunststoffwandungen (5) aus einem Duroplast hergestellt sind und Oberflächen (36) aufweisen, die mit Oberflächen (37) des metallischen Gehäusebodens (9) über eine Lötverbindung verbunden sind, und wobei die mit den Oberflächen (37) des Gehäusebodens (9) verbundenen Oberflächen (36) der Kunststoffwandungen (5) aufweisen: einen lötfähigen Schichtaufbau (8) mit einer ersten Haftvermittlerschicht (13), die direkt auf den Kunststoffwandungen (5) aufgebracht ist und die Cr, NiCr, Ti und/oder Zn umfasst, und zumindest einer Lotschicht (30).
  2. Elektronisches Bauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass der Schichtaufbau (8) eine zweite Haftvermittlerschicht (28), welche Cu, Pt und/oder Pd umfasst, aufweist.
  3. Elektronisches Bauteil (1) nach Anspruch 2, dadurch gekennzeichnet, dass die Lötverbindung durch Weichlöten hergestellt ist.
  4. Elektronisches Bauteil (1) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Schichtaufbau (8) weiterhin eine Diffusionsbarriereschicht (29) aufweist, welche Ni oder eine Ni-Legierung und/oder Ti, TiN, TiO2 und/oder SiO2 umfasst.
  5. Elektronisches Bauteil (1) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Lotschicht (30) des Schichtaufbaus (8) Sn oder Sn-Legierungen umfasst.
  6. Elektronisches Bauteil (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Haftvermittlerschicht (13) eine Dicke von 0,02 µm - 0,2 µm aufweist.
  7. Elektronisches Bauteil nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die zweite Haftvermittlerschicht (28) eine Dicke von 0,02 µm - 1 µm aufweist.
  8. Elektronisches Bauteil (1) nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die Diffusionsbarriereschicht (29) eine Dicke von 0,2 µm - 2 µm aufweist.
  9. Elektronisches Bauteil (1) nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die Lotschicht (30) eine Dicke von 0,5 µm - 4 µm aufweist.
  10. Elektronisches Bauteil (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kunststoffwandungen (5) aus Bakelit, Polyurethan, Melaminharz, Phenolharz oder Epoxidharz hergestellt sind.
  11. Verfahren zum Herstellen eines elektronischen Bauteils (1), insbesondere eines Hochfrequenz-Leistungsmoduls (2), nach Anspruch 1, welches die folgenden Schritte umfasst: Bereitstellen des Hohlraumgehäuses (3) mit dem Gehäuserahmen mit den Kunststoffwandungen (5) aus Duroplast und dem metallischen Gehäuseboden mit der mindestens einen Chipinsel (10), Reinigen einer für die Lötverbindung vorgesehenen Oberfläche (36) des Duroplastbauteils (31); Plasmavorbehandlung der Oberfläche (36) des Duroplastbauteils (31) zur Metallisierung; Metallisieren der Oberfläche (36) des Duroplastbauteils (31), wobei der lötfähige Schichtaufbau mit der ersten Haftvermittlerschicht (13) und der Lotschicht (30) erzeugt wird.
  12. Verfahren nach Anspruch 11, bei welchem die Oberfläche (36) des Duroplastbauteils (31) in dem Reinigungsschritt mit Alkohol gereinigt wird.
  13. Verfahren nach Anspruch 11 oder 12, bei welchem die Plasmavorbehandlung der Oberfläche (36) des Duroplastbauteils (31) mittels Glimmentladung durchgeführt wird.
  14. Verfahren nach Anspruch 11 oder 12, bei welchem die Plasmavorbehandlung der Oberfläche (36) des Duroplastbauteils (31) mittels Metallionenbehandlung durchgeführt wird.
  15. Verfahren nach einem der vorherigen Ansprüche, bei welchem der Metallisierungsschritt mittels eines hochaktiven PVD-Verfahrens durchgeführt wird.
  16. Verfahren nach einem der Ansprüche 11 bis 14, bei welchem die Lotschicht (30) galvanisch aufgebracht wird.
  17. Verfahren nach Anspruch 15, bei welchem das PVD-Verfahren ein Vakuumbogenverfahren ist.
  18. Verfahren nach einem der vorherigen Ansprüche, bei welchem die erste Haftvermittlerschicht (13) Cr umfasst und in einer Dicke von 0,0 - 0,2 µm aufgebracht wird.
  19. Verfahren nach einem der vorherigen Ansprüche, bei welchem die Lotschicht (30) Sn umfasst und in einer Dicke von 0,5 µm - 4 µm aufgebracht wird.
  20. Verfahren nach einem der vorherigen Ansprüche, bei welchem über der ersten Haftvermittlerschicht (13) eine zweite Haftvermittlerschicht (28) aufgebracht wird.
  21. Verfahren nach Anspruch 20, bei welchem über der ersten Haftvermittlerschicht (13) und/oder zweiten Haftvermittlerschicht (28) weiterhin zumindest eine Diffusionsbarriereschicht (29) aufgebracht wird.
  22. Verfahren nach Anspruch 20 oder 21, bei welchem die zweite Haftvermittlerschicht (28) Cu umfasst und in einer Dicke von 0,02 µm bis 1,0 µm aufgebracht wird.
DE102004054597.9A 2004-11-11 2004-11-11 Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils Expired - Fee Related DE102004054597B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004054597.9A DE102004054597B4 (de) 2004-11-11 2004-11-11 Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
PCT/DE2005/001921 WO2006050690A2 (de) 2004-11-11 2005-10-26 Elektronisches bauteil und verfahren zur herstellung des elektronischen bauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054597.9A DE102004054597B4 (de) 2004-11-11 2004-11-11 Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils

Publications (2)

Publication Number Publication Date
DE102004054597A1 DE102004054597A1 (de) 2006-05-24
DE102004054597B4 true DE102004054597B4 (de) 2019-07-25

Family

ID=35559329

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004054597.9A Expired - Fee Related DE102004054597B4 (de) 2004-11-11 2004-11-11 Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils

Country Status (2)

Country Link
DE (1) DE102004054597B4 (de)
WO (1) WO2006050690A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107362B2 (ja) 2013-04-18 2017-04-05 富士電機株式会社 半導体装置の製造方法及び半導体装置
US9768077B1 (en) 2016-06-02 2017-09-19 International Business Machines Corporation Low resistance dual liner contacts for Fin Field-Effect Transistors (FinFETs)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407480A1 (de) * 1984-02-29 1985-09-05 Siemens AG, 1000 Berlin und 8000 München Elektrisches oberflaechenwellenfilter
EP0875360A2 (de) * 1997-04-29 1998-11-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Verfahren zur Aufrauhung von Kunststoffoberflächen
DE10060571A1 (de) * 2000-12-06 2002-06-20 Bosch Gmbh Robert Präpolymer und daraus hergestelltes dielektrisches Material
WO2004073013A2 (de) 2003-02-13 2004-08-26 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1302947C (en) * 1985-09-13 1992-06-09 Jerome S. Sallo Copper-chromium-polyimide composite
EP0386458A1 (de) * 1989-03-04 1990-09-12 Oerlikon-Contraves AG Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
DE69613645T2 (de) * 1995-03-02 2002-05-08 Circuit Components Inc Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407480A1 (de) * 1984-02-29 1985-09-05 Siemens AG, 1000 Berlin und 8000 München Elektrisches oberflaechenwellenfilter
EP0875360A2 (de) * 1997-04-29 1998-11-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Verfahren zur Aufrauhung von Kunststoffoberflächen
DE10060571A1 (de) * 2000-12-06 2002-06-20 Bosch Gmbh Robert Präpolymer und daraus hergestelltes dielektrisches Material
WO2004073013A2 (de) 2003-02-13 2004-08-26 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Also Published As

Publication number Publication date
WO2006050690A3 (de) 2006-08-31
DE102004054597A1 (de) 2006-05-24
WO2006050690A2 (de) 2006-05-18

Similar Documents

Publication Publication Date Title
DE10164502B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelements
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102011076886A1 (de) Leistungshalbleitervorrichtung
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102013102541A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
WO2012034752A1 (de) Trägersubstrat für ein optoelektronisches bauelement, verfahren zu dessen herstellung und optoelektronisches bauelement
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
EP0868779A1 (de) Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
DE102005006281B4 (de) Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
EP1595287A2 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE102004054597B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102012206362A1 (de) Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
DE102015218842A1 (de) Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
DE102018214778A1 (de) Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
EP2327095B1 (de) Halbleiteranordnung sowie verfahren zum herstellen einer halbleiteranordnung
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
EP0868776A1 (de) Elektrisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement - sowie ein verfahren zu dessen herstellung
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
WO2012080014A1 (de) Gehäuse und verfahren zur herstellung eines gehäuses für ein optoelektronisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023053000

Ipc: H01L0023047000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023047000

Ipc: H01L0023053000

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee