DE102011076886A1 - Leistungshalbleitervorrichtung - Google Patents
Leistungshalbleitervorrichtung Download PDFInfo
- Publication number
- DE102011076886A1 DE102011076886A1 DE102011076886A DE102011076886A DE102011076886A1 DE 102011076886 A1 DE102011076886 A1 DE 102011076886A1 DE 102011076886 A DE102011076886 A DE 102011076886A DE 102011076886 A DE102011076886 A DE 102011076886A DE 102011076886 A1 DE102011076886 A1 DE 102011076886A1
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- buffer plate
- insulating substrate
- semiconductor device
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45025—Plural core members
- H01L2224/4503—Stacked arrangements
- H01L2224/45032—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Eine Leistungshalbleitervorrichtung gemäß der Erfindung umfasst eine Wärmesenke (3) aus Cu mit einer Dicke von 2 bis 3 mm, ein isolierendes Substrat (2), das an die Wärmesenke (3) unter Zwischensetzung einer ersten Bondschicht (Untersubstratlot (5)) gebondet ist, und Leistungshalbleiterelemente (1a, 1b), welche auf dem isolierenden Substrat (2) angebracht sind. In der Wärmesenke (3) ist ein Pufferschlitz (3a) am Umfang eines Bereichs ausgebildet, welcher an das isolierende Substrat (2) gebondet ist.
Description
- Die Erfindung betrifft eine Leistungshalbleitervorrichtung mit einer Konfiguration, in der ein Leistungshalbleiterelement an eine metallene Schaltungsstruktur eines isolierenden Substrats durch ein Lotmaterial oder dergleichen gebondet ist und darüber hinaus eine metallene rückseitige Oberflächenstruktur des isolierenden Substrats an eine Wärmesenke durch ein Lötmaterial oder dergleichen gebondet ist.
- Die
japanische Patentanmeldung 7-202088 - In einem Zuverlässigkeitserfassungstest zum Erfassen der Zuverlässigkeit im Hinblick auf thermische Belastung der Leistungshalbleitervorrichtung für die allgemeine Industrie, welche eine solche Konfiguration aufweist, wird beispielsweise ein Wärmezyklustest ausgeführt, in dem die Umgebungstemperatur verändert wird, ohne dass dem Leistungshalbleiterelement Strom zugeführt wird, und die Widerstandseigenschaften eines unter einem isolierenden Substrat vorhandenen Lotes bei Ermüdung werden untersucht. In dem Wärmezyklustest werden die Schwankungen der Temperatur so eingestellt, dass die Temperatur zwischen –40 und 125°C liegt.
- Zusätzlich wird ein Leistungszyklustest durchgeführt, in welchem Strom mit Unterbrechungen einem Leistungshalbleiterelement zugeführt wird, ohne die Umgebungstemperatur zu verändern, und es werden hauptsächlich die Widerstandseigenschaften eines Al-Drahtbondabschnittes, welcher auf dem Leistungshalbleiterelement vorhanden ist, eines Lotes, das unter dem Leistungshalbleiterelement vorhanden ist, und dergleichen bei Ermüdung untersucht. In dem Leistungszyklustest ist die Maximaltemperatur des Leistungshalbleiterelements auf 125°C begrenzt und die Lastbedingungen werden so eingestellt, dass eine Temperaturdifferenz des Leistungshalbleiterelements zwischen dem Zeitpunkt, wenn Strom zugeführt wird, und dem Zeitpunkt, wenn kein Strom zugeführt wird, konstant gehalten werden kann.
- Jedoch sind die Temperaturbedingungen in diesem Test strenger geworden, um der jüngsten Verkleinerung von Leistungshalbleitervorrichtungen und dem Annehmen eines Elements mit hohem Wärmewiderstand zu entsprechen. Somit verschieben sich die Schwankungen der Temperatur in Wärmezyklustests von einem Bereich von –40°C bis 125°C zu einem Bereich von –40°C bis 150°C, und die Maximaltemperatur des Leistungshalbleiterelements im Leistungszyklustest wird von 125°C auf 175°C verschoben. Bei einer Leistungshalbleitervorrichtung, die in einer solchen Hochtemperaturumgebung eingesetzt wird, besteht das Problem, dass eine Rissbildung im Lötbondabschnitt zwischen dem Leistungshalbleiterelement und einem isolierenden Substrat und in einem Al-Drahtbondabschnitt des Leistungshalbleiterelements zu einem frühen Zeitpunkt auftritt, so dass die Lebensdauer (Zuverlässigkeit), welche üblicherweise erforderlich ist, nicht erhalten wird.
- Es ist eine Aufgabe der Erfindung, eine Leistungshalbleitervorrichtung anzugeben, welche keine Rissbildung in einem Bondabschnitt um ein Leistungshalbleiterelement herum und in einem Bondabschnitt zwischen einem isolierenden Substrat und einer Wärmesenke verursacht, und zwar nicht einmal unter Hochtemperaturbelastungsbedingungen.
- Diese Aufgabe wird erfindungsgemäß durch eine Leistungshalbleitervorrichtung nach Anspruch 1 sowie nach Anspruch 10 gelöst. Fortbildungen sind in den Unteransprüchen angegeben.
- Eine erste Leistungshalbleitervorrichtung gemäß der Erfindung umfasst eine Wärmesenke, ein isolierendes Substrat und ein Leistungshalbleiterelement. Die Wärmesenke ist aus Cu hergestellt und weist eine Dicke von 2 bis 3 mm auf. Das isolierende Substrat ist unter Zwischensetzung einer ersten Bondschicht an die Wärmesenke gebondet. Das Leistungshalbleiterelement ist auf dem isolierten Substrat angebracht. In der Wärmesenke ist an einem Umfang eines Bereichs, der an das isolierende Substrat gebondet ist, ein Schlitz ausgebildet.
- Durch Verringern der Dicke der Wärmesenke auf 2 bis 3 mm, was geringer ist als die Dicke einer herkömmlichen Wärmesenke, wird eine Beanspruchung der ersten Bondschicht verringert. Zusätzlich wird durch Ausbilden des Schlitzes in der Wärmesenke eine Biegung, welche durch die Verringerung der Dicke der Wärmesenke hervorgerufen werden kann, unterdrückt.
- Eine zweite Leistungshalbleitervorrichtung gemäß der Erfindung umfasst ein isolierendes Substrat, ein Leistungshalbleiterelement, eine Pufferplatte und einen Al-Draht. Das Leistungshalbleiterelement ist auf das isolierende Substrat unter Zwischensetzung einer Bondschicht gebondet. Die Pufferplatte ist auf dem Leistungshalbleiterelement vorhanden. Der Al-Draht ist an die Pufferplatte zur elektrischen Verdrahtung gebondet. Der Linearexpansionskoeffizient (Längenausdehnungskoeffizient bzw. Linearausdehnungskoeffizient) der Pufferplatte liegt in der Mitte zwischen demjenigen des Al-Drahtes und demjenigen des Leistungshalbleiterelements.
- Aufgrund der Pufferplatte, deren Linearexpansionskoeffizient in der Mitte zwischen demjenigen des Al-Drahtes und demjenigen des Leistungshalbleiterelements liegt, kann eine Belastung, welche auf einen Bondabschnitt des Al-Drahtes ausgeübt wird, verringert werden und somit wird die Zuverlässigkeit verbessert.
- Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen aus der folgenden detaillierten Beschreibung der Erfindung zusammen mit den beigefügten Zeichnungen hervor.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer der Erfindung zugrunde liegenden Technik; -
2 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform 1; -
3 ist eine Draufsicht, welche ein isolierendes Substrat und eine Schaltungsstruktur zeigt; -
4 ist eine Querschnittsansicht, welche eine Konfiguration des isolierenden Substrats zeigt; -
5 ist eine Vergrößerungsansicht, welche eine Vertiefung der Schaltungsstruktur zeigt; -
6 ist eine Draufsicht, welche einen Pufferschlitz einer Wärmesenke zeigt; -
7 ist eine Draufsicht, welche einen Pufferschlitz der Wärmesenke zeigt; -
8 ist eine Draufsicht, welche einen Pufferschlitz der Wärmesenke zeigt; -
9 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform 2; -
10 ist eine Querschnittsansicht, welche eine Konfiguration einer Pufferplatte zeigt; -
11 ist eine Querschnittsansicht, welche eine Konfiguration der Pufferplatte zeigt; -
12 ist eine Querschnittsansicht, welche eine Konfiguration der Pufferplatte zeigt; und -
13 ist eine Draufsicht, welche Formen der Pufferplatte zeigt. - BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
- Zugrunde liegende Technik
-
1 zeigt eine Querschnittansicht einer Leistungshalbleitervorrichtung gemäß einer der Erfindung zugrunde liegenden Technik. Leistungshalbleiterelemente1a ,1b sind an eine Schaltungsstruktur201a eines isolierenden Substrats2 unter Zwischensetzung von Loten4a ,4b , welche unter den Elementen vorhanden sind, gebondet. Schaltungsstrukturen201a ,201b ,201c , von denen jede aus Cu-Material hergestellt ist und eine Dicke von 0,25 bis 0,3 mm aufweist, sind auf einer Oberfläche aus Aluminiumnitrid (AlN) eines Basiselements202 ausgebildet, das aus Keramik gemacht ist und eine Dicke von 0,635 mm aufweist. Eine rückwärtige Oberflächenstruktur203 aus dem gleichen Material und von der gleichen Dicke wie die Schaltungsstrukturen201a ,201b ,201c ist auf einer rückwärtigen Oberfläche des Basiselements202 aus (AlN) ausgebildet. Diese werden zuvor durch ein Hartlötmaterial aus aktivem Metall basierend auf Ag, Cu, Ti gebondet, um das isolierende Substrat2 zu bilden. - Die rückwärtige Oberflächenstruktur
203 des isolierenden Substrats2 ist an eine Wärmesenke3 aus Cu-Material, welche eine Dicke von 4 mm aufweist, gebondet, wobei ein Untersubstratlot5 zwischengesetzt ist. Ein Harzgehäuse6 ist an die Wärmesenke3 mit einem Haftmittel9 gebondet, so dass es das isolierende Substrat2 und die Leistungshalbleiterelemente1a ,1b , die darauf ausgebildet sind, umgibt. Ein Elektrodenanschluss7 und Signalanschlüsse8a ,8b sind auf dem Harzgehäuse6 angebracht. Der Elektrodenanschluss7 ist an die Schaltungsstruktur201b mit einem am Anschluss angebrachten Lot10 gebondet. Das Leistungshalbleiterelement1a und der Signalanschluss8a sind durch einen Aluminiumdraht11a miteinander verdrahtet. Das Leistungshalbleiterelement1a und das Leistungshalbleiterelement1b sind durch einen Aluminiumdraht11b miteinander verdrahtet. Die Leitungsstruktur201c und der Signalanschluss8b sind durch einen Aluminiumdraht11c miteinander verdrahtet. Das Innere des Harzgehäuses6 ist mit einem Dichtungsharz abgedichtet, wie beispielsweise einem Silikongel oder einem Epoxidharz. Ein Steuerungssubstrat mit einer darauf aufgebrachten elektronischen Komponente zum elektrischen Steuern der Leistungshalbleitervorrichtung ist nicht gezeigt. - Wenn eine Wärmezyklusbelastung auf die Leistungshalbleitervorrichtung der vorstehenden Konfiguration ausgeübt wird, tritt im Untersubstratlot
5 aufgrund eines Missverhältnisses zwischen den effektiven Linearexpansionskoeffizienten (α ist nahezu gleich 7 ppm) des isolierenden Substrats und dem Linearexpansionskoeffizienten (α = 17 ppm) der Wärmesenke3 aus dem Cu-Material eine Beanspruchung auf. Gemäß dem Prozess der Wärmezyklusbelastung tritt eine sehr kleine Rissbildung auf, und die Rissbildung schreitet fort, so dass sie die Wärmedissipation des Leistungshalbleiterelements behindert und schließlich die Leistungshalbleiterelemente1a ,1b zerbricht. Hierbei ist bei Schwankungen der Temperatur des Wärmezyklus zwischen –40°C und 125°C eine Struktur für das Verhindern des vorstehend erwähnten Phänomens konstruiert, welche einem Zuverlässigkeit gewährleistenden Lebenszyklus genügt. Jedoch wurde herausgefunden, dass, wenn beim Festsetzen der Schwankungen der Temperatur im Wärmezyklustest der Temperaturbereich von –40°C bis 125°C zum Temperaturbereich von –40°C bis 150°C geändert wird, die Beanspruchung im Untersubstratlot basierend auf einer Analyse um etwa 45% zunimmt, und entsprechend der Zunahme der Beanspruchung ist die ausfallsichere Lebensdauer nach einer aktuellen Auswertung auf etwa 1/10 oder weniger reduziert. - Zusätzlich tritt in Bondabschnitten zwischen dem Leistungshalbleiterelement
1a und den Aluminiumdrähten11a ,11b eine thermische Belastung auch basierend auf einem Missverhältnis (Δα ist nahezu gleich 19 ppm) zwischen dem Linearexpansionskoeffizienten (α ist nahezu gleich 4 ppm) des Leistungshalbleiterelements1a und dem Linearexpansionskoeffizienten (α ist nahezu gleich 23 ppm) der Aluminiumdrähte11a ,11b auf, welche durch die Wärmebelastung des Wärmezyklus hervorgerufen wird. Somit schreitet die sehr kleine Rissbildung fort. Eine Struktur, welche der nötigen den Lebenszyklus garantierenden Zuverlässigkeit genügt, ist so ausgelegt, dass sie das vorstehend beschriebene Phänomen nicht hervorruft, wenn die Maximaltemperatur des Leistungshalbleiterelements1a im Leistungszyklustest auf 125°C begrenzt ist. Es wurde jedoch herausgefunden, dass, wenn die Maximaltemperatur von 125°C auf eine höhere Temperatur von 175°C verschoben wird, die Lebensdauer der Bondabschnitte zwischen den Aluminiumdrähten11a ,11b und dem Leistungshalbleiterelement1a auf etwa 1/4 verkürzt wird. - Somit wurden in der Erfindung verschiedene Vorrichtungen zum Aufrechterhalten der ausfallsicheren Lebensdauer der Vorrichtung selbst unter Belastungsbedingungen bei Hochtemperaturen entwickelt.
- Ausführungsform 1
-
2 zeigt eine Konfiguration einer Leistungshalbleitervorrichtung gemäß der Ausführungsform 1. Dieselben Komponententeile wie jene der Leistungshalbleitervorrichtung gemäß der zugrunde liegenden Technik, die in1 gezeigt ist, sind durch die gleichen oder entsprechende Bezugszeichen gekennzeichnet. Die Leistungshalbleitervorrichtung dieser Ausführungsform umfasst die Leistungshalbleiterelemente1a ,1b , ein isolierendes Substrat2 , an das die Leistungshalbleiterelemente1a ,1b unter Zwischensetzung von Unterelementloten4a bzw.4b gebondet sind, und die Wärmesenke3 , an welche das isolierende Substrat2 unter Zwischensetzung des Untersubstratlotes5 gebondet ist. - Das isolierende Substrat
2 umfasst ein Basiselement212 aus Si3N4, welches ein isolierendes Basiselement ist, eine rückwärtige Oberflächenstruktur213 aus Cu, die auf einer rückwärtigen Oberfläche des Basiselements212 aus Si3N4 vorhanden ist, und Schaltungsstrukturen211a ,211b ,211c aus Cu mit derselben Dicke wie die rückwärtige Oberflächenstruktur213 , welche auf einer Oberfläche des Basiselements212 aus Si3N4 vorhanden sind. Diese werden zuvor durch ein Hartlötmaterial aus aktivem Metall basierend auf Ag, Cu, Ti gebondet, um das isolierende Substrat2 zu bilden. - Die rückwärtige Oberflächenstruktur
213 des isolierenden Substrats2 ist an eine Wärmesenke3 aus Cu unter Zwischensetzung eines Untersubstratlotes5 gebondet. Ein Harzgehäuse6 ist durch ein Haftmittel9 an die Wärmesenke3 gebondet, so dass es das isolierende Substrat2 und die Leistungshalbleiterelemente1a ,1b umgibt. Ein Elektrodenanschluss7 und Signalanschlüsse8a ,8b sind auf dem Harzgehäuse6 angebracht. Der Elektrodenanschluss7 ist durch ein am Anschluss angebrachtes Lot10 an die Schaltungsstruktur201b gebondet. Das Leistungshalbleiterelement1a und der Signalanschluss8a sind durch einen Aluminiumdraht11a miteinander verdrahtet. Das Leistungshalbleiterelement1a und das Leistungshalbleiterelement1b sind miteinander durch einen Aluminiumdraht11b verdrahtet. Als Verdrahtungsmaterial können stattdessen auch ein Aluminiumband, ein Cu-Draht, ein Al-Cu-Verbundband oder dergleichen eingesetzt werden. Die Schaltungsstruktur201c und der Signalanschluss8b sind miteinander durch einen Aluminiumdraht11c verdrahtet. Das Innere des Harzgehäuses6 ist mit einem Dichtungsharz12 , wie beispielsweise Silikongel oder Epoxidharz abgedichtet. Ein Steuersubstrat mit einer darauf angebrachten elektronischen Komponente zum elektrischen Steuern der Leistungshalbleitervorrichtung ist nicht gezeigt. - Isolierendes Substrat
- In dieser Ausführungsform wird das Basiselement
12 aus Si3N4 als das isolierende Basiselement des isolierenden Substrats2 verwendet. Das Basiselement212 aus Si3N4 weist eine transversale Bruchfestigkeit von etwa 600 Mpa auf, was das Doppelte der transversalen Bruchfestigkeit von etwa 300 Mpa des herkömmlichen Basiselements202 aus Aluminiumnitrid (AlN) ist. Das Basiselement212 aus Si3N4 weist eine Dicke von 0,25 bis 0,35 mm auf, was kleiner ist als die Dicke des herkömmlichen Basiselements202 aus AlN von 0,635 mm. Andererseits weisen jede der Schaltungsstrukturen211a ,211b ,211c und die rückwärtige Oberflächenstruktur213 eine Dicke von 0,35 bis 0,45 mm auf, welche größer ist als die Dicke der herkömmlichen Schaltungsstrukturen201a ,201b ,201c und der rückwärtigen Oberflächenstruktur203 von 0,25 bis 0,3 mm. Hierdurch wird der Linearexpansionskoeffizient insgesamt von etwa 7 ppm auf etwa 10 ppm erhöht und somit näher an den Linearexpansionskoeffizienten der Wärmesenke3 von 17 ppm gebracht. - Das Basiselement
212 aus Si3N4 weist eine thermische Leitfähigkeit von etwa 90 W/mK auf, welche etwa um die Hälfte geringer ist als die thermische Leitfähigkeit des herkömmlichen Basiselements202 aus AlN von 180 W/mK. Jedoch ist der Wärmewiderstand des Basiselements212 aus Si3N4 gleich demjenigen des herkömmlichen Basiselements202 aus AlN, da die Dicke des Basiselements212 aus Si3N4 halb so groß ist wie die Dicke des herkömmlichen Basiselements202 aus AlN. - Da jede der Schaltungsstrukturen
211a ,211b ,211c die gleiche Dicke wie die rückwärtige Oberflächenstruktur213 aufweist, wird das folgende Verhältnis hergestellt: Volumen der Schaltungsstrukturen211a ,211b ,211c ≤ Volumen der rückwärtigen Oberflächenstruktur213 . Somit wird beim Erhitzen das isolierende Substrat2 in eine Richtung so gebogen, dass das isolierende Substrat2 eine Konkavität an der Seite nahe den Schaltungsstrukturen211a ,211b ,211c ausbildet. Dies ermöglicht es, dass Luftblasen (Hohlräume) in dem Untersubstratlot5 , die beim Löten erzeugt werden, leicht abgeleitet werden können. -
3 ist eine Draufsicht, welche das Si3N4-Basiselement212 des isolierenden Substrats2 und die darauf gebondete Schaltungsstruktur211a zeigt.4 ist eine Querschnittsansicht entlang der Linie A-A von3 .5 ist eine Vergrößerungsansicht des Teils B von4 . Wie in3 gezeigt, sind Vertiefungen214 um Oberflächen215 der Schaltungsstruktur211a ausgebildet, auf der die Leistungshalbleiterelemente anzubringen sind. Die Bearbeitung durch einen Ätzprozess oder dergleichen wird so ausgeführt, dass in Querschnittsansicht ein Durchmesser D1 eines Oberflächenbereiches der Vertiefung214 geringfügig größer sein kann als ein Durchmesser D2 eines kreisförmigen Abschnitts derselben. Durch Vorsehen solcher Vertiefungen214 in der Schaltungsstruktur211a kann die Haftung zwischen einem Epoxidharz12 und dem isolierenden Substrat2 aufgrund eines Verankerungseffekts erhöht werden, wenn das Innere des Harzgehäuses6 durch das Epoxidharz12 abgedichtet ist. Selbst wenn eine Rissbildung in den Unterelementloten4a ,4b zum Zeitpunkt einer hohen Temperatur auftritt, kann das Öffnen der Risse verhindert werden und ein Fortschreiten der Risse wird aufgrund der Zunahme der Haftung unterdrückt. Der Linearexpansionskoeffizient des Epoxidharzes12 wird auf 12 bis 16 ppm eingestellt, was geringer ist als der Linearexpansionskoeffizient20 bis 26 ppm der Unterelementlote4a ,4b . - Wärmesenke
- Ähnlich der zugrunde liegenden Technik wird als Wärmesenke
3 ein Cu-Material verwendet. Jedoch beträgt die Dicke derselben etwa 2 bis 3 mm, was um etwa 1 bis 2 mm kleiner ist als die Dicke der herkömmlichen Wärmesenke, um eine Beanspruchung des Untersubstratlotes5 zu verringern, welche auftritt, wenn eine thermische Historie erhalten wird. In der Wärmesenke3 ist der Pufferschlitz3a angeordnet, so dass er sich am Umfang des isolierenden Substrats2 befindet, um die Beanspruchung des Untersubstratlotes5 weiter zu reduzieren und zusätzlich eine Biegung der Wärmesenke3 zu unterdrücken, die durch die Verringerung der Dicke der Wärmesenke3 hervorgerufen werden kann. - Die Größe des Pufferschlitzes liegt mit einer Breite von 2 bis 3 mm und einer Tiefe von 1,5 bis 2 mm in einem Bereich, in dem der Pufferschlitz
3a die Wärmesenke3 nicht durchdringt. Jedoch werden die Details nicht nur in Abhängigkeit von der Wärmesenke3 sondern auch durch Größe und die Struktur der umfangsseitigen Elemente, wie beispielsweise des isolierenden Substrats2 , durch ein Reduktionsziel bezüglich der Belastung des Untersubstratlotes5 , durch ein Reduktionsziel bezüglich der Biegung der Wärmesenke3 und dergleichen festgelegt. Der Pufferschlitz3a wird nicht an einem Endabschnitt der Wärmesenke3 ausgebildet, um eine signifikante Abnahme der Biegefestigkeit der Wärmesenke3 zu vermeiden. - Die
6 bis8 sind Draufsichten, welche Beispiele der Form des Pufferschlitzes3a unter der Voraussetzung zeigen, dass sechs isolierende Substrate2 auf der Wärmesenke3 angeordnet sind, wie in den6 bis8 gezeigt. Der Pufferschlitz3a kann entlang dem äußeren Umfang des isolierenden Substrats2 vorhanden sein, wie in6 gezeigt, oder kann zwischen den isolierenden Substraten2 vorhanden sein, wie in7 gezeigt. Alternativ dazu kann der Pufferschlitz3a mit Abständen zwischen den isolierenden Substraten2 vorhanden sein, wie in8 gezeigt. Der Pufferschlitz3a ist so angeordnet, dass er nicht den Endbereich der Wärmesenke3 erreicht. Der Pufferschlitz3a , welcher eine beliebige der Formen aufweist, kann die Beanspruchung des Untersubstratlotes5 verringern und zusätzlich eine Biegung der Wärmesenke3 unterdrücken, die durch die Reduzierung der Dicke der Wärmesenke3 hervorgerufen werden kann. - Effekte
- Die Leistungshalbleitervorrichtung der Ausführungsform 1 stellt die folgenden Effekte bereit. Die Leistungshalbleitervorrichtung dieser Ausführungsform umfasst eine Wärmesenke
3 aus Cu mit einer Dicke von 2 bis 3 mm, das isolierende Substrat2 , das unter Zwischensetzung des Untersubstratlotes5 (erste Bondschicht) auf die Wärmesenke3 gebondet ist, und das Leistungshalbleiterelement1a , das auf dem isolierenden Substrat2 angebracht ist. In der Wärmesenke3 ist der Pufferschlitz3a am Umfang eines Bondbereiches zwischen der Wärmesenke3 und dem isolierenden Substrat2 ausgebildet. Durch Verringern der Dicke der Wärmesenke3 im Vergleich zur konventionellen Wärmesenke wird die Beanspruchung des Untersubstratlotes5 reduziert und darüber hinaus wird durch Ausbilden des Pufferschlitzes3a eine Biegung der Wärmesenke3 unterdrückt, welche durch die Reduzierung der Dicke der Wärmesenke3 hervorgerufen werden kann. - Das isolierende Substrat
2 umfasst die rückwärtige Oberflächenstruktur213 aus Cu, die an die Wärmesenke3 unter Zwischensetzung des Untersubstratlotes5 gebondet ist, das Basiselement212 aus Si3N4, das auf der rückwärtigen Oberflächenstruktur213 ausgebildet ist und als das isolierende Basiselement dient, und die Schaltungsstrukturen211a ,211b ,211c aus Cu, die auf dem Basiselement212 aus Si3N4 ausgebildet sind. Das Leistungshalbleiterelement1a ist auf die Schaltungsstrukturen211a ,211b ,211c unter Zwischensetzung des Unterelementlotes4a (zweite Bondschicht) gebondet. Das Basiselement aus Si3N4 weist eine Dicke von 0,25 bis 0,35 mm auf. Die rückwärtige Oberflächenstruktur213 und die Schaltungsstrukturen211a ,211b ,211c weisen dieselbe Dicke von 0,35 von 0,45 mm auf. Die Dicke des isolierenden Basiselements ist im Vergleich mit dem herkömmlichen verringert, und stattdessen sind die Dicken der rückwärtigen Oberflächenstruktur213 und der Schaltungsstrukturen211a ,211b ,211c aus Cu vergrößert, um hierdurch den Linearexpansionskoeffizienten näher an den Linearexpansionskoeffizienten der Wärmesenke3 aus Cu zu bringen. Somit wird die Beanspruchung des Untersubstratlotes5 , welche aufgrund einer Differenz der Linearexpansionskoeffizienten zwischen diesen auftritt, verringert. - Der Pufferschlitz
3a weist eine Breite von 2 bis 3 mm und eine Tiefe von 1,5 bis 2 mm in einem Bereich auf, in dem der Pufferschlitz3a die Wärmesenke3 nicht durchdringt. Durch Versehen des Pufferschlitzes3a mit einer solchen Größe wird die Biegung der Wärmesenke3 verringert. - Darüber hinaus umfasst die Leistungshalbleitervorrichtung das Harzgehäuse
6 (äußeres Gehäuse), welches an die Wärmesenke3 gebondet ist, so dass es das isolierende Substrat2 und das Leistungshalbleiterelement1a und das Dichtungsharz12 umgibt, welches das isolierende Substrat2 und das Leistungshalbleiterelement1a innerhalb des Harzgehäuses6 abdichtet. In den Schaltungsstrukturen211a ,211b ,211c sind die Vertiefungen214 außerhalb des Bereichs215 ausgebildet, in dem das Leistungshalbleiterelement1a gebondet ist. Durch Vorsehen der Vertiefungen214 in der Schaltungsstruktur211a wird die Haftung zwischen dem Expoxidharz12 und dem isolierenden Substrat2 aufgrund des Ankereffekts vergrößert, wenn das Innere des Harzgehäuses6 mit dem Epoxidharz12 abgedichtet ist. Somit kann selbst dann, wenn eine Rissbildung in den Unterelementloten4a ,4b zum Zeitpunkt einer hohen Temperatur auftritt, eine Öffnung der Risse verhindert und ein Fortschreiten der Risse unterdrückt werden. - Ausführungsform 2
-
9 ist eine Querschnittsansicht, welche eine Konfiguration einer Leistungshalbleitervorrichtung gemäß der Ausführungsform 2 zeigt. Die gleichen Komponententeile wie diejenigen der Leistungshalbleitervorrichtung gemäß der zugrunde liegenden Technik, die in1 gezeigt ist, werden durch die gleichen entsprechenden Bezugszeichen gekennzeichnet. In der Leistungshalbleitervorrichtung dieser Ausführungsform ist eine Pufferplatte13 vorhanden, welche unter Zwischensetzung eines Unterpufferplatten-Bondmaterials14 auf das Leistungshalbleiterelement1a gebondet ist, zusätzlich zur Konfiguration der zugrunde liegenden Technik. - Die Pufferplatte
13 und die Signalelektrode8a sind miteinander durch den Al-Draht11a verdrahtet. Die Pufferplatte13 und das Leistungshalbleiterelement1b sind miteinander durch den Al-Draht11b verdrahtet. Die anderen Teile der Konfiguration sind gleich derjenigen der zugrunde liegenden Technik, weswegen deren Beschreibung ausgelassen wird. Obwohl die Leistungshalbleitervorrichtung dieser Ausführungsform basierend auf der Konfiguration der zugrunde liegenden Technik beschrieben wird, kann die Pufferplatte13 auch in der Leistungshalbleitervorrichtung der Ausführungsform 1 vorhanden sein. - Die
10 bis12 sind Querschnittsansichten, welche Beispiele einer Konfiguration der Pufferplatte13 zeigen.13 ist eine Draufsicht auf die Pufferplatte13 . Die Pufferplatte13 ist beispielsweise aus einem Cu-Invar-Cu-Verbundmaterial hergestellt, welches Invar- und Cu-Folien umfasst, die auf einer Vorderseite und einer Rückseite der Pufferplatte13 vorhanden sind, wie in10 gezeigt. Alternativ dazu kann die Pufferplatte13 aus einer CuMo-Legierung ausgebildet sein, wie in11 gezeigt, oder aus einem Cu-CuMo-Cu-Verbundmaterial, das eine CuMo-Legierung und Cu-Folien umfasst, die auf einer Oberfläche und einer rückwärtigen Oberfläche der Pufferplatte13 vorhanden sind, wie in12 gezeigt. - Eine Oberflächenbehandlung unter Einsatz von Plattieren, physikalischer Gasphasenabscheidung (PVD) oder dergleichen kann auf zumindest einer Oberflächenseite der Belastungspufferplatte
13 ausgeführt werden, um eine Al-Dünnschicht oder eine Ni-Dünnschicht auszubilden, wodurch das Bonden mit dem Al-Draht11a verbessert wird. Wenn beispielsweise eine Paste aus Mikro-Ag oder Nano-Ag als das Unterpufferplatten-Bondmaterial14 verwendet wird, wird die Oberflächenbehandlung nicht auf der rückwärtigen Oberfläche ausgeführt, so dass die Al-Dünnschicht oder die Ni-Dünnschicht auf der Oberfläche ausgebildet wird, die an den Al-Draht gebondet ist, da bessere Bondeigenschaften erhalten werden können, wenn die rückwärtige Oberfläche der Pufferplatte13 freiliegt. Um die Oberflächenbehandlung auf nur einer einzelnen Oberfläche durchzuführen, ist das Maskieren einer Oberfläche, die keine Plattierung benötigt, im Fall des Plattierens erforderlich, aber der Maskierungsprozess ist im Fall der PVD nicht erforderlich, was im Hinblick auf die Kosten vorteilhaft ist. - In einer beliebigen der Konfigurationen ist der Linearexpansionskoeffizient der Pufferplatte
13 so ausgewählt, dass er etwa 7 bis 13 ppm beträgt, welches ein Mittelwert zwischen dem Linearexpansionskoeffizienten des Al-Drahtes11a (etwa 23 ppm) und dem Linearexpansionskoeffizienten des Leistungshalbleiterelements1a (etwa 4 ppm) ist. - Die Dicke der Pufferplatte
13 wird so reduziert, dass keine Belastung des Unterpufferplatten-Bondmaterials14 ausgeübt wird, und die Dicke jedes Verbundmaterials wird innerhalb eines Bereichs von etwa 0,5 bis 1,0 mm gemäß dem angestrebten Linearexpansionskoeffizienten festgesetzt. In dem Fall, dass die Pufferplatte13 aus einem Verbundmaterial ausgebildet ist, ist die Dicke des Verbundmaterials grundsätzlich gleich der Dicke eines Metallmaterials gemacht, welches auf der Oberfläche und der rückwärtigen Oberfläche positioniert ist, um eine Biegung der Pufferplatte13 selbst zu unterdrücken. - Durch Formen der Pufferplatten
13 in Kreisform oder Ovalform in Draufsicht, wie in13 gezeigt, wird eine thermische Beanspruchung, die in dem Unterpufferplatten-Bondmaterial14 auftritt, verteilt und verringert, wodurch eine hohe Zuverlässigkeit für den Bond zwischen dem Unterpufferplatten-Bondmaterial14 und dem Leistungshalbleiterelement1a verwirklicht wird. - Gemäß einem durch numerische Analyse erhaltenen Resultat verringert, wenn eine Beanspruchung des Bondabschnittes, an welchem der Al-Draht
11a an das Leistungshalbleiterelement1a gebondet ist, als 1 definiert wird, die Verwendung der Pufferplatte13 mit einem Linearexpansionskoeffizient von 7 ppm das Beanspruchungsverhältnis auf 0,7, und die Verwendung der Pufferplatte mit einem Linearexpansionskoeffizienten von 11 ppm verringert das Beanspruchungsverhältnis auf 0,5. Als Linearexpansionskoeffizient der Pufferplatte13 wird der Optimalwert unter Berücksichtigung eines Ausgleichs zwischen der ausfallssicheren Lebensdauer des Bondabschnitts des Al-Drahtes11a , welcher an die Oberfläche der Pufferplatte13 gebondet ist, und der ausfallssicheren Lebensdauer des Bondmaterials14 , das auf der rückwärtigen Oberfläche der Pufferplatte13 zum Bonden des Leistungshalbleiterelements1a vorhanden ist, ausgewählt. - Effekte
- Die Leistungshalbleitervorrichtung der Ausführungsform 2 stellt die folgenden Effekte bereit. Die Leistungshalbleitervorrichtung der Ausführungsform 2 umfasst weiter die Pufferplatte
13 und den Al-Draht11a . Die Pufferplatte13 ist auf dem Leistungshalbleiterelement1a unter Zwischensetzung des Unterpufferplatten-Bondmaterials14 (dritte Bondschicht) ausgebildet. Der Al-Draht11a ist für eine elektrische Verdrahtung an die Pufferplatte13 gebondet. Der Linearexpansionskoeffizient der Pufferplatte13 liegt in der Mitte zwischen demjenigen des Al-Drahtes11a und demjenigen des Leistungshalbleiterelements1a . Durch Bereitstellen einer solchen Pufferplatte13 wird eine auf den Bondabschnitt des Al-Drahtes ausgeübte Beanspruchung verringert, um die Zuverlässigkeit zu verbessern. - Die Pufferplatte
13 ist aus einem beliebigen der Materialien Cu-Mo-Legierung, Cu/Invar/Cu und Cu/Cu-Mo-Legierung/Cu gemacht. Die Dünnschicht aus Al oder Ni ist mindestens auf der Oberfläche der Pufferplatte13 ausgebildet, um hierdurch das Bonden mit dem Al-Draht11a zu verbessern. - Wenn die Dünnschicht aus Al oder Ni nur auf einer Oberfläche der Pufferplatte
13 ausgebildet ist, ist ein Maskierungsprozess zum Maskieren einer Oberfläche, welche keiner Plattierung bedarf, im Fall des Plattierens erforderlich, wobei der Maskierungsprozess jedoch nicht in dem Fall der PVD erforderlich ist, was im Hinblick auf die Kosten vorteilhaft ist. - In dem Fall, dass die Paste aus Mikro-Ag oder Nano-Ag als das Unterpufferplatten-Bondmaterial
14 verwendet wird, werden gute Bondeigenschaften erhalten, wenn die rückwärtige Oberfläche der Pufferplatte13 freiliegt, ohne dass die Dünnschicht aus Al oder Ni darauf ausgebildet ist. - Darüber hinaus wird durch Formen der Pufferplatte
13 in Kreisform oder Ovalform in Draufsicht die thermische Beanspruchung in dem Unterpufferplatten-Bondmaterial14 verteilt und verringert, wodurch dem Bond zwischen dem Unterpufferplatten-Bondmaterial14 und dem Leistungshalbleiterelement1a eine hohe Zuverlässigkeit verliehen wird. - Die Leistungshalbleitervorrichtung umfasst das isolierende Substrat
2 , das Leistungshalbleiterelement1a , die Pufferplatte13 und den Al-Draht11a . Das Leistungshalbleiterelement1a ist auf das isolierende Substrat2 unter Zwischensetzung der Unterelementlote4a ,4b (Bondschicht) gebondet. Die Pufferplatte13 ist auf das Leistungshalbleiterelement1a unter Zwischensetzung des Unterpufferplatten-Bondmaterials14 (Bondschicht) gebondet. Der Al-Draht11a ist für eine elektrische Verdrahtung an die Pufferplatte13 gebondet. Der Linearexpansionskoeffizient der Pufferplatte13 liegt in der Mitte zwischen demjenigen des Al-Drahtes11a und demjenigen des Leistungshalbleiterelements1a . Durch Bereitstellen einer solchen Pufferplatte13 wird eine Beanspruchung des Bondabschnitt des Al-Drahtes verringert, um die Zuverlässigkeit zu erhöhen. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 7-202088 [0002]
Claims (10)
- Leistungshalbleitervorrichtung, aufweisend: eine Wärmesenke (
3 ) aus Cu mit einer Dicke von 2 bis 3 mm; ein isolierendes Substrat (2 ), das an die Wärmesenke (3 ) unter Zwischensetzung einer ersten Bondschicht (5 ) gebondet ist; und ein Leistungshalbleiterelement (1a ,1b ), das auf dem isolierenden Substrat (2 ) angebracht ist, wobei in der Wärmesenke (3 ) ein Schlitz (3a ) am Umfang eines Bereichs ausgebildet ist, welcher an das isolierende Substrat (2 ) gebondet ist. - Leistungshalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das isolierende Substrat (
2 ) Folgendes aufweist: eine rückwärtige Oberflächenstruktur (213 ) aus Cu, welche an die Wärmesenke (3 ) unter Zwischensetzung der ersten Bondschicht (5 ) gebondet ist; ein Basiselement (212 ) aus Si3N4, das auf der rückwärtigen Oberflächenstruktur (213 ) vorhanden ist; und eine Schaltungsstruktur (211a ,211b ,211c ) aus Cu, welche auf dem Basiselement (212 ) ausgebildet ist, wobei das Leistungshalbleiterelement (1a ,1b ) an die Schaltungsstruktur (211a ,211b ) unter Zwischensetzung einer zweiten Bondschicht (4a ) gebondet ist, das Basiselement (212 ) eine Dicke von 0,25 bis 0,35 mm aufweist, die rückwärtige Oberflächenstruktur (213 ) und die Schaltungsstruktur (211a ,211b ,211c ) die gleiche Dicke von 0,35 bis 0,45 mm aufweisen. - Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schlitz (
3a ) eine Breite von 2 bis 3 mm und eine Tiefe von 1,5 bis 2 mm in einem Bereich aufweist, in dem der Schlitz (3a ) nicht die Wärmesenke (3 ) durchdringt. - Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 3, weiter aufweisend: eine Pufferplatte (
13 ), welche auf dem Leistungshalbleiterelement (1a ) unter Zwischensetzung einer dritten Bondschicht (14 ) vorhanden ist; und einen Al-Draht (11a ,11b ), welcher an die Pufferplatte (13 ) für eine elektrische Verdrahtung gebondet ist, wobei der Linearexpansionskoeffizient der Pufferplatte (13 ) in der Mitte zwischen demjenigen des Al-Drahtes (11a ,11b ) und demjenigen des Leistungshalbleiterelements (1a ) liegt. - Leistungshalbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Pufferplatte (
13 ) aus einem beliebigen der folgenden Materialien hergestellt ist: Cu·Mo-Legierung, Cu/Invar/Cu und Cu/Cu·Mo-Legierung/Cu, wobei eine Dünnschicht aus Al oder Ni zumindest auf einer Oberfläche der Pufferplatte (13 ) ausgebildet ist. - Leistungshalbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Dünnschicht aus Al oder Ni unter Verwendung eines PVD-Verfahrens ausgebildet ist.
- Leistungshalbleitervorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die dritte Bondschicht (
14 ) eine Paste aus Micro-Ag oder Nano-Ag ist. - Leistungshalbleitervorrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die Pufferplatte (
13 ) eine Kreisform oder eine Ovalform in Draufsicht aufweist. - Leistungshalbleitervorrichtung nach Anspruch 2, aufweisend: ein Außengehäuse (
6 ), das an die Wärmesenke (3 ) gebondet ist und das isolierende Substrat (2 ) und das Leistungshalbleiterelement (1a ,1b ) umgibt; und ein Dichtungsharz (12 ), welches das isolierende Substrat (2 ) und das Leistungshalbleiterelement (1a ,1b ) innerhalb des äußeren Gehäuses (6 ) abdichtet, wobei in der Leitungsstruktur (211a ) eine Vertiefung in einem Bereich außerhalb eines Bereichs, an den das Leistungshalbleiterelement (1a ) gebondet ist, ausgeführt ist. - Leistungshalbleitervorrichtung, aufweisend: ein isolierendes Substrat (
2 ); ein Leistungshalbleiterelement (1a ,1b ), das an das isolierende Substrat (2 ) unter Zwischensetzung einer Bondschicht (4a ) gebondet ist; eine Pufferplatte (13 ), die an das Leistungshalbleiterelement (1a ) unter Zwischensetzung einer Bondschicht (14 ) gebondet ist; und einen Al-Draht (11a ,11b ), welcher an die Pufferplatte (13 ) für eine elektrische Verdrahtung gebondet ist, wobei der Linearexpansionskoeffizient der Pufferplatte (13 ) in der Mitte zwischen demjenigen des Al-Drahtes (11a ,11b ) und demjenigen des Leistungshalbleiterelements (1a ) liegt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127034A JP2011253950A (ja) | 2010-06-02 | 2010-06-02 | 電力半導体装置 |
JP2010-127034 | 2010-06-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011076886A1 true DE102011076886A1 (de) | 2011-12-08 |
Family
ID=44974026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011076886A Withdrawn DE102011076886A1 (de) | 2010-06-02 | 2011-06-01 | Leistungshalbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110298121A1 (de) |
JP (1) | JP2011253950A (de) |
KR (1) | KR101244834B1 (de) |
CN (1) | CN102270613A (de) |
DE (1) | DE102011076886A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2693472A3 (de) * | 2012-07-30 | 2017-08-09 | General Electric Company | Leistungshalbleitermodul und zugehöriges Herstellungsverfahren |
DE102019119521A1 (de) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Ag | Chipgehäuse und verfahren zur herstellung eines chipgehäuses |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101278393B1 (ko) * | 2010-11-01 | 2013-06-24 | 삼성전기주식회사 | 파워 패키지 모듈 및 그의 제조방법 |
KR101998340B1 (ko) | 2012-07-18 | 2019-07-09 | 삼성전자주식회사 | 전력 소자 모듈 및 그 제조 방법 |
EP2892074B1 (de) * | 2012-08-31 | 2018-01-03 | Mitsubishi Materials Corporation | Strommodulsubstrat und strommodul |
JP2016029676A (ja) * | 2012-12-19 | 2016-03-03 | 富士電機株式会社 | 半導体装置 |
JP6028592B2 (ja) | 2013-01-25 | 2016-11-16 | 三菱電機株式会社 | 半導体装置 |
JP2015002305A (ja) * | 2013-06-18 | 2015-01-05 | 三菱電機株式会社 | 半導体装置 |
JP5854011B2 (ja) * | 2013-09-06 | 2016-02-09 | トヨタ自動車株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP2015170785A (ja) * | 2014-03-10 | 2015-09-28 | 三菱電機株式会社 | 絶縁基板および電力用半導体装置 |
JP2016152385A (ja) * | 2015-02-19 | 2016-08-22 | 三菱マテリアル株式会社 | パワーモジュール用基板及びパワーモジュール |
JP6439489B2 (ja) * | 2015-02-19 | 2018-12-19 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法及びパワージュールの製造方法 |
JP6320331B2 (ja) * | 2015-03-16 | 2018-05-09 | 三菱電機株式会社 | 電力用半導体装置 |
JP6406121B2 (ja) | 2015-05-14 | 2018-10-17 | 三菱電機株式会社 | 高周波高出力デバイス |
DE102015219366B4 (de) * | 2015-05-22 | 2024-02-22 | Volkswagen Aktiengesellschaft | Interposer und Halbleitermodul zur Anwendung in automobilen Applikationen |
JP6366857B2 (ja) * | 2015-10-28 | 2018-08-01 | 三菱電機株式会社 | 電力用半導体装置 |
WO2017144599A1 (en) * | 2016-02-24 | 2017-08-31 | Abb Schweiz Ag | Power module based on multi-layer circuit board |
CN107240581A (zh) * | 2016-03-29 | 2017-10-10 | 株式会社京浜 | 电力转换装置及电力转换装置的制造方法 |
JP6673012B2 (ja) * | 2016-05-26 | 2020-03-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN110622301B (zh) * | 2017-05-10 | 2023-06-23 | 罗姆股份有限公司 | 功率半导体装置及其制造方法 |
CN110945651B (zh) | 2017-07-10 | 2023-11-10 | 日立能源有限公司 | 在端子的脚部下方的金属化层中具有凹陷的功率半导体模块 |
JP7031172B2 (ja) * | 2017-08-24 | 2022-03-08 | 富士電機株式会社 | 半導体装置 |
JP6574019B2 (ja) * | 2018-04-25 | 2019-09-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE112019002287T5 (de) * | 2018-12-10 | 2021-02-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
JP7247574B2 (ja) * | 2018-12-19 | 2023-03-29 | 富士電機株式会社 | 半導体装置 |
CN110459525B (zh) * | 2019-08-20 | 2021-02-09 | 西藏华东水电设备成套有限公司 | 一种具有逆变器的电力系统及其制造方法 |
JP7390826B2 (ja) * | 2019-08-30 | 2023-12-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7209615B2 (ja) * | 2019-11-13 | 2023-01-20 | 三菱電機株式会社 | 半導体装置 |
KR20210138385A (ko) * | 2020-05-12 | 2021-11-19 | 현대자동차주식회사 | 다층 스페이서 및 이를 적용한 양면냉각 파워모듈 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202088A (ja) | 1994-01-11 | 1995-08-04 | Fuji Electric Co Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3180622B2 (ja) * | 1995-06-09 | 2001-06-25 | 三菱マテリアル株式会社 | パワーモジュール用基板及びその製造方法 |
JP2002158328A (ja) * | 2000-11-17 | 2002-05-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
EP1346411A2 (de) * | 2000-12-01 | 2003-09-24 | Broadcom Corporation | Thermisch und elektrisch verbessertes kugelmatrixgehäuse (bga) |
JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
JP4722415B2 (ja) * | 2004-06-14 | 2011-07-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4378239B2 (ja) * | 2004-07-29 | 2009-12-02 | 株式会社日立製作所 | 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。 |
AT504250A2 (de) * | 2005-06-30 | 2008-04-15 | Fairchild Semiconductor | Halbleiterchip-packung und verfahren zur herstellung derselben |
-
2010
- 2010-06-02 JP JP2010127034A patent/JP2011253950A/ja active Pending
-
2011
- 2011-02-15 US US13/027,582 patent/US20110298121A1/en not_active Abandoned
- 2011-03-18 CN CN201110076941XA patent/CN102270613A/zh active Pending
- 2011-06-01 DE DE102011076886A patent/DE102011076886A1/de not_active Withdrawn
- 2011-06-01 KR KR1020110052559A patent/KR101244834B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202088A (ja) | 1994-01-11 | 1995-08-04 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2693472A3 (de) * | 2012-07-30 | 2017-08-09 | General Electric Company | Leistungshalbleitermodul und zugehöriges Herstellungsverfahren |
DE102019119521A1 (de) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Ag | Chipgehäuse und verfahren zur herstellung eines chipgehäuses |
Also Published As
Publication number | Publication date |
---|---|
CN102270613A (zh) | 2011-12-07 |
JP2011253950A (ja) | 2011-12-15 |
US20110298121A1 (en) | 2011-12-08 |
KR101244834B1 (ko) | 2013-03-19 |
KR20110132522A (ko) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011076886A1 (de) | Leistungshalbleitervorrichtung | |
EP3262667B1 (de) | Elektrischer anschlusskontakt fuer ein keramisches bauelement, keramisches bauelement, bauelementanordnung und verfahren zur deren herstellung | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102017200256B4 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE102009055691B4 (de) | Leistungshalbleitermodul | |
DE112015005836B4 (de) | Leistungsmodul | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE102014213564A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE19601372A1 (de) | Halbleitermodul | |
DE102011084803A1 (de) | Leistungshalbleitervorrichtung | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE4315272A1 (de) | Leistungshalbleiterbauelement mit Pufferschicht | |
DE102011083927A1 (de) | Leistungsmodul und Verfahren zur Herstellung desselben | |
DE112016002608T5 (de) | Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung | |
DE2248303C2 (de) | Halbleiterbauelement | |
DE102012211952B4 (de) | Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement | |
DE102007010883A1 (de) | Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung | |
DE112014006908T5 (de) | Halbleitervorrichtung | |
DE112014005420B4 (de) | Halbleitervorrichtung | |
DE102015220639B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102007001191B4 (de) | Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung | |
DE10103084B4 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
EP0868778B1 (de) | Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement | |
DE19615481B4 (de) | Gewölbtes Metall-Keramik-Substrat | |
DE10357789B4 (de) | Leistungs-Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |