JP6366857B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6366857B2
JP6366857B2 JP2017547681A JP2017547681A JP6366857B2 JP 6366857 B2 JP6366857 B2 JP 6366857B2 JP 2017547681 A JP2017547681 A JP 2017547681A JP 2017547681 A JP2017547681 A JP 2017547681A JP 6366857 B2 JP6366857 B2 JP 6366857B2
Authority
JP
Japan
Prior art keywords
power semiconductor
external wiring
layer
semiconductor device
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547681A
Other languages
English (en)
Other versions
JPWO2017073233A1 (ja
Inventor
範之 別芝
範之 別芝
石井 隆一
隆一 石井
優 福
優 福
隆行 山田
隆行 山田
貴夫 三井
貴夫 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017073233A1 publication Critical patent/JPWO2017073233A1/ja
Application granted granted Critical
Publication of JP6366857B2 publication Critical patent/JP6366857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4922Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • H01L2224/32059Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301Structure
    • H01L2224/3303Layer connectors having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • H01L2224/37013Cross-sectional shape being non uniform along the connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48106Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73213Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434Bonding interfaces of the connector
    • H01L2224/84345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171Frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力用半導体装置に関する。
近年、環境問題に関連して、電力用半導体装置は、一般産業用、電鉄用のみならず車載用にも広く使用されるようになってきた。特に車載用においては、限られたスペースの中で高い信頼性が要求されること、及び、従来のエンジン駆動システムに対してモーター、インバータを搭載することによる燃費向上の付加価値を低コストで実現すること、が求められている。具体的には、水冷式の電力用半導体装置は、エンジンルーム内に搭載される場合が多いが、エンジンルーム内での耐熱性、耐震性を満足しつつ、小型化することが求められる。また、電力用半導体装置の内部部品の中で高いコスト割合を示す部品の一つに半導体素子が挙げられる。よって半導体素子製造時における半導体素子の損失を低減する、あるいは、放熱構造の改善により動作可能温度範囲の拡大を図り、その分、半導体素子のサイズを縮小してウェハからの取得数を増やす、ことでコスト低減が図られている。
電力用半導体装置は、Si(線膨張係数:2.5ppm/K)を代表とした半導体素子と、Cu(線膨張係数:16.8ppm/K),Al(線膨張係数:23.0ppm/K)等を代表とする外部配線とを有して構成され、半導体素子の上下面における各電極と外部配線との接続信頼性が電力用半導体素子の製品寿命を決定している。
半導体素子の下面電極における接続には、はんだ接合等が用いられるが、材料改善による信頼性向上は限界を迎えつつあり、例えばはんだよりも高強度な、CuSn化合物による接合、Ag焼結による接合、Cu焼結による接合等の適用が検討されている。
一方、半導体素子の上面電極における接続は、従来、Alワイヤボンド接合を用いることで必要な電流容量及び接続信頼性を確保してきた。しかしながら、半導体素子の小型化により、接続部の単位体積当たりの電流密度が増大し、その結果、接続信頼性の低下を招く恐れが懸念されている。
特開2013−171870号公報
従来の半導体装置における上述した課題についてさらに詳しく説明する。
電力用半導体装置(パワー半導体モジュール)では、例えば上記特許文献1に記載するように、電力変換用途のスイッチングデバイスとして用いられる複数のIGBT(絶縁ゲートバイポーラトランジスタ)と、逆並列接続のフリーホイールダイオード(FWD)とを1セットとし、その複数セットが、例えばインバータ回路の半導体素子構成になるように、絶縁回路基板上に配置、配線されている。
ここでは金属基板上に固着された絶縁回路基板上に、IGBTの下面電極及び複数の外部端子の下端がそれぞれはんだ接合される。さらにIGBTの上面電極には、ワイヤボンディングによってAl線の配線が行なわれ、このAl線は、さらに外部端子に電気的に接続されている。
また、金属基板上の絶縁回路基板全体を取り囲むように金属基板の外周には、枠状の樹脂ケースが固着される。この樹脂ケースと金属基板上とで構成される、樹脂ケースの内側空間には、絶縁性の封止樹脂材が充填されて電力用半導体装置が形成される。
このように構成される従来の電力用半導体装置において、IGBTの上面電極に、ワイヤボンディングによるAl線の配線を施す際の問題点として、一旦、金属基板上にAl線をワイヤボンディングするための配線スペースが必要になること、及び、上述したように半導体素子の小型化に伴い電流密度が増大し、その結果、接続信頼性が低下すること、が挙げられる。
本発明は、上述したような問題点を解決するためになされたものであり、電力用半導体素子の電極と配線との接続信頼性を従来に比べて向上可能である、電力用半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、絶縁層における厚み方向の対向面に第1導体層及び第2導体層を有する絶縁基板と、上記第1導体層に第1固着層を介して接合した複数の半導体素子と、それぞれの上記半導体素子で共用する外部配線であり、当該外部配線と上記第1導体層との間に上記半導体素子が位置し上記第1導体層に沿って延在した状態で第2固着層を介して各半導体素子に接合する素子連結部、及びこの素子連結部の一端を上記厚み方向へ折り曲げた外部接続用端部を有する、外部配線と、上記第1導体層上の複数の半導体素子の周囲に第3固着層を介して上記第1導体層に接合された枠部材と、を備え、上記枠部材は、上記外部接続用端部と嵌合する嵌合部を有し、上記外部配線は、上記半導体素子側へ突出する、少なくとも2つの突起部を有する、ことを特徴とする。
本発明の一態様における電力用半導体装置によれば、枠部材には嵌合部を設け、また外部配線には突起部を設けた。外部配線の外部接続用端部は、厚み方向に延在し当該電力用半導体装置の上面から取り出されることで、当該電力用半導体装置の小型化を図っている。また、枠部材には、外部接続用端部が嵌合する嵌合部を設け、さらに外部配線に少なくとも2つの突起部を設けたことで、外部配線の位置決めは、ジグを使用することなく厳密に規定することが可能になる。その結果、第2固着層の最小厚み及び最大厚みを厳密に規定することができ、外部配線の接合部信頼性を従来に比べて安定させることが可能となる。
実施の形態1における電力用半導体装置の斜視図である。 図1示す電力用半導体装置の断面図である。 実施の形態2における電力用半導体装置の斜視図である。 図3に示す電力用半導体装置の断面図である。 実施の形態3における電力用半導体装置の断面図である。 実施の形態4における電力用半導体装置の断面図である。 図3に示す電力用半導体装置の変形例における断面図である。
実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態1.
図1は、本実施の形態の電力用半導体装置101の斜視図であり、図2はその断面図である。電力用半導体装置101は、基本的構成部分として、複数の半導体素子5と、外部配線7と、枠部材8と、絶縁基板10とを備える。これらの構成部分について、以下に順次説明を行う。
図1及び図2に示すように、絶縁基板10は、第1導体層1、絶縁層2、第2導体層3を有し、絶縁層2の厚み方向11における対向面に第1導体層1及び第2導体層3が形成されている。絶縁層2の材料は、AlNあるいはSi、Alなどの絶縁性を有しかつ熱伝導性の高いセラミック材料が好適である。またBNフィラーなどを含有したエポキシ樹脂絶縁層を使用することもできる。絶縁層2の厚みは、0.3mmから1mm程度である。第1導体層1及び第2導体層3は、例えばCuあるいはAl、CuとAlとの積層層などで構成可能である。第1導体層1及び第2導体層3の厚みは、それぞれ、約0.2mm〜1mm程度である。第1導体層1には電力用の半導体素子5が接合されることから、第1導体層1は厚いほうが電力用半導体素子5からの放熱性が高まる。一方、第1導体層1及び第2導体層3は、厚いほど絶縁層2に対する熱応力が高まるため、絶縁層2の損傷防止用のマージンを大きく確保する必要があることから、実用上は0.3〜0.6mm程度が用いられる。
第1導体層1には複数の半導体素子5が接合される。電力用の半導体素子5としては、本実施の形態では後述するように、IGBTとダイオードとをセットで用いている。電力用半導体素子5の材料としては、通常Siが用いられるが、GaNあるいはSiCなど高温動作可能な素材を用いてもよい。このような高温動作可能な材料を用いた方が電力用半導体装置101全体の小型化が可能となり好適である。
半導体素子5は、その厚み方向における2つの対向面のそれぞれに電極を有し、一方面、例えば下面、の電極が第1固着層4によって第1導体層1に接合される。第1固着層4としては、例えば、はんだ、Ag導体、Cu導体などの導電性を有し機械的な固着が可能な金属系の物質が用いられる。このときAgの層など高融点の材料を用いることで、電力用半導体素子5における動作温度が上昇したときの第1固着層4の信頼性を高めることができる。
外部配線7は、基本的構成部分として、素子連結部7aと外部接続用端部7dとを有し、これらは一体で成形されている。素子連結部7aは、それぞれの半導体素子5によって共用される部分であって、外部配線7と第1導体層1との間に半導体素子5が位置する状態で第1導体層1に沿って延在し、各半導体素子5における他方面、例えば上面、の各電極に第2固着層6によって接合される部分である。外部接続用端部7dは、素子連結部7aから厚み方向11へ折り曲げられた部分であり、外部装置との電気的接続が行われる部分である。
このような外部配線7は、電力用半導体素子5で発生した熱を、外部装置との接続部あるいは周囲の封止材(図示しない)に拡散させる働きがあり、熱伝導率が高いことも必要であるため、例えばCuを使用するのが効果的である。
また外部配線7の厚みは、例えば0.2mm〜1mm程度が用いられる。厚みが大きいほど電力用半導体素子5への熱応力が大きくなることから自ずと制限があり、また薄すぎると通電時におけるオーム抵抗による発熱が大きくなるため、適切な厚み選択が必要である。
また外部配線7は、素子連結部7aにおいて、半導体素子5側へ突出する少なくとも2つの突起部7bを有する。この点については後述する。
第2固着層6の材料としては、はんだあるいはAg、Cu、又は導電性のある例えばCuSn合金などの電気導電性のある材料が好適である。また第2固着層6は、電力用半導体素子5に直接接する場所に配置されるため、高融点であることが好ましい。すなわち金属は、再結晶温度以上で使用していると、結晶粒界が拡散により移動して結晶粒が粗大化し、金属疲労に対して弱くなるという性質がある。そのためはんだなどの低融点材料は、産業的には接合時の加熱温度が低いため使いやすいが、長期信頼性の観点から、接合の際には低融点であるが接合中に融点が上昇するAgシンター材、Cuシンター材、CuSnシンター材などの適用が検討される。
枠部材8は、全ての半導体素子5を囲って絶縁基板10上の外形を規定しており、ここでは、第1導体層1の周縁部の全周に設けられる枠状の部材であり、第3固着層9を介して第1導体層1に接合される。図示するように、当該電力用半導体装置101におけるそれぞれの電極の先端は、枠部材8の外表面から突出し、外部装置との電気的接続が可能となっている。
枠部材8の材料としては、射出成型可能で耐熱性の高い樹脂材料が用いられる。例えばPPS(ポリフェニレンサルファイド)あるいは液晶樹脂、フッ素系樹脂などが好適である。尚、半導体素子5及び外部配線7等が配置されている、枠部材8の内側には封止材が注入され封止が行われる。該封止により、半導体素子5におけるコレクタ〜エミッタ間、絶縁基板10の沿面周辺のコレクタ〜ヒートシンク間の絶縁性が確保される。
以上のように構成される本実施の形態の電力用半導体装置101は、モーターなどを駆動するインバータに関する。モーターを駆動する場合、当該電力用半導体装置101には、通常数百アンペアの通電電流が流れることから、外部配線7は、通電電流に応じて許容部材温度、許容雰囲気温度内に収めるようにする必要がある。
一方、従来の電力用半導体装置からもそうであるように、モーターの負荷の増減による半導体素子等の温度変化により、電力用半導体装置内部の接合部には熱応力が発生し、繰り返される温度変化によって接合部が劣化することが懸念される。即ち、長期使用に対して寿命が存在する。よって安全に使用できる期間を保証するために寿命設計を行う必要がある。
本実施の形態の電力用半導体装置101においても外部配線7は、通電時の温度上昇により伸縮が発生する。特に外部配線7は、電力用半導体素子5の上面電極に固着されているため、外部配線7が大きく変形すると電力用半導体素子5にストレスが加わり、電力用半導体素子5の上面電極を変形させるなどの不具合が予想される。
また、第2固着層6への熱応力は、第2固着層6に亀裂進展を及ぼす。第2固着層6による接合部の断面積が低減すると、接合部の自己発熱が上昇し、さらに繰返し熱応力が大きくなる。接合部の亀裂進展が進み、電力用半導体素子5と外部配線7とが断裂した状態になると、電力用半導体素子5の上面電極と外部配線7との間に高い電位差が発生し、アーク放電を起こし電力用半導体装置が故障してしまうことになる。したがって、第2固着層6の亀裂進展速度には、十分に余裕を持たせる必要がある。
また、電力用半導体素子5は、例えばIGBTとダイオードとを一式とし、隣接して配置する方が配線インダクタンスの観点から好ましい。本実施の形態では、上述したようにこの方式を採っている。一方、このような構成においては以下の問題点がある。
即ち、それぞれの電力用半導体素子に対してそれぞれ外部配線を施すと、各配線をモジュール上部で接続することが必要になる。よって、加工に必要なスペースあるいは加工工数が増加し、生産性及びコストの観点から好ましくない。したがって、複数の電力用半導体素子を単数の外部配線で一度に接合する方が、配線インダクタンスを小さくできる、及び、一度のはんだ接合のみで多数の接合部を同時に処理できるため、生産性が向上する。この観点に基づいて、本実施の形態では、上述したように複数の半導体素子5に対して一つの外部配線7を配置している。
ところが、複数の電力用半導体素子に同時接合するように外部配線の接合面を設け、かつ、モジュールの小型化のために絶縁基板の厚み方向に沿って上方へ外部配線の一端を立ち上げる構成を採った場合、次の課題が生じる可能性がある。
即ち、外部配線の重心が複数の電力用半導体素子間における重心からオフセットしてしまう。その結果、外部配線の姿勢が不安定になり第2固着層で接合する際に、ある半導体素子に対して配置されている第2固着層の厚みと、別の半導体素子に対して配置されている第2固着層の厚みとのバラツキが非常に大きくなる。最悪の場合には、外部配線が転倒してしまう懸念もある。
このような各第2固着層における厚みのバラツキは、以下の問題を招く。即ち、第2固着層の厚みが非常に大きい場合、第2固着層に作用する熱応力は小さくなるが、一方、電力用半導体素子の上面電極に作用する熱応力は大きくなってしまう。その結果、上面電極の亀裂進展が早くなる。一方、第2固着層の厚みが非常に小さい場合には、第2固着層に作用する熱応力が非常に大きくなり、第2固着層の亀裂進展が非常に早くなる。
以上の説明から判るように、半導体素子の電極と外部配線との接合部信頼性を得るには、第2固着層の最小厚み及び最大厚みを厳密に規定しなければならない。
第2固着層6の最小厚み及び最大厚みを厳密に規定するために、本実施の形態では、枠部材8には嵌合部8bを設け、外部配線7には突起部7bを設けている。
即ち、嵌合部8bは、外部配線7の転倒防止を図るための構成部分であり、外部配線7の外部接続用端部7dと嵌合して外部配線7の位置ずれを規制する。ここで嵌合部8bと外部配線7との嵌合は、嵌合部8bにおいて外部配線7の接触面の全面で接触してもよいし、上記接触面の一部で接触している状態でもよく、共に同様の効果を発揮出来る。
次に、外部配線7の突起部7bは、素子連結部7aにおいて第2固着層6との接触面7eから半導体素子5側へ突出させた部分であり、電力用半導体素子5上の第2固着層6に対して少なくとも1箇所以上に設けている。例えば、一つの電力用半導体素子5上に第2固着層6を2箇所に設けた場合には、各電力用半導体素子5上に2箇所ずつ突起部7bが設けられる。また、各突起部7bにおける突出高さは、同一に設定することが好ましい。突起部7bと第2固着層6との位置関係は、第2固着層6の内部に突起部7bを内在させることで厚み規制の効果を発揮できることから、各第2固着層6の端部よりも中央付近に突起部7bを設ける方が固着後の仕上がり厚みのバラつきを小さくすることができる。さらに、突起部7bに応力集中部が存在すると、繰返し温度ストレスが生じたときに第2固着層6のクラック起点となってしまうため、突起部7bの形状は、円筒形状あるいは楕円筒形状が好ましい。
以上説明した、外部配線7における突起部7b、並びに、枠部材8における嵌合部8bを設けたことで、第2固着層6の最小厚み及び最大厚みを、ジグの使用無しに厳密に規定することが可能になる。その結果、各半導体素子5の電極と外部配線7との接合部信頼性を従来に比べて向上させることができる。
また、外部配線7の外部接続用端部7dは、絶縁基板10の厚み方向11に沿って延在し当該電力用半導体装置101の表面(上面)から取り出されることから、電力用半導体装置101の小型化を実現し、さらに、外部配線7は、複数の半導体素子5に対して設置されることから、生産性及びコスト面での有益性も同時に確保することができる。
また好ましくは、外部配線7において素子連結部7aから外部接続用端部7dへの折り曲げ部分7f(図2)の曲率を大きく設定することで、外部配線7における伸縮あるいは振動の除去(ストレスリリーフ)を大きく確保することができる。また、外部接続用端部7dに例えばS字型あるいはかんぬき型のベントを設けてストレスリリーフを確保してもよい。
実施の形態2.
図3に示す本実施の形態2の電力用半導体装置102は、上述した実施の形態1における外部配線7にさらに工夫を加えた外部配線7−2を有する構成を備える。電力用半導体装置102は、外部配線7−2の構成以外、実施の形態1と同じ構成を備えることから、以下では主に外部配線7−2について説明を行う。尚、図4は本実施の形態2における電力用半導体装置102の断面図である。
図3及び図4に示す第2固着層6は、はんだの場合であれは、クリームはんだを印刷もしくはディスペンスで供給するか、又は、板状のはんだをマウントすることで、設けられる。このように設けられた、はんだの接合時に発生する問題として、はんだボールの飛散がある。以下に詳しく説明する。
即ち、クリームはんだの場合には、フラックスが揮発する際に、はんだボールの飛散が生じる。また板状はんだの場合には、ドライ還元プロセス中から、はんだ融点を超えて溶融させた場合に、はんだボールの飛散が発生する。板状はんだの場合には、はんだ溶融中のボイド低減を目的とした真空引きプロセス中に発生する飛散がさらに多くなる傾向にある。
このようなはんだボールの飛散は、供給するはんだの量を少なくすることで抑えることができる。しかしながら、供給するはんだ量が不十分な場合、あるいは半導体素子と外部配線との位置関係が定まっていないような場合には、はんだの濡れが不十分な領域が発生し、応力集中による剥離進展の増大を招いてしまう。一方、この濡れ不良を防止するために、はんだ量を必要以上に多く供給してしまうと、上述した、はんだボールの飛散が多くなり、多くの導電性異物を発生させてしまう。
電力用半導体装置では、数百から数千ボルトの動作電圧に対応した空間絶縁距離、沿面絶縁距離を確保しているが、上述の導電性異物が飛散することで、その除去工程、さらに検査工程の追加が生じるとともに品質低下の恐れが生じる。したがって、半導体素子と外部配線との位置関係を厳密に規定し、適切なはんだ量を投入する必要がある。
上述したような観点から、第2固着層6に関して適切なはんだ量を供給可能になるように、本実施の形態2における電力用半導体装置102においても、実施の形態1で説明した電力用半導体装置101における構成を有し、特に、枠部材8には嵌合部8bを設け、外部配線7−2には、突起部7b、さらに凹部7cを設けている。
この凹部7cは、素子連結部7aにおける第2固着層6との接触面7eに設けられる。また凹部7cは、図3及び図4に示すように外部配線7−2を貫通したものでもよいし、図7に示すように非貫通のものでもよい。また凹部7cの形状は、図示する円形に限定されず、任意の形状を採用することができる。例えば溝状であってもよい。
このように、接触面7eに凹部7cを設けることで、第2固着層6を形成するために供給したはんだの逃げ場所が提供され、適切量を超えたはんだ量が供給された場合であっても、余剰量を凹部7cに収容することができる。よって、凹部7cは、はんだ供給量のバラツキを吸収、言い換えると調整することができる。その結果、導電性異物の発生、及び、はんだの濡れ不良の発生を防止あるいは抑制することができ、第2固着層6の厚さを厳密に規定することができる。その結果、各半導体素子5の電極と外部配線7との接合部信頼性を従来に比べてさらに向上させることができる。勿論、導電性異物に起因する不良も抑制することができる。
実施の形態3.
図5に示す本実施の形態3の電力用半導体装置103は、上述した実施の形態1又は2における枠部材8にさらに工夫を加えた枠部材8−2を有した構成を備える。電力用半導体装置103は、枠部材8−2の構成以外、実施の形態1又は2と同じ構成を備えることから、以下では主に枠部材8−2について説明を行う。
枠部材8−2は、本実施の形態では、第3固着層9との接触面8eに、嵌合部8bに加えて、凸部8cをさらに有する。凸部8cは、図5内の拡大図に示すように、接触面8eから第1導体層1側へ突出する構成部分である。ここで接触面8eは、第1導体層1へ枠部材8−2を固定する第3固着層9に枠部材8−2が接触する面である。
既に説明した外部配線7における突起部7b、並びに、枠部材8−2において嵌合部8b及び凸部8cを設けたことで、第2固着層6の最小厚み及び最大厚みを、ジグの使用無しに厳密に規定することが可能になる。その結果、各半導体素子5の電極と外部配線7との接合部信頼性を従来に比べて向上させることができる。
詳しく説明すると、凸部8cを設けることで、第3固着層9の厚みを規定することができ、かつ、第1導体層1に対する枠部材8−2の配置が適確にできる。よって、枠部材8−2に設けた嵌合部8bと外部配線7との位置関係の誤差を最小限に抑えることが可能となる。このように凸部8cは、外部配線7の安定した位置決めに寄与し、ひいては第2固着層6の厚みを規定することを可能にする。
ここで凸部8cは、接触面8eに対して、少なくとも3箇所に設ければ、必要最低限の厚み規定機能を有することが可能である。一方、厚み規定機能をより確実なものにするためには、凸部8cは、枠部材8−2の接触面8eに連続して設けてもよいし、接触面8eに不連続で飛び飛びに設けてもよい。
実施の形態4.
図6を参照して本実施の形態4の電力用半導体装置104について説明する。この電力用半導体装置104も実施の形態3で説明した枠部材8−2を有する。尚、図6は、実施の形態2の電力用半導体装置102つまり外部配線7−2を有する構成において、枠部材8を枠部材8−2に換えた構成を示しているが、実施の形態1の電力用半導体装置101において、枠部材8を枠部材8−2に換えた構成を採ることもできる。
本実施の形態4の電力用半導体装置104においても、枠部材8−2は、接触面8eから第1導体層1側へ突出する凸部8cを有し、枠部材8−2と第1導体層1との距離を厳密に定め、第3固着層9の厚みを規定することで、外部配線7−2と枠部材8−2の嵌合部8bの位置関係の誤差を最小限に抑制する構造としている。ここで第3固着層9にはシリコーン系接着剤を用いることが、作業の観点では好ましい。
しかしながら、第3固着層9が第1導体層1の上面から側面を流れ落ち、絶縁層2との界面まで達する場合には、第3固着層9内に空気等のボイドが封入されてしまい電界分布が劣化する恐れがある。その結果、絶縁層2の沿面放電距離、すなわち第1導体層1から第2導体層3までの沿面放電距離が不足してしまう可能性が生じる場合も考えられる。
そこでこのような可能性の発生を抑えるために本実施の形態4の電力用半導体装置104では、枠部材8−2において、第3固着層9との接触面8eに凹部8dを設けた。凹部8dを設けたことで、第3固着層9の逃げ場所が提供され、適切な量を超えた第3固着層9が供給された場合であっても、余剰量を凹部8dに収容することができる。よって、凹部8dは、第3固着層9量のバラツキを吸収、言い換えると調整することができる。
その結果、第3固着層9が過剰であった場合でも、第3固着層9が第1導体層1の上面から絶縁層2の界面まで流れ落ちるのを防止でき、ボイド形成を防止し、上述した沿面放電距離の不足の発生を防止することができる。
また、枠部材8の形状において全体で反り等の歪みがある場合、及び、第1導体層1の形状においても反り等の歪みがある場合でも、第3固着層9量を適正化することが可能となる。よって、電力用半導体装置104の生産性を飛躍的に向上させることが可能となる。
実施の形態5.
本実施の形態5における電力用半導体装置は、上述した実施の形態1から4における外部配線7あるいは外部配線7−2に関して工夫を施した電力用半導体装置である。よって以下では、主に外部配線7あるいは外部配線7−2に関して説明を行う。
例えば自動車用の駆動モーターは、モーター1台あるいは2台とエンジンとのハイブリッドシステム用のもの、又は、モーターのみの電気自動車用のもの等、多種多様化しており、このモーターを駆動するインバータに求められる信頼性スペックもそれぞれのシステムに応じて多種多様化している。そして、小型化という課題に合わせて、様々な信頼性スペックに応じて安価で高品質なインバータが求められている。
特に、上述した第2固着層6に関連した接合部信頼性について、さらに高い信頼性が要求される場合には、外部配線7及び外部配線7−2は、その材料としてCuを適用することのみならず、外部配線7及び外部配線7−2の線膨張係数を半導体素子(例えばシリコンであれば2.5ppm/K)に近づけることが有効な手段となる。外部配線7及び外部配線7−2が、例えば、Cu、インバー(つまりFe−36%Ni合金)、Cuの3層に積層したクラッド材料の場合、これらの厚み比を調整することで、電極表面の見かけの線膨張係数をコントロールすることが可能である。例えば、インバーの比率を大きくした場合には、4ppm/K(Cu:Invar:Cu=1:8:1)、小さくした場合には13ppm/K(Cu:Invar:Cu=2:1:2)となり、シリコン(2.5ppm/K)とCu(17ppm/K)との間で、外部配線7及び外部配線7−2の線膨張係数を任意に変化させることが可能である。例えば、外部配線7及び外部配線7−2の線膨張係数を、Cu合金における線膨張係数よりも小さく半導体素子における線膨張係数よりも大きく設定可能である。
以上のことから、外部配線7及び外部配線7−2と、電力用半導体素子5との線膨張係数差を小さくすることで、第2固着層6のひずみ量は格段に低減し、その結果、外部配線7及び外部配線7−2の接合部信頼性を向上させることが可能となる。特に、Cu:Invar:Cu=1:1:1の場合には、Cu合金電極の場合と比較して10倍以上の寿命向上効果を出願人は確認している。また、Cu−Mo合金、Cu−W合金なども熱伝導率を極端に下げることなく接続信頼性を向上させることが可能であることが判っている。
このように、外部配線7及び外部配線7−2は、材料自体及び形状を変更することのみで、接続信頼性を格段に向上させることができる。よって、使用環境あるいは運転モードの異なる様々なインバータに対して、外部配線7及び外部配線7−2の材料及び形状の変更のみで対処可能となるため、電力用半導体装置の製造工程の共通化を図ることが実現でき、製造コストの低減を達成可能である。したがって、小型、高耐震、低コストであるインバータを実現することが可能である。
尚、上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
又、2015年10月28日に出願された、日本国特許出願No.特願2015−211583号の明細書、図面、特許請求の範囲、及び要約書の開示内容の全ては、参考として本明細書中に編入されるものである。
1 第1導体層、2 絶縁層、3 第2導体層、4 第1固着層、5 半導体素子、
6 第2固着層、7 外部配線、7a 素子連結部、7b 突起部、7c 凹部、
7d 外部接続用端部、7e 接触面、7−2 外部配線、
8 枠部材、8b 嵌合部、8c 凸部、8d 凹部、8e 接触面、
8−2 枠部材、9 第3固着層、10 絶縁基板、
101〜104 電力用半導体装置。

Claims (5)

  1. 絶縁層における厚み方向の対向面に第1導体層及び第2導体層を有する絶縁基板と、
    上記第1導体層に第1固着層を介して接合した複数の半導体素子と、
    それぞれの上記半導体素子で共用する外部配線であり、当該外部配線と上記第1導体層との間に上記半導体素子が位置し上記第1導体層に沿って延在した状態で第2固着層を介して各半導体素子に接合する素子連結部、及びこの素子連結部の一端を上記厚み方向へ折り曲げた外部接続用端部を有する、外部配線と、
    上記第1導体層上の複数の半導体素子の周囲に第3固着層を介して上記第1導体層に接合された枠部材と、を備え、
    上記枠部材は、上記外部接続用端部と嵌合する嵌合部を有し、
    上記外部配線は、上記半導体素子側へ突出する、少なくとも2つの突起部を有する、
    ことを特徴とする電力用半導体装置。
  2. 上記素子連結部は、上記第2固着層との接触面に凹部を有する、請求項1に記載の電力用半導体装置。
  3. 上記枠部材は、上記第3固着層との接触面に上記第1導体層側へ突出する凸部をさらに有する、請求項1又は2に記載の電力用半導体装置。
  4. 上記枠部材は、上記第3固着層との接触面に凹部をさらに有する、請求項1から3のいずれか1項に記載の電力用半導体装置。
  5. 上記外部配線は、Cu合金における線膨張係数よりも小さく半導体素子における線膨張係数よりも大きい線膨張係数を有する、請求項1から4のいずれか1項に記載の電力用半導体装置。
JP2017547681A 2015-10-28 2016-09-29 電力用半導体装置 Active JP6366857B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015211583 2015-10-28
JP2015211583 2015-10-28
PCT/JP2016/078832 WO2017073233A1 (ja) 2015-10-28 2016-09-29 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017073233A1 JPWO2017073233A1 (ja) 2018-04-19
JP6366857B2 true JP6366857B2 (ja) 2018-08-01

Family

ID=58630234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547681A Active JP6366857B2 (ja) 2015-10-28 2016-09-29 電力用半導体装置

Country Status (5)

Country Link
US (1) US10553559B2 (ja)
JP (1) JP6366857B2 (ja)
CN (1) CN107851639B (ja)
DE (1) DE112016004980B4 (ja)
WO (1) WO2017073233A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
USD856948S1 (en) * 2018-05-07 2019-08-20 Adura Led Solutions Llc Circuit board having arrangements of light-emitting diodes
DE112018007782T5 (de) * 2018-06-29 2021-04-01 Mitsubishi Electric Corporation Halbleitervorrichtung
USD933618S1 (en) * 2018-10-31 2021-10-19 Asahi Kasei Microdevices Corporation Semiconductor module
JP1665773S (ja) * 2018-11-07 2020-08-11
JP1633578S (ja) * 2018-11-07 2019-06-10
JP7279354B2 (ja) * 2018-12-17 2023-05-23 富士電機株式会社 半導体素子及び半導体素子の識別方法
USD902164S1 (en) * 2019-01-24 2020-11-17 Toshiba Memory Corporation Integrated circuit card
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
WO2021117402A1 (ja) * 2019-12-12 2021-06-17 住友電気工業株式会社 半導体装置
JP7023339B1 (ja) * 2020-11-04 2022-02-21 三菱電機株式会社 半導体装置
DE102021206587A1 (de) * 2021-06-25 2022-12-29 Robert Bosch Gesellschaft mit beschränkter Haftung Elektrische Anordnung mit Positionierhilfe und Herstellungsverfahren

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507682B2 (ja) 1998-01-09 2004-03-15 株式会社東芝 半導体モジュール
DE102006027482B3 (de) 2006-06-14 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
JP4884121B2 (ja) * 2006-08-02 2012-02-29 三菱電機株式会社 電力制御用半導体装置
JP2008294338A (ja) * 2007-05-28 2008-12-04 Yamaha Motor Co Ltd パワーモジュールおよびそれを備えた輸送機器
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置
JP4968195B2 (ja) * 2008-06-24 2012-07-04 株式会社デンソー 電子装置の製造方法
JP5202365B2 (ja) * 2009-01-30 2013-06-05 本田技研工業株式会社 半導体装置
JP5270614B2 (ja) * 2010-05-24 2013-08-21 三菱電機株式会社 半導体装置
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5719740B2 (ja) * 2011-09-30 2015-05-20 株式会社日立製作所 配線材料および、それを用いた半導体モジュール
JP5935374B2 (ja) 2012-02-17 2016-06-15 富士電機株式会社 半導体モジュールの製造方法
JP5409889B2 (ja) 2012-12-10 2014-02-05 株式会社日立製作所 インバータ
DE112014000756B4 (de) 2013-06-10 2023-06-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2015107871A1 (ja) * 2014-01-15 2015-07-23 パナソニックIpマネジメント株式会社 半導体装置
CN104810328B (zh) * 2014-01-28 2018-07-06 台达电子企业管理(上海)有限公司 封装外壳及具有该封装外壳的功率模块
JP6303623B2 (ja) 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6305176B2 (ja) 2014-04-11 2018-04-04 三菱電機株式会社 半導体装置及び製造方法
JP2015211583A (ja) 2014-04-28 2015-11-24 三菱電機株式会社 電池監視方法
JP6257478B2 (ja) 2014-09-02 2018-01-10 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
DE112016004980B4 (de) 2024-05-08
CN107851639A (zh) 2018-03-27
US20180197838A1 (en) 2018-07-12
US10553559B2 (en) 2020-02-04
DE112016004980T5 (de) 2018-07-19
WO2017073233A1 (ja) 2017-05-04
JPWO2017073233A1 (ja) 2018-04-19
CN107851639B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
JP6366857B2 (ja) 電力用半導体装置
JP6234630B2 (ja) パワーモジュール
JP6257478B2 (ja) 電力用半導体装置
JP4640345B2 (ja) 電力用半導体装置
JP5542567B2 (ja) 半導体装置
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP6139330B2 (ja) 電力用半導体装置
US10163752B2 (en) Semiconductor device
EP2717310A1 (en) Semiconductor device and wiring substrate
JP2007184525A (ja) 電子機器装置
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5217015B2 (ja) 電力変換装置及びその製造方法
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
JP2011023748A (ja) 電子機器装置
US11735557B2 (en) Power module of double-faced cooling
JP2007288044A (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP6698879B2 (ja) 半導体装置、および半導体装置の製造方法
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
JP2022050058A (ja) 半導体装置及び半導体装置の製造方法
TW201539599A (zh) 模組基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250