JP6952824B2 - パワーモジュール及びこれを用いた電力用半導体装置 - Google Patents

パワーモジュール及びこれを用いた電力用半導体装置 Download PDF

Info

Publication number
JP6952824B2
JP6952824B2 JP2020068035A JP2020068035A JP6952824B2 JP 6952824 B2 JP6952824 B2 JP 6952824B2 JP 2020068035 A JP2020068035 A JP 2020068035A JP 2020068035 A JP2020068035 A JP 2020068035A JP 6952824 B2 JP6952824 B2 JP 6952824B2
Authority
JP
Japan
Prior art keywords
power semiconductor
lead frame
semiconductor chip
lead
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020068035A
Other languages
English (en)
Other versions
JP2021166215A (ja
Inventor
佐武郎 田中
佐武郎 田中
政紀 加藤
政紀 加藤
潤 田原
潤 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020068035A priority Critical patent/JP6952824B2/ja
Publication of JP2021166215A publication Critical patent/JP2021166215A/ja
Application granted granted Critical
Publication of JP6952824B2 publication Critical patent/JP6952824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Inverter Devices (AREA)

Description

本願は、パワーモジュール及びこれを用いた電力用半導体装置に関するものである。
電力用半導体装置は、スイッチング素子の機能を有するパワー半導体チップを内部に搭載しヒートシンク上に搭載されるパワーモジュールを、複数個組み合わせることで構成した電力変換回路を内部に構成する。電力用半導体装置は、電力変換回路のほかに制御基板及び平滑コンデンサを内部に搭載する。制御基板は、電力変換回路へ信号を伝達し、パワー半導体チップをオンオフさせて電力を制御する。平滑コンデンサは、電力制御時に生じる電圧変動及びノイズを吸収する。また、電力用半導体装置は、電源、パワーモジュール及び平滑コンデンサをつなぐ金属製の板で構成されたバスバーを備える。バスバーは、動作時に電源、パワーモジュール及び平滑コンデンサの間に電力を伝達する。3相回路を構成した電力変換回路は、例えば、3相回路を2回路分並列に配置すると、モータと接続して動作させるときに電磁音の低減及び駆動トルク変動の平滑化を図ることができる。
パワーモジュールは、配線パターン状に成形されたリードフレーム上にパワー半導体チップを搭載し、パワー半導体チップの上面電極パッドを配線部材で接続した後にモールド樹脂で封止したものである。パワー半導体チップは、通電により発熱が生じて温度が上昇する。パワー半導体チップには許容温度が定められており、許容温度を超えないように、通電される電流を制御する必要がある。すなわち、電力変換装置の出力を限界まで引き出そうとした場合、通電時のパワー半導体チップが許容温度以下となる範囲の最大電力で動作させることになる。このパワー半導体チップが許容温度以下となる範囲の最大電力を向上させるためには、同じ電力が入力されたときにパワー半導体チップで生じる発熱損失を低減すること、パワー半導体チップが外部から受ける熱量を低減すること、パワー半導体チップで生じた熱量を放熱しやすくすること、もしくはパワー半導体チップの温度を監視し許容温度になる寸前まで入力する電力を許容することなどがある。
また、電力変換装置の内部において、電流はバスバー、リードフレーム、パワー半導体チップなどの様々な部材、及びこれらの部材の間の溶接部などの接続部を介して通電される。高効率な電力変換装置を実現するためには、これらの通電経路の損失をできる限り低減することが求められる。このような要求に対応するため過去に様々な電力変換装置が提案されており、例えば、P電位リードからN電位リードまでの通電経路がループ状に配置されたパワーモジュールが開示されている(例えば、特許文献1参照)。
特開2018−196180号公報
上記特許文献1においては、パワーモジュールは導体に挟まれた配線部材とパワー半導体チップとで形成される配線経路をループ状に構成しているため、パワー半導体チップがオンオフした際に生じる電圧変動に影響を与える寄生インダクタンスを小さくすることできる。この結果、パワー半導体チップがオンオフするときに生じる損失であるスイッチング損失を低減することができる。しかしながら、P電位リードに搭載された第1のパワー半導体チップと第2のパワー半導体チップを搭載したAC電位リードとを第1のインナーリードを介して接続して配線経路をループ状に構成しているため、第2のパワー半導体チップは第1のインナーリードとAC電位リードとの接続部を避けるように配置しなければならず、パワーモジュールにおいて第2のパワー半導体チップと第1のインナーリードとが並ぶ方向の長さが長くなるという課題があった。この結果として、パワーモジュールの小型化が阻害されるという課題があった。
そこで、本願は、スイッチング損失を低減しつつ、第1のインナーリードと第2のパワー半導体チップとが並ぶ方向の長さを短縮して小型化できるパワーモジュール及びこれを用いた電力用半導体装置を得ることを目的としている。
本願に開示されるパワーモジュールは、第1のリードフレーム、第2のリードフレーム、及び第3のリードフレームと、第1のリードフレームに接合された、スイッチング素子の機能を有する第1のパワー半導体チップ、及び第2のリードフレームに接合された、スイッチング素子の機能を有する第2のパワー半導体チップと、第1のパワー半導体チップと第2のリードフレームとを接続する第1のインナーリード、及び第2のパワー半導体チップと第3のリードフレームとをする第2のインナーリードと、第1のリードフレーム、第2のリードフレーム、第3のリードフレーム、第1のパワー半導体チップ、第2のパワー半導体チップ、第1のインナーリード、及び第2のインナーリードを封止するモールド部材と、を備え、それぞれ板状に形成された第1のリードフレーム、第2のリードフレーム、及び第3のリードフレームは、同一平面上に並べられ、同一平面に平行な一つの方向を第1方向とし、同一平面に平行であり第1方向と直交する方向を第2方向とし、同一平面に直交する方向を第3方向とし、第1のリードフレームは、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、第3のリードフレームは、第1のリードフレームの第1方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、第1のリードフレームの第2方向の一方側に隙間を空けて配置され、第2のリードフレームは、第1のリードフレーム及び第3のリードフレームを合わせた第2方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、第1のリードフレーム及び3のリードフレームの第1方向の一方側に隙間を空けて配置され、第1のリードフレームの第3方向の一方側の面に、第1のパワー半導体チップの第3方向の他方側に設けられた電極が接合され、第2のリードフレームの第3方向の一方側の面における第2方向の一方側の部分に第2のパワー半導体チップの第3方向の他方側に設けられた電極が接合され、第1のインナーリードは、第1のパワー半導体チップの第3方向の一方側に設けられた電極に接続された第1の他方側接続部分と、第2のリードフレームの第3方向の一方側の面における第2のパワー半導体チップよりも第2方向の他方側の部分に接続された第1の一方側接続部分と、第1の他方側接続部分から第1の一方側接続部分まで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出した第1の架橋部分とを有し、第2のインナーリードは、第3のリードフレームの第3方向の一方側の面に接続された第2の他方側接続部分と、第2のパワー半導体チップの第3方向の一方側に設けられた電極に接続された第2の一方側接続部分と、第2の他方側接続部分から前記第2の一方側接続部分まで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出した第2の架橋部分とを有したものである。

本願に開示される電力用半導体装置は、パワーモジュールを複数備え、複数のパワーモジュールは第2方向に並べて配置されているものである。
本願に開示されるパワーモジュールによれば、第1のパワー半導体チップと第2のリードフレームとを接続する第1のインナーリードは第1の他方側接続部分から第1の一方側接続部分まで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出した第1の架橋部分を有し、第2のパワー半導体チップと第3のリードフレームとをする第2のインナーリードは第2の他方側接続部分から前記第2の一方側接続部分まで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出した第2の架橋部分を有しているため、第1のインナーリードと第2のパワー半導体チップとが並ぶ方向である第2方向の長さを短縮することができる。また、第1のインナーリードと第2のパワー半導体チップとが並ぶ方向である第2方向の長さを短縮できるため、パワーモジュールを小型化することができる。
本願に開示される電力用半導体装置によれば、第1のインナーリードと第2のパワー半導体チップとが並ぶ方向である第2方向の長さを短縮して小型化したパワーモジュールを第2方向に並べて配置したため、電力用半導体装置を小型化することができる。
実施の形態1に係る電力用半導体装置の要部の概略を示す平面図である。 実施の形態1に係る電力用半導体装置の概略を示す平面図である。 図1のA−A断面位置で切断した電力用半導体装置の要部断面図である。 実施の形態1に係るパワーモジュールの第2方向の長さを説明する図である。 実施の形態1に係る別の電力用半導体装置の要部の概略を示す平面図である。 実施の形態1に係る別の電力用半導体装置の要部の概略を示す平面図である。 実施の形態2に係る電力用半導体装置の要部の概略を示す平面図である。 図7のB−B断面位置で切断した電力用半導体装置の要部断面図である。 実施の形態3に係る電力用半導体装置の要部の概略を示す平面図である。 実施の形態4に係る電力用半導体装置の要部の概略を示す平面図である。 実施の形態5に係る電力用半導体装置の要部の概略を示す平面図である。 実施の形態6に係る電力用半導体装置の要部の概略を示す平面図である。 図12のC−C断面位置で切断した電力用半導体装置の要部断面図である。
以下、本願の実施の形態によるパワーモジュールを図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。
実施の形態1.
図1は実施の形態1に係る電力用半導体装置100の要部の概略を示す平面図、図2は電力用半導体装置100の概略を示す平面図、図3は図1のA−A断面位置で切断した電力用半導体装置100の要部断面図、図4はパワーモジュール1の第2方向の長さを説明する図である。電力用半導体装置100は、電源から供給された電力を変換して負荷に供給する装置である。負荷は、例えばモータである。図1は電力用半導体装置100の内部構造を封止するモールド部材であるモールド樹脂9を取り除いて示した図である。図1に示した破線は、モールド樹脂9の外形を示す。電力用半導体装置100は、図1に示すように、パワーモジュール1を複数備え、複数のパワーモジュール1は並べて配置されている。本実施の形態では、電力用半導体装置100は1つのパワーモジュール1、2つのパワーモジュール1aが配置されているが、配置されるパワーモジュール1の個数はこれに限るものではない。電力用半導体装置100は、図2に示すように、モールド樹脂9で封止され、外部と接続される複数の端子(例えばP電位リード3の端子3a)が外部に露出している。
<パワーモジュール1の構成の概要>
パワーモジュールの構成の概要を、図1の左端に示したパワーモジュール1を例に説明する。パワーモジュール1は、リードフレーム2、パワー半導体チップ6、第1のインナーリード7、第2のインナーリード8、及びモールド樹脂9を備える。リードフレーム2は、第1のリードフレームであるP電位リード3、第2のリードフレームであるAC電位リード4、及び第3のリードフレームであるN電位リード5を備える。パワー半導体チップ6は、P電位リード3に接合された、スイッチング素子の機能を有する第1のパワー半導体チップ6a、及びAC電位リード4に接合された、スイッチング素子の機能を有する第2のパワー半導体チップ6bを備える。第1のインナーリード7は、第1のパワー半導体チップ6aとAC電位リード4とを接続する。第2のインナーリード8は、第2のパワー半導体チップ6bとN電位リード5とを接続する。モールド樹脂9は、P電位リード3、AC電位リード4、N電位リード5、第1のパワー半導体チップ6a、第2のパワー半導体チップ6b、第1のインナーリード7、及び第2のインナーリード8を封止する。
この構成によれば、リードフレーム2、パワー半導体チップ6、第1のインナーリード7、及び第2のインナーリード8で形成される配線経路がループ状に構成されているため、パワー半導体チップ6がオンオフした際に生じる電圧変動に影響を与える寄生インダクタンスを小さくすることできる。この結果、パワー半導体チップ6がオンオフするときに生じる損失であるスイッチング損失を低減することができる。
<パワーモジュール1の内部の配置詳細>
パワーモジュールの内部の配置の詳細を、図1の左端に示したパワーモジュール1を例に説明する。それぞれ板状に形成されたP電位リード3、AC電位リード4、及びN電位リード5は、同一平面上に並べられる。同一平面に平行な一つの方向を第1方向とし、同一平面に平行であり第1方向と直交する方向を第2方向とし、同一平面に直交する方向を第3方向とする。P電位リード3は、第1方向及び第2方向に平行な辺を有する矩形板状に形成される。N電位リード5は、P電位リード3の第1方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、P電位リード3の第2方向の一方側に隙間を空けて配置される。AC電位リード4は、P電位リード3及びN電位リード5を合わせた第2方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、P電位リード3及びN電位リード5の第1方向の一方側に隙間を空けて配置される。P電位リード3の第2方向の他方側の側面とAC電位リード4の第2方向の他方側の側面は揃っており、N電位リード5の第2方向の一方側の側面とAC電位リード4の第2方向の一方側の側面も揃っている。P電位リード3の第1方向の他方側の側面とN電位リード5の第1方向の他方側の側面も揃っている。そのため、P電位リード3、AC電位リード4、及びN電位リード5の外周側面は、矩形状になっている。
P電位リード3の第3方向の一方側の面に、第1のパワー半導体チップ6aの第3方向の他方側に設けられた電極であるチップ下面電極6a2が接合される。AC電位リード4の第3方向の一方側の面における第2方向の一方側の部分に第2のパワー半導体チップ6bの第3方向の他方側に設けられた電極であるチップ下面電極が接合される。
第1のインナーリード7は、図3に示すように、第1の他方側接続部分7a、第1の架橋部分7b、及び第1の一方側接続部分7cを備える。第1の他方側接続部分7aは、第1のパワー半導体チップ6aの第3方向の一方側に設けられた電極であるチップ上面電極6a1に接続される。第1の一方側接続部分7cは、AC電位リード4の第3方向の一方側の面における第2のパワー半導体チップ6bよりも第2方向の他方側の部分に接続される。第1の架橋部分7bは、第1の他方側接続部分7aから第1の一方側接続部分7cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出する。
第2のインナーリード8は、第2の他方側接続部分8a、第2の架橋部分8b、及び第2の一方側接続部分8cを備える。第2の他方側接続部分8aは、N電位リード5の第3方向の一方側の面に接続される。第2の一方側接続部分8cは、第2のパワー半導体チップ6bの第3方向の一方側に設けられた電極であるチップ上面電極に接続される。第2の架橋部分8bは、第2の他方側接続部分8aから第2の一方側接続部分8cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出する。
第1の架橋部分7bと第2の架橋部分8bを上述した方向に延出して設けた理由を、図4を用いて説明する。図4(a)は第1の架橋部分72bと第2の架橋部分82bを上述した方向に延出させず、第1の架橋部分72bと第2の架橋部分82bをそれぞれ第1方向に延出した第1のインナーリード72と第2のインナーリード82を配置した比較例の図である。図4(b)は本実施の形態の配置を模式的に示した図である。図4において、パワー半導体チップ6の第2方向の長さをAとする。第1のインナーリード7、第1のインナーリード72、第2のインナーリード8、及び第2のインナーリード82の第2方向の幅をBとする。長さAは幅Bよりも大きい。また、第1のパワー半導体チップ6aと、第2のインナーリード8または第2のインナーリード82との第2方向の間隔をCとする。間隔Cは第1のパワー半導体チップ6aと第2のインナーリード8または第2のインナーリード82との間に必要な絶縁距離である。第1のパワー半導体チップ6aの第2方向の他方側の側面と第2のパワー半導体チップ6bの第2方向の一方側の側面との間隔は、図4(a)では3A/2+B/2+Cとなり、図4(b)ではA+B+Cとなる。これらの差はA/2−B/2となり、図4(a)の構成よりも図4(b)の構成において、第1のパワー半導体チップ6aの第2方向の他方側の側面と第2のパワー半導体チップ6bの第2方向の一方側の側面との間隔が短縮される。つまり、パワーモジュール1において、第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さが短縮される。
本実施の形態では、第1の架橋部分7bの延出方向と第2の架橋部分8bの延出方向とは、第3方向に見て互いに平行である。第1の架橋部分7bの延出方向と第2の架橋部分8bの延出方向はこれに限るものではなく、平行でなくても構わない。しかしながら、これらの延出方向を互いに平行に設けることで、パワーモジュール1において第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さを短縮することができる。また、第1の架橋部分7bの延出方向と第2の架橋部分8bの延出方向の、第3方向に見た第1方向との角度は、長さA及び幅Bなどを考慮して任意に定めて構わない。角度は、例えば、20度から60度程度で設けられる。
この構成によれば、第1の架橋部分7bは第1の他方側接続部分7aから第1の一方側接続部分7cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出し、第2の架橋部分8bは第2の他方側接続部分8aから第2の一方側接続部分8cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出するため、パワーモジュール1において第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さを短縮することができる。また、パワーモジュール1の第2方向の長さを短縮することができるため、パワーモジュール1を小型化することができる。また、第2方向の長さを小型化したパワーモジュール1を第2方向に並べて配置したため、電力用半導体装置100を小型化することができる。また、第1の架橋部分7bの延出方向と第2の架橋部分8bの延出方向とを第3方向に見て互いに平行にした場合、パワーモジュール1において第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さを短縮することができる。
<リードフレーム2>
パワーモジュール内部の各部の詳細を説明する。リードフレーム2は、銅またはアルミを基材にした合金の板材を配線パターン状に成形して作製される。リードフレーム2を構成するP電位リード3、AC電位リード4、及びN電位リード5は、モールド樹脂9で封止された後に切り離されることでそれぞれが形成される。リードフレーム2は、第3方向の一方側の面がパワー半導体チップ6の実装される面である。リードフレーム2の配線パターン状への加工は、板状の材料のエッチング加工、またはプレス加工にて行われる。リードフレーム2の表面は、基材の金属が露出しているものも使用可能であるが、一部もしくは全部にめっき処理を行っても構わない。めっき処理を施すことで、他の部材の実装が容易になる。
P電位リード3、AC電位リード4、及びN電位リード5の第3方向の他方側の面は、モールド樹脂9から外部に露出する。これらの面を外部に露出することで、これらの面を効率よく冷却することができる。P電位リード3及びN電位リード5のそれぞれの矩形板状の部分から第1方向の他方側に突出した部分である端子3a及び端子5aが、モールド樹脂9から外部に露出する。AC電位リード4の矩形板状の部分から第1方向の一方側に突出した部分である端子4aが、モールド樹脂9から外部に露出する。これらの端子部分を外部に露出することで、P電位リード3、AC電位リード4、及びN電位リード5と外部の機器もしくは電源等とを容易に接続することができる。
<パワー半導体チップ6>
パワー半導体チップ6は、第3方向の一方側と他方側のそれぞれにチップ上面電極とチップ下面電極を備える。実施の形態1は、パワー半導体チップ6は一例としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を示すが、パワー半導体チップ6はIGBT(Insulated Gate Bipolar Transistor)であっても構わない。MOSFET及びIGBTはスイッチング素子の機能を有しており、チップ上面電極と同じ面にゲート電極(図示せず)を備える。ゲート電極は、リードフレーム2の一部に構成されたゲート端子2aとワイヤボンドで接続される。パワー半導体チップ6は、シリコン、炭化ケイ素、窒化シリコン、窒化ガリウム、もしくはガリウム砒素などの材料からなる半導体が用いられる。また、パワー半導体チップ6のチップ上面電極は、はんだなどの導電性部材を介して他の部材を接合するためにニッケルめっき層などを備える。
図3に示すように、第1のパワー半導体チップ6aのチップ上面電極6a1と第1のインナーリード7の第1の他方側接続部分7aとの間、第1のインナーリード7の第1の一方側接続部分7cとAC電位リード4との間、及び第1のパワー半導体チップ6aのチップ下面電極6a2とP電位リード3との間ははんだ10を介して接続される。第2のパワー半導体チップ6bと第2のインナーリード8との間、第2のインナーリード8とN電位リード5との間、及び第2のパワー半導体チップ6bとAC電位リード4との間についても同様にはんだ10を介して接続される。はんだ10はリフロー装置などの一括した熱処理により接合することが可能なため、製造性を向上することができる。電力用半導体装置100の使用時に温度変化などに起因したひずみがはんだ10に生じた場合、はんだ10の接合部分によって耐久性に差が生じることがある。このような場合は、電力用半導体装置100を適用する場所毎に異なる組成のはんだを使用して、耐久性を改善する構成としてもよい。また、導電性部材としてはんだ10を用いた例を示したが導電性部材ははんだ10に限るものではなく、導電性樹脂ペーストまたはシンタリングペーストを使用しても構わない。
<インナーリード>
第1のインナーリード7及び第2のインナーリード8は、銅またはアルミを基材にした合金の板材から作製される。第1のインナーリード7及び第2のインナーリード8を個別に作製しても構わないが、図5に示すように、第1のインナーリード7及び第2のインナーリード8を第1の架橋部分7bと第2の架橋部分8bにおいて一体的に作製しても構わない。図5に示した電力用半導体装置100においては、第1のパワー半導体チップ6aと第1のインナーリード7との間、第1のインナーリード7とAC電位リード4との間、第2のパワー半導体チップ6bと第2のインナーリード8との間、及び第2のインナーリード8とN電位リード5との間をはんだ10を介して接続した後に、一体化されている第1の架橋部分7bと第2の架橋部分8bとの間を切断することで個々の第1のインナーリード7及び第2のインナーリード8が形成される。切断する箇所は、例えば破線で囲まれた箇所である。切断の方法は、例えば切削加工もしくは薬液による切断箇所の除去である。このような製造工程とすることで、一体化された第1のインナーリード7及び第2のインナーリード8は実装時に四点で支えることが可能となるため、実装時の第1のインナーリード7及び第2のインナーリード8の位置ズレが抑制され、生産性の高い電力用半導体装置100を供給することができる。また、切断する箇所を小さくすることで第1の架橋部分7b及び第2の架橋部分8bの面積を拡大できるため、第1の架橋部分7bと第2の架橋部分8bの電流密度を下げることができる。その結果、電力用半導体装置100の温度上昇を抑制できるため、高出力の電力用半導体装置100を供給することができる。
<電力用半導体装置100>
電力用半導体装置100は、図1に示すように、1つのパワーモジュール1及び2つのパワーモジュール1aの複数のパワーモジュールを備え、複数のパワーモジュールは第2方向に並べて配置されている。複数のパワーモジュールのそれぞれが備えた第1のインナーリードと第2のインナーリードは、それぞれのパワーモジュールにおいて同一形状である。パワーモジュール1において第1のインナーリード7と第2のインナーリード8は同一形状であり、パワーモジュール1aにおいて第1のインナーリード71と第2のインナーリード81は同一形状である。パワーモジュール1とパワーモジュール1aにおいて第1のインナーリードと第2のインナーリードの形状が異なっている。つまり第1のインナーリード7と第1のインナーリード71の形状は異なっており、第2のインナーリード8と第2のインナーリード81の形状は異なっている。電力用半導体装置100が備えた複数のパワーモジュールの内、1つ以上のパワーモジュールは、他のパワーモジュールの第2方向の一方側と第2方向の他方側とが反転された形状に形成されている。図1では、パワーモジュール1とパワーモジュール1aとが反転された形状に形成されている。
この構成によれば、第1のインナーリードと第2のインナーリードの形状が異なっていても、パワーモジュールの第2方向の長さを短縮することができるため、パワーモジュールを小型化することができる。また、第2方向の長さを小型化したパワーモジュール1を第2方向に並べて配置したため、電力用半導体装置100を小型化することができる。また、異なるパワーモジュールにおいて異なる形状のインナーリードが許容されるため、外部と接続する端子の位置の自由度を向上させることができ、設計の自由度を向上させることができる。
電力用半導体装置100は、図6に示すように、全て同じ複数のパワーモジュール1を第2方向に並べて配置しても構わない。複数のパワーモジュール1のそれぞれが備えた第1のインナーリード7と第2のインナーリード8は、それぞれのパワーモジュール1において同一形状で、かつ複数のパワーモジュール1のそれぞれにおいても第1のインナーリード7と第2のインナーリード8は同一形状である。
この構成によれば、第1のインナーリード7と第2のインナーリード8の形状が電力用半導体装置100において全て同一形状であるため、第1のインナーリード7及び第2のインナーリード8の実装時において部品間違いの発生が抑制され、生産性の高い電力用半導体装置100を供給することができる。
以上のように、実施の形態1によるパワーモジュール1において、第1の架橋部分7bは第1の他方側接続部分7aから第1の一方側接続部分7cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出し、第2の架橋部分8bは第2の他方側接続部分8aから第2の一方側接続部分8cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出しているため、第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さを短縮することができる。また、パワーモジュール1の第2方向の長さを短縮することができるため、パワーモジュール1を小型化することができる。また、第2方向の長さを小型化したパワーモジュール1を第2方向に並べて配置したため、電力用半導体装置100を小型化することができる。また、第1の架橋部分7bの延出方向と第2の架橋部分8bの延出方向とを第3方向に見て互いに平行にした場合、パワーモジュール1において第1のインナーリード7と第2のパワー半導体チップ6bとが並ぶ方向である第2方向の長さを短縮することができる。
P電位リード3、AC電位リード4、及びN電位リード5の第3方向の他方側の面は、モールド樹脂9から外部に露出しているため、これらの面を効率よく冷却することができる。また、P電位リード3及びN電位リード5のそれぞれの矩形板状の部分から第1方向の他方側に突出した部分である端子3a及び端子5aがモールド樹脂9から外部に露出し、AC電位リード4の矩形板状の部分から第1方向の一方側に突出した部分である端子4aがモールド樹脂9から外部に露出しているため、P電位リード3、AC電位リード4、及びN電位リード5と外部の機器もしくは電源等とを容易に接続することができる。
複数のパワーモジュールのそれぞれが備えた第1のインナーリードと第2のインナーリードは、それぞれのパワーモジュールにおいて同一形状で、かつ複数のパワーモジュールのそれぞれにおいて第1のインナーリードと第2のインナーリードの形状が異なっている場合、電力用半導体装置100を小型化することができる。また、異なるパワーモジュールにおいて異なる形状のインナーリードが許容されるため、外部と接続する端子の位置の自由度を向上させることができ、設計の自由度を向上させることができる。また、複数のパワーモジュールの内、1つ以上のパワーモジュールは、他のパワーモジュールの第2方向の一方側と第2方向の他方側とが反転された形状に形成されている場合、電力用半導体装置100を小型化することができる。
複数のパワーモジュールのそれぞれが備えた第1のインナーリードと第2のインナーリードは、それぞれのパワーモジュールにおいて同一形状で、かつ複数のパワーモジュールのそれぞれにおいても第1のインナーリードと第2のインナーリードは同一形状である場合、第1のインナーリード7と第2のインナーリード8の形状が電力用半導体装置100において全て同一形状であるため、第1のインナーリード7及び第2のインナーリード8の実装時において部品間違いの発生が抑制され、生産性の高い電力用半導体装置100を供給することができる。
実施の形態2.
実施の形態2に係る電力用半導体装置100について説明する。図7は実施の形態2に係る電力用半導体装置100の要部の概略を示す平面図、図8は図7のB−B断面位置で切断した電力用半導体装置100の要部断面図である。実施の形態2に係る電力用半導体装置100は、第1のインナーリード7及び第2のインナーリード8のそれぞれにおいて異なる厚みとなる箇所を備えた構成になっている。
第1のインナーリード7において、第1の架橋部分7bの第3方向の厚みは第1の他方側接続部分7a及び第1の一方側接続部分7cの第3方向の厚みよりも薄い。第2のインナーリード8において、第2の架橋部分8bの第3方向の厚みは第2の他方側接続部分8a及び第2の一方側接続部分8cの第3方向の厚みよりも薄い。第1のインナーリード7及び第2のインナーリード8の第3方向の一方側の面は平面である。図8に示すように、第1の架橋部分7bを第1のパワー半導体チップ6a及びP電位リード3から離れた位置に配置できるため、第1の架橋部分7bが第1のパワー半導体チップ6a及びP電位リード3に接触して電力用半導体装置100の故障の要因となる可能性が低減でき、信頼性に優れた電力用半導体装置100を供給することができる。第2の架橋部分8bについても同様に、第2のパワー半導体チップ6b及びAC電位リード4から離れた位置に配置できる。
第1のインナーリード7及び第2のインナーリード8は、平面である第3方向の一方側の面を受け面として、第3方向の他方側の面から第1の架橋部分7b及び第2の架橋部分8bに相当する箇所をプレスにより潰し加工することで作製される。またこの加工において、第1の他方側接続部分7a及び第1の一方側接続部分7cの第3方向の厚みを異なる厚みにできる。第1の他方側接続部分7a及び第1の一方側接続部分7cの第3方向の厚みを変えることで、図8に示すように、第1の他方側接続部分7a及び第1の一方側接続部分7cのそれぞれが接するはんだ10の厚みを容易に同等の厚みにすることができる。はんだ10の厚みが同等となるようにはんだ10の厚みを確保することで、信頼性が高く、生産性に優れた電力用半導体装置100を供給することができる。第2のインナーリード8についても同様に、第2の他方側接続部分8a及び第2の一方側接続部分8cのそれぞれが接するはんだ10の厚みが同等となるようにはんだ10の厚みを確保することができる。
以上のように、実施の形態2による電力用半導体装置100において、第1のインナーリード7の第1の架橋部分7bの第3方向の厚みは第1の他方側接続部分7a及び第1の一方側接続部分7cの第3方向の厚みよりも薄く、第2のインナーリード8の第2の架橋部分8bの第3方向の厚みは第2の他方側接続部分8a及び第2の一方側接続部分8cの第3方向の厚みよりも薄いため、第1の架橋部分7bを第1のパワー半導体チップ6a及びP電位リード3から離れた位置に配置でき、第2の架橋部分8bを第2のパワー半導体チップ6b及びAC電位リード4から離れた位置に配置できるので、電力用半導体装置100の故障の要因となる可能性を低減して信頼性に優れた電力用半導体装置100を供給することができる。また、第1の他方側接続部分7aと第1の一方側接続部分7cのそれぞれが接するはんだ10の厚み、及び第2の他方側接続部分8aと第2の一方側接続部分8cのそれぞれが接するはんだ10の厚みが同等となるようにはんだ10の厚みを確保できるため、信頼性が高く、生産性に優れた電力用半導体装置100を供給することができる。また、第1のインナーリード7及び第2のインナーリード8のそれぞれにおいて異なる厚みとなる箇所を備える構成は、潰し加工により容易に作製することができる。
実施の形態3.
実施の形態3に係る電力用半導体装置100について説明する。図9は実施の形態3に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態3に係る電力用半導体装置100は、第1のインナーリード7及び第2のインナーリード8のそれぞれにおいて異なる幅となる箇所を備えた構成になっている。
第1のインナーリード7において、第1の架橋部分7bの第2方向の幅は第1の他方側接続部分7a及び第1の一方側接続部分7cの第2方向の幅よりも広い。第2のインナーリード8において、第2の架橋部分8bの第2方向の幅は第2の他方側接続部分8a及び第2の一方側接続部分8cの第2方向の幅よりも広い。第1の架橋部分7b及び第2の架橋部分8bの幅を広げることで、第1の架橋部分7b及び第2の架橋部分8bの第3方向の断面積は増加する。第1の架橋部分7b及び第2の架橋部分8bの断面積の増加により、第1の架橋部分7b及び第2の架橋部分8bに流れる電流の電流密度を下げることが可能になる。電流密度を下げることで電力用半導体装置100の温度上昇が抑制され、高出力の電力用半導体装置100の供給することができる。
以上のように、実施の形態3による電力用半導体装置100において、第1のインナーリード7の第1の架橋部分7bの第2方向の幅は第1の他方側接続部分7a及び第1の一方側接続部分7cの第2方向の幅よりも広く、第2のインナーリード8の第2の架橋部分8bの第2方向の幅は第2の他方側接続部分8a及び第2の一方側接続部分8cの第2方向の幅よりも広いため、第1の架橋部分7b及び第2の架橋部分8bに流れる電流の電流密度は低下して電力用半導体装置100の温度上昇が抑制され、高出力の電力用半導体装置100を供給することができる。
実施の形態4.
実施の形態4に係る電力用半導体装置100について説明する。図10は実施の形態4に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態4に係る電力用半導体装置100は、第1の架橋部分7b及び第2の架橋部分8bのそれぞれに、第3方向に貫通する穴11を備えた構成になっている。
第1の架橋部分7b及び第2の架橋部分8bのそれぞれには、第3方向に貫通する穴11が設けられている。穴11の第2方向の内径は、第1の架橋部分7b及び第2の架橋部分8bの第2方向の幅よりも小さい大きさである。図10において、穴11は円形に設けられているが穴11の形状は円に限るものではなく、第1の架橋部分7b及び第2の架橋部分8bの第2方向の幅よりも小さければ楕円形、矩形など他の形状であっても構わない。
パワーモジュール1をモールド樹脂9で封止する際、穴11を設けたことでモールド樹脂9が回り込みにくい第1の架橋部分7b及び第2の架橋部分8bの第3方向の他方側にもモールド樹脂9が充填されやすくなる。モールド樹脂9の充填されない箇所の発生が抑制されるため、生産性の高い電力用半導体装置100を供給することができる。
穴11を設けない場合、第1の架橋部分7b及び第2の架橋部分8bは第3方向の一方側及び他方側の面で主にモールド樹脂9と接していたため、せん断方向のモールド樹脂9の密着力が弱かった。穴11を設けた場合、穴11の内部にもモールド樹脂9が充填され、第1の架橋部分7b及び第2の架橋部分8bの第3方向の一方側及び他方側に接するモールド樹脂9が穴11を介してつながるため、第1の架橋部分7b及び第2の架橋部分8bとモールド樹脂9との密着力が強化される。第1の架橋部分7b及び第2の架橋部分8bとモールド樹脂9との密着力が強化されることで電力用半導体装置100の内部の絶縁が保たれるため、信頼性の高い電力用半導体装置100を供給することができる。
図10では、実施の形態1に示した電力用半導体装置100に穴11を設けた例を示したがこれに限るものではない。穴11を設けたことで第1の架橋部分7b及び第2の架橋部分8bにおける電流密度の上昇が懸念される場合などは、図9に示した電力用半導体装置100の幅を広げた第1の架橋部分7b及び第2の架橋部分8bに穴11を設けても構わない。
以上のように、実施の形態4による電力用半導体装置100において、第1の架橋部分7b及び第2の架橋部分8bのそれぞれには第3方向に貫通する穴11が設けられているため、モールド樹脂9の充填されない箇所の発生が抑制され、生産性の高い電力用半導体装置100を供給することができる。また、第1の架橋部分7b及び第2の架橋部分8bとモールド樹脂9との密着力が強化されることで電力用半導体装置100の内部の絶縁が保たれるため、信頼性の高い電力用半導体装置100を供給することができる。
実施の形態5.
実施の形態5に係る電力用半導体装置100について説明する。図11は実施の形態5に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態5に係る電力用半導体装置100は、実施の形態1で示した電力用半導体装置100に第3のパワー半導体チップ6c及び第4のパワー半導体チップ6dを加えた構成になっている。
パワーモジュールの内部構成の詳細を、図11の左端に示したパワーモジュール1を例に説明する。パワーモジュール1は、P電位リード3に接合され、スイッチング素子の機能を有する第3のパワー半導体チップ6c、及びAC電位リード4に接合され、スイッチング素子の機能を有する第4のパワー半導体チップ6dを備える。P電位リード3の第3方向の一方側の面における第1のパワー半導体チップ6aよりも第2方向の一方側の部分に第3のパワー半導体チップ6cの第3方向の他方側に設けられた電極が接合される、AC電位リード4の第3方向の一方側の面における第2のパワー半導体チップ6bよりも第2方向の他方側の部分でかつ第1のインナーリード7の第1の一方側接続部分7cよりも第2方向の一方側の部分に第4のパワー半導体チップ6dの第3方向の他方側に設けられた電極が接合される。
第1のインナーリード7は、第3のパワー半導体チップ6cの第3方向の一方側に設けられた電極に接続された第3の他方側接続部分7dと、第3の他方側接続部分7dから第1の架橋部分7bまで第2方向の他方側の方向に延出した第1の並列接続部分7eとをさらに有する。第1のインナーリード7は、第1のパワー半導体チップ6aと第3のパワー半導体チップ6cとAC電位リード4とを接続する。第2のインナーリード8は、第4のパワー半導体チップ6dの第3方向の一方側に設けられた電極に接続された第4の他方側接続部分8dと、第4の他方側接続部分8dから第2の架橋部分8bまで第2方向の一方側の方向に延出した第2の並列接続部分8eとをさらに有する。第2のインナーリード8は、第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとN電位リード5とを接続する。
本実施の形態では、第1のパワー半導体チップ6aと第3のパワー半導体チップ6cとが並列に接続され、第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとが並列に接続されている。パワー半導体チップ6に流れる電流を並列に接続された2つのチップに分散することで、個々のパワー半導体チップ6の発熱を抑制することができる。また、第1の架橋部分7bは第1の他方側接続部分7aから第1の一方側接続部分7cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出し、第2の架橋部分8bは第2の他方側接続部分8aから第2の一方側接続部分8cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出しているため、パワーモジュール1において第1のインナーリード7と第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとが並ぶ方向である第2方向の長さを短縮することができる。
以上のように、実施の形態5による電力用半導体装置100において、第1のインナーリード7は第3の他方側接続部分7dと第1の並列接続部分7eとをさらに有し、第2のインナーリード8は第4の他方側接続部分8dと第2の並列接続部分8eとをさらに有しているため、第1のパワー半導体チップ6aと第3のパワー半導体チップ6cとを容易に並列に接続することができ、第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとを容易に並列に接続することができる。また、第1のパワー半導体チップ6aと第3のパワー半導体チップ6cとが並列に接続され、第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとが並列に接続されているため、パワー半導体チップ6の発熱を抑制することができる。また、第1の架橋部分7bは第1の他方側接続部分7aから第1の一方側接続部分7cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出し、第2の架橋部分8bは第2の他方側接続部分8aから第2の一方側接続部分8cまで第1方向の一方側及び第2方向の他方側の成分を有する方向に延出しているため、第1のインナーリード7と第2のパワー半導体チップ6bと第4のパワー半導体チップ6dとが並ぶ方向である第2方向の長さを短縮することができる。また、パワーモジュール1の第2方向の長さを短縮することができるため、パワーモジュール1を小型化することができる。また、パワー半導体チップ6の発熱が抑制され、パワーモジュール1が小型化されるため、高出力で生産性が高く、小型な電力用半導体装置100を供給することができる。
実施の形態6.
実施の形態6に係る電力用半導体装置100について説明する。図12は実施の形態6に係る電力用半導体装置100の要部の概略を示す平面図、図13は図12のC−C断面位置で切断した電力用半導体装置100の要部断面図である。実施の形態6に係る電力用半導体装置100は、実施の形態2で示した電力用半導体装置100の第1のインナーリード7と第2のインナーリード8に絶縁層12を介して金属板13を加えた構成になっている。
第1のインナーリード7の第3方向の一方側の面に絶縁層12を介して金属板13が設けられ、第2のインナーリード8の第3方向の一方側の面に絶縁層12を介して金属板13が設けられる。絶縁層12は、例えば、エポキシ系樹脂と熱伝導性の高いフィラー材により形成される。金属板13は、銅などの熱伝導性の高い金属により作製される。金属板13を設けることで、パワー半導体チップ6で生じた熱を第1のインナーリード7及び第2のインナーリード8を介して外部に伝達することができる。熱を外部に伝達することで、電力用半導体装置100の温度上昇が抑制され、高出力の電力用半導体装置100を供給することができる。
絶縁層12の厚みは例えば200μm以下で、金属板13の厚みは例えば200μm以下である。この厚みにすることで、パワーモジュール1の第3方向の大きさの拡大を抑制することができる。また、絶縁層12の厚みを薄くすることで熱は効率よくパワー半導体チップ6から金属板13に伝達されるため、電力用半導体装置100の放熱性を向上させることができる。また、第1のインナーリード7に設けられた金属板13と第2のインナーリード8に設けられた金属板13とは、モールド樹脂9から外部に露出する。金属板13を外部に露出させることで、熱が伝達された金属板13を効率よく冷却することができる。なお、金属板13がモールド樹脂9から外部に露出する構成に限るものではなく、金属板13と外部との距離が近ければ金属板13はモールド樹脂9に覆われていても構わない。
以上のように、実施の形態6による電力用半導体装置100において、第1のインナーリード7の第3方向の一方側の面に絶縁層12を介して金属板13を設け、第2のインナーリード8の第3方向の一方側の面に絶縁層12を介して金属板13を設けたため、パワー半導体チップ6で生じた熱を外部に効率よく伝達することができる。熱を外部に効率よく伝達できるため、電力用半導体装置100の温度上昇は抑制され、高出力の電力用半導体装置100を供給することができる。絶縁層12の厚みを200μm以下、金属板13の厚みを200μm以下とした場合、パワーモジュール1の第3方向の大きさの拡大を抑制することができる。また、絶縁層12の厚みを薄くすることで熱は効率よくパワー半導体チップ6から金属板13に伝達されるため、電力用半導体装置100の放熱性を向上させることができる。金属板13を外部に露出させた場合、熱が伝達された金属板13を効率よく冷却することができる。
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1 パワーモジュール、1a パワーモジュール、2 リードフレーム、2a ゲート端子、3 P電位リード、3a 端子、4 AC電位リード、4a 端子、5 N電位リード、5a 端子、6 パワー半導体チップ、6a 第1のパワー半導体チップ、6a1 チップ上面電極、6a2 チップ下面電極、6b 第2のパワー半導体チップ、6c 第3のパワー半導体チップ、6d 第4のパワー半導体チップ、7 第1のインナーリード、7a 第1の他方側接続部分、7b 第1の架橋部分、7c 第1の一方側接続部分、7d 第3の他方側接続部分、7e 第1の並列接続部分、8 第2のインナーリード、8a 第2の他方側接続部分、8b 第2の架橋部分、8c 第2の一方側接続部分、8d 第4の他方側接続部分、8e 第2の並列接続部分、9 モールド樹脂、10 はんだ、11 穴、12 絶縁層、13 金属板、100 電力用半導体装置

Claims (14)

  1. 第1のリードフレーム、第2のリードフレーム、及び第3のリードフレームと、
    前記第1のリードフレームに接合された、スイッチング素子の機能を有する第1のパワー半導体チップ、及び前記第2のリードフレームに接合された、スイッチング素子の機能を有する第2のパワー半導体チップと、
    前記第1のパワー半導体チップと前記第2のリードフレームとを接続する第1のインナーリード、及び前記第2のパワー半導体チップと前記第3のリードフレームとを接続する第2のインナーリードと、
    前記第1のリードフレーム、前記第2のリードフレーム、前記第3のリードフレーム、前記第1のパワー半導体チップ、前記第2のパワー半導体チップ、前記第1のインナーリード、及び前記第2のインナーリードを封止するモールド部材と、を備え、
    それぞれ板状に形成された前記第1のリードフレーム、前記第2のリードフレーム、及び前記第3のリードフレームは、同一平面上に並べられ、
    前記同一平面に平行な一つの方向を第1方向とし、前記同一平面に平行であり前記第1方向と直交する方向を第2方向とし、前記同一平面に直交する方向を第3方向とし、
    前記第1のリードフレームは、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、
    前記第3のリードフレームは、前記第1のリードフレームの前記第1方向の幅と同等の幅を有し、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、前記第1のリードフレームの前記第2方向の一方側に隙間を空けて配置され、
    前記第2のリードフレームは、前記第1のリードフレーム及び前記第3のリードフレームを合わせた前記第2方向の幅と同等の幅を有し、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、前記第1のリードフレーム及び前記3のリードフレームの前記第1方向の一方側に隙間を空けて配置され、
    前記第1のリードフレームの前記第3方向の一方側の面に、前記第1のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
    前記第2のリードフレームの前記第3方向の一方側の面における前記第2方向の一方側の部分に前記第2のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
    前記第1のインナーリードは、前記第1のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第1の他方側接続部分と、前記第2のリードフレームの前記第3方向の一方側の面における前記第2のパワー半導体チップよりも前記第2方向の他方側の部分に接続された第1の一方側接続部分と、前記第1の他方側接続部分から前記第1の一方側接続部分まで前記第1方向の一方側及び前記第2方向の他方側の成分を有する方向に延出した第1の架橋部分とを有し、
    前記第2のインナーリードは、前記第3のリードフレームの前記第3方向の一方側の面に接続された第2の他方側接続部分と、前記第2のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第2の一方側接続部分と、前記第2の他方側接続部分から前記第2の一方側接続部分まで前記第1方向の一方側及び前記第2方向の他方側の成分を有する方向に延出した第2の架橋部分とを有したパワーモジュール。
  2. 前記第1の架橋部分の延出方向と前記第2の架橋部分の延出方向とは、前記第3方向に見て、互いに平行である請求項1に記載のパワーモジュール。
  3. 前記第1のリードフレーム、前記第2のリードフレーム、及び前記第3のリードフレームの前記第3方向の他方側の面は、前記モールド部材から外部に露出し、前記第1のリードフレーム及び前記第3のリードフレームのそれぞれの矩形板状の部分から前記第1方向の他方側に突出した部分が、前記モールド部材から外部に露出し、前記第2のリードフレームの矩形板状の部分から前記第1方向の一方側に突出した部分が、前記モールド部材から外部に露出した請求項1に記載のパワーモジュール。
  4. 前記第1のインナーリードにおいて、前記第1の架橋部分の前記第3方向の厚みは、前記第1の他方側接続部分及び前記第1の一方側接続部分の前記第3方向の厚みよりも薄く、
    前記第2のインナーリードにおいて、前記第2の架橋部分の前記第3方向の厚みは、前記第2の他方側接続部分及び前記第2の一方側接続部分の前記第3方向の厚みよりも薄い請求項1に記載のパワーモジュール。
  5. 前記第1のインナーリードにおいて、前記第1の架橋部分の前記第2方向の幅は、前記第1の他方側接続部分及び前記第1の一方側接続部分の前記第2方向の幅よりも広く、
    前記第2のインナーリードにおいて、前記第2の架橋部分の前記第2方向の幅は、前記第2の他方側接続部分及び前記第2の一方側接続部分の前記第2方向の幅よりも広い請求項1から4のいずれか一項に記載のパワーモジュール。
  6. 前記第1の架橋部分及び前記第2の架橋部分のそれぞれに、前記第3方向に貫通する穴が設けられた請求項1に記載のパワーモジュール。
  7. 前記第1のリードフレームに接合された、スイッチング素子の機能を有する第3のパワー半導体チップと、前記第2のリードフレームに接合された、スイッチング素子の機能を有する第4のパワー半導体チップと、を備え、
    前記第1のリードフレームの前記第3方向の一方側の面における前記第1のパワー半導体チップよりも前記第2方向の一方側の部分に前記第3のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
    前記第2のリードフレームの前記第3方向の一方側の面における前記第2のパワー半導体チップよりも前記第2方向の他方側の部分でかつ前記第1のインナーリードの前記第1の一方側接続部分よりも前記第2方向の一方側の部分に前記第4のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
    前記第1のインナーリードは、前記第3のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第3の他方側接続部分と、前記第3の他方側接続部分から前記第1の架橋部分まで前記第2方向の他方側の方向に延出した第1の並列接続部分とをさらに有し、前記第1のパワー半導体チップと前記第3のパワー半導体チップと前記第2のリードフレームとを接続し、
    前記第2のインナーリードは、前記第4のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第4の他方側接続部分と、前記第4の他方側接続部分から前記第2の架橋部分まで前記第2方向の一方側の方向に延出した第2の並列接続部分とをさらに有し、前記第2のパワー半導体チップと前記第4のパワー半導体チップと前記第3のリードフレームとを接続している請求項1に記載のパワーモジュール。
  8. 前記第1のインナーリードの前記第3方向の一方側の面に絶縁層を介して金属板が設けられ、
    前記第2のインナーリードの前記第3方向の一方側の面に絶縁層を介して金属板が設けられた請求項5に記載のパワーモジュール。
  9. 前記第1のインナーリードに設けられた前記金属板と前記第2のインナーリードに設けられた前記金属板とは、前記モールド部材から外部に露出した請求項8に記載のパワーモジュール。
  10. 前記絶縁層の厚みは200μm以下で、前記金属板の厚みは200μm以下である請求項8に記載のパワーモジュール。
  11. 請求項1から請求項10のいずれか1項に記載したパワーモジュールを複数備え、複数の前記パワーモジュールは前記第2方向に並べて配置されている電力用半導体装置。
  12. 複数の前記パワーモジュールのそれぞれが備えた前記第1のインナーリードと前記第2のインナーリードは、それぞれの前記パワーモジュールにおいて同一形状で、かつ複数の前記パワーモジュールのそれぞれにおいても前記第1のインナーリードと前記第2のインナーリードは同一形状である請求項11に記載の電力用半導体装置。
  13. 複数の前記パワーモジュールのそれぞれが備えた前記第1のインナーリードと前記第2のインナーリードは、それぞれの前記パワーモジュールにおいて同一形状で、かつ複数の前記パワーモジュールのそれぞれにおいて前記第1のインナーリードと前記第2のインナーリードの形状が異なっている請求項11に記載の電力用半導体装置。
  14. 複数の前記パワーモジュールの内、1つ以上の前記パワーモジュールは、他の前記パワーモジュールの前記第2方向の一方側と前記第2方向の他方側とが反転された形状に形成されている請求項13に記載の電力用半導体装置。
JP2020068035A 2020-04-06 2020-04-06 パワーモジュール及びこれを用いた電力用半導体装置 Active JP6952824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020068035A JP6952824B2 (ja) 2020-04-06 2020-04-06 パワーモジュール及びこれを用いた電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020068035A JP6952824B2 (ja) 2020-04-06 2020-04-06 パワーモジュール及びこれを用いた電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2021166215A JP2021166215A (ja) 2021-10-14
JP6952824B2 true JP6952824B2 (ja) 2021-10-27

Family

ID=78021941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020068035A Active JP6952824B2 (ja) 2020-04-06 2020-04-06 パワーモジュール及びこれを用いた電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6952824B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063744A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
JP6580015B2 (ja) * 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
WO2018202620A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Half-bridge module with coaxial arrangement of the dc terminals
JP6833986B2 (ja) * 2017-05-11 2021-02-24 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
JP7178184B2 (ja) * 2018-06-07 2022-11-25 ローム株式会社 半導体装置
JP7195208B2 (ja) * 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7211268B2 (ja) * 2019-05-30 2023-01-24 株式会社デンソー 半導体モジュール
JP7173108B2 (ja) * 2019-10-01 2022-11-16 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
JP2021166215A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP4438489B2 (ja) 半導体装置
KR100430772B1 (ko) 반도체장치
JP4635564B2 (ja) 半導体装置
US7045884B2 (en) Semiconductor device package
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP4973059B2 (ja) 半導体装置及び電力変換装置
US7969025B2 (en) Electric power semiconductor device
US9468087B1 (en) Power module with improved cooling and method for making
TWI579982B (zh) 功率模組封裝結構
CN108735692B (zh) 半导体装置
EP3157053B1 (en) Power module
JP2007234690A (ja) パワー半導体モジュール
US9159715B2 (en) Miniaturized semiconductor device
JP6261642B2 (ja) 電力半導体装置
JP2006253516A (ja) パワー半導体装置
JP2019067857A (ja) 電力変換装置
CN112992845A (zh) 功率模块及其制造方法
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
WO2022059272A1 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
CN116648783A (zh) 功率半导体装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2004048084A (ja) 半導体パワーモジュール
CN219917172U (zh) 电子器件和功率电子模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R151 Written notification of patent or utility model registration

Ref document number: 6952824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151