JP6952824B2 - パワーモジュール及びこれを用いた電力用半導体装置 - Google Patents
パワーモジュール及びこれを用いた電力用半導体装置 Download PDFInfo
- Publication number
- JP6952824B2 JP6952824B2 JP2020068035A JP2020068035A JP6952824B2 JP 6952824 B2 JP6952824 B2 JP 6952824B2 JP 2020068035 A JP2020068035 A JP 2020068035A JP 2020068035 A JP2020068035 A JP 2020068035A JP 6952824 B2 JP6952824 B2 JP 6952824B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- lead frame
- semiconductor chip
- lead
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Inverter Devices (AREA)
Description
図1は実施の形態1に係る電力用半導体装置100の要部の概略を示す平面図、図2は電力用半導体装置100の概略を示す平面図、図3は図1のA−A断面位置で切断した電力用半導体装置100の要部断面図、図4はパワーモジュール1の第2方向の長さを説明する図である。電力用半導体装置100は、電源から供給された電力を変換して負荷に供給する装置である。負荷は、例えばモータである。図1は電力用半導体装置100の内部構造を封止するモールド部材であるモールド樹脂9を取り除いて示した図である。図1に示した破線は、モールド樹脂9の外形を示す。電力用半導体装置100は、図1に示すように、パワーモジュール1を複数備え、複数のパワーモジュール1は並べて配置されている。本実施の形態では、電力用半導体装置100は1つのパワーモジュール1、2つのパワーモジュール1aが配置されているが、配置されるパワーモジュール1の個数はこれに限るものではない。電力用半導体装置100は、図2に示すように、モールド樹脂9で封止され、外部と接続される複数の端子(例えばP電位リード3の端子3a)が外部に露出している。
パワーモジュールの構成の概要を、図1の左端に示したパワーモジュール1を例に説明する。パワーモジュール1は、リードフレーム2、パワー半導体チップ6、第1のインナーリード7、第2のインナーリード8、及びモールド樹脂9を備える。リードフレーム2は、第1のリードフレームであるP電位リード3、第2のリードフレームであるAC電位リード4、及び第3のリードフレームであるN電位リード5を備える。パワー半導体チップ6は、P電位リード3に接合された、スイッチング素子の機能を有する第1のパワー半導体チップ6a、及びAC電位リード4に接合された、スイッチング素子の機能を有する第2のパワー半導体チップ6bを備える。第1のインナーリード7は、第1のパワー半導体チップ6aとAC電位リード4とを接続する。第2のインナーリード8は、第2のパワー半導体チップ6bとN電位リード5とを接続する。モールド樹脂9は、P電位リード3、AC電位リード4、N電位リード5、第1のパワー半導体チップ6a、第2のパワー半導体チップ6b、第1のインナーリード7、及び第2のインナーリード8を封止する。
パワーモジュールの内部の配置の詳細を、図1の左端に示したパワーモジュール1を例に説明する。それぞれ板状に形成されたP電位リード3、AC電位リード4、及びN電位リード5は、同一平面上に並べられる。同一平面に平行な一つの方向を第1方向とし、同一平面に平行であり第1方向と直交する方向を第2方向とし、同一平面に直交する方向を第3方向とする。P電位リード3は、第1方向及び第2方向に平行な辺を有する矩形板状に形成される。N電位リード5は、P電位リード3の第1方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、P電位リード3の第2方向の一方側に隙間を空けて配置される。AC電位リード4は、P電位リード3及びN電位リード5を合わせた第2方向の幅と同等の幅を有し、第1方向及び第2方向に平行な辺を有する矩形板状に形成され、P電位リード3及びN電位リード5の第1方向の一方側に隙間を空けて配置される。P電位リード3の第2方向の他方側の側面とAC電位リード4の第2方向の他方側の側面は揃っており、N電位リード5の第2方向の一方側の側面とAC電位リード4の第2方向の一方側の側面も揃っている。P電位リード3の第1方向の他方側の側面とN電位リード5の第1方向の他方側の側面も揃っている。そのため、P電位リード3、AC電位リード4、及びN電位リード5の外周側面は、矩形状になっている。
パワーモジュール内部の各部の詳細を説明する。リードフレーム2は、銅またはアルミを基材にした合金の板材を配線パターン状に成形して作製される。リードフレーム2を構成するP電位リード3、AC電位リード4、及びN電位リード5は、モールド樹脂9で封止された後に切り離されることでそれぞれが形成される。リードフレーム2は、第3方向の一方側の面がパワー半導体チップ6の実装される面である。リードフレーム2の配線パターン状への加工は、板状の材料のエッチング加工、またはプレス加工にて行われる。リードフレーム2の表面は、基材の金属が露出しているものも使用可能であるが、一部もしくは全部にめっき処理を行っても構わない。めっき処理を施すことで、他の部材の実装が容易になる。
パワー半導体チップ6は、第3方向の一方側と他方側のそれぞれにチップ上面電極とチップ下面電極を備える。実施の形態1は、パワー半導体チップ6は一例としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を示すが、パワー半導体チップ6はIGBT(Insulated Gate Bipolar Transistor)であっても構わない。MOSFET及びIGBTはスイッチング素子の機能を有しており、チップ上面電極と同じ面にゲート電極(図示せず)を備える。ゲート電極は、リードフレーム2の一部に構成されたゲート端子2aとワイヤボンドで接続される。パワー半導体チップ6は、シリコン、炭化ケイ素、窒化シリコン、窒化ガリウム、もしくはガリウム砒素などの材料からなる半導体が用いられる。また、パワー半導体チップ6のチップ上面電極は、はんだなどの導電性部材を介して他の部材を接合するためにニッケルめっき層などを備える。
第1のインナーリード7及び第2のインナーリード8は、銅またはアルミを基材にした合金の板材から作製される。第1のインナーリード7及び第2のインナーリード8を個別に作製しても構わないが、図5に示すように、第1のインナーリード7及び第2のインナーリード8を第1の架橋部分7bと第2の架橋部分8bにおいて一体的に作製しても構わない。図5に示した電力用半導体装置100においては、第1のパワー半導体チップ6aと第1のインナーリード7との間、第1のインナーリード7とAC電位リード4との間、第2のパワー半導体チップ6bと第2のインナーリード8との間、及び第2のインナーリード8とN電位リード5との間をはんだ10を介して接続した後に、一体化されている第1の架橋部分7bと第2の架橋部分8bとの間を切断することで個々の第1のインナーリード7及び第2のインナーリード8が形成される。切断する箇所は、例えば破線で囲まれた箇所である。切断の方法は、例えば切削加工もしくは薬液による切断箇所の除去である。このような製造工程とすることで、一体化された第1のインナーリード7及び第2のインナーリード8は実装時に四点で支えることが可能となるため、実装時の第1のインナーリード7及び第2のインナーリード8の位置ズレが抑制され、生産性の高い電力用半導体装置100を供給することができる。また、切断する箇所を小さくすることで第1の架橋部分7b及び第2の架橋部分8bの面積を拡大できるため、第1の架橋部分7bと第2の架橋部分8bの電流密度を下げることができる。その結果、電力用半導体装置100の温度上昇を抑制できるため、高出力の電力用半導体装置100を供給することができる。
電力用半導体装置100は、図1に示すように、1つのパワーモジュール1及び2つのパワーモジュール1aの複数のパワーモジュールを備え、複数のパワーモジュールは第2方向に並べて配置されている。複数のパワーモジュールのそれぞれが備えた第1のインナーリードと第2のインナーリードは、それぞれのパワーモジュールにおいて同一形状である。パワーモジュール1において第1のインナーリード7と第2のインナーリード8は同一形状であり、パワーモジュール1aにおいて第1のインナーリード71と第2のインナーリード81は同一形状である。パワーモジュール1とパワーモジュール1aにおいて第1のインナーリードと第2のインナーリードの形状が異なっている。つまり第1のインナーリード7と第1のインナーリード71の形状は異なっており、第2のインナーリード8と第2のインナーリード81の形状は異なっている。電力用半導体装置100が備えた複数のパワーモジュールの内、1つ以上のパワーモジュールは、他のパワーモジュールの第2方向の一方側と第2方向の他方側とが反転された形状に形成されている。図1では、パワーモジュール1とパワーモジュール1aとが反転された形状に形成されている。
実施の形態2に係る電力用半導体装置100について説明する。図7は実施の形態2に係る電力用半導体装置100の要部の概略を示す平面図、図8は図7のB−B断面位置で切断した電力用半導体装置100の要部断面図である。実施の形態2に係る電力用半導体装置100は、第1のインナーリード7及び第2のインナーリード8のそれぞれにおいて異なる厚みとなる箇所を備えた構成になっている。
実施の形態3に係る電力用半導体装置100について説明する。図9は実施の形態3に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態3に係る電力用半導体装置100は、第1のインナーリード7及び第2のインナーリード8のそれぞれにおいて異なる幅となる箇所を備えた構成になっている。
実施の形態4に係る電力用半導体装置100について説明する。図10は実施の形態4に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態4に係る電力用半導体装置100は、第1の架橋部分7b及び第2の架橋部分8bのそれぞれに、第3方向に貫通する穴11を備えた構成になっている。
実施の形態5に係る電力用半導体装置100について説明する。図11は実施の形態5に係る電力用半導体装置100の要部の概略を示す平面図である。実施の形態5に係る電力用半導体装置100は、実施の形態1で示した電力用半導体装置100に第3のパワー半導体チップ6c及び第4のパワー半導体チップ6dを加えた構成になっている。
実施の形態6に係る電力用半導体装置100について説明する。図12は実施の形態6に係る電力用半導体装置100の要部の概略を示す平面図、図13は図12のC−C断面位置で切断した電力用半導体装置100の要部断面図である。実施の形態6に係る電力用半導体装置100は、実施の形態2で示した電力用半導体装置100の第1のインナーリード7と第2のインナーリード8に絶縁層12を介して金属板13を加えた構成になっている。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Claims (14)
- 第1のリードフレーム、第2のリードフレーム、及び第3のリードフレームと、
前記第1のリードフレームに接合された、スイッチング素子の機能を有する第1のパワー半導体チップ、及び前記第2のリードフレームに接合された、スイッチング素子の機能を有する第2のパワー半導体チップと、
前記第1のパワー半導体チップと前記第2のリードフレームとを接続する第1のインナーリード、及び前記第2のパワー半導体チップと前記第3のリードフレームとを接続する第2のインナーリードと、
前記第1のリードフレーム、前記第2のリードフレーム、前記第3のリードフレーム、前記第1のパワー半導体チップ、前記第2のパワー半導体チップ、前記第1のインナーリード、及び前記第2のインナーリードを封止するモールド部材と、を備え、
それぞれ板状に形成された前記第1のリードフレーム、前記第2のリードフレーム、及び前記第3のリードフレームは、同一平面上に並べられ、
前記同一平面に平行な一つの方向を第1方向とし、前記同一平面に平行であり前記第1方向と直交する方向を第2方向とし、前記同一平面に直交する方向を第3方向とし、
前記第1のリードフレームは、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、
前記第3のリードフレームは、前記第1のリードフレームの前記第1方向の幅と同等の幅を有し、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、前記第1のリードフレームの前記第2方向の一方側に隙間を空けて配置され、
前記第2のリードフレームは、前記第1のリードフレーム及び前記第3のリードフレームを合わせた前記第2方向の幅と同等の幅を有し、前記第1方向及び前記第2方向に平行な辺を有する矩形板状に形成され、前記第1のリードフレーム及び前記第3のリードフレームの前記第1方向の一方側に隙間を空けて配置され、
前記第1のリードフレームの前記第3方向の一方側の面に、前記第1のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
前記第2のリードフレームの前記第3方向の一方側の面における前記第2方向の一方側の部分に前記第2のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
前記第1のインナーリードは、前記第1のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第1の他方側接続部分と、前記第2のリードフレームの前記第3方向の一方側の面における前記第2のパワー半導体チップよりも前記第2方向の他方側の部分に接続された第1の一方側接続部分と、前記第1の他方側接続部分から前記第1の一方側接続部分まで前記第1方向の一方側及び前記第2方向の他方側の成分を有する方向に延出した第1の架橋部分とを有し、
前記第2のインナーリードは、前記第3のリードフレームの前記第3方向の一方側の面に接続された第2の他方側接続部分と、前記第2のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第2の一方側接続部分と、前記第2の他方側接続部分から前記第2の一方側接続部分まで前記第1方向の一方側及び前記第2方向の他方側の成分を有する方向に延出した第2の架橋部分とを有したパワーモジュール。 - 前記第1の架橋部分の延出方向と前記第2の架橋部分の延出方向とは、前記第3方向に見て、互いに平行である請求項1に記載のパワーモジュール。
- 前記第1のリードフレーム、前記第2のリードフレーム、及び前記第3のリードフレームの前記第3方向の他方側の面は、前記モールド部材から外部に露出し、前記第1のリードフレーム及び前記第3のリードフレームのそれぞれの矩形板状の部分から前記第1方向の他方側に突出した部分が、前記モールド部材から外部に露出し、前記第2のリードフレームの矩形板状の部分から前記第1方向の一方側に突出した部分が、前記モールド部材から外部に露出した請求項1に記載のパワーモジュール。
- 前記第1のインナーリードにおいて、前記第1の架橋部分の前記第3方向の厚みは、前記第1の他方側接続部分及び前記第1の一方側接続部分の前記第3方向の厚みよりも薄く、
前記第2のインナーリードにおいて、前記第2の架橋部分の前記第3方向の厚みは、前記第2の他方側接続部分及び前記第2の一方側接続部分の前記第3方向の厚みよりも薄い請求項1に記載のパワーモジュール。 - 前記第1のインナーリードにおいて、前記第1の架橋部分の前記第2方向の幅は、前記第1の他方側接続部分及び前記第1の一方側接続部分の前記第2方向の幅よりも広く、
前記第2のインナーリードにおいて、前記第2の架橋部分の前記第2方向の幅は、前記第2の他方側接続部分及び前記第2の一方側接続部分の前記第2方向の幅よりも広い請求項1から4のいずれか一項に記載のパワーモジュール。 - 前記第1の架橋部分及び前記第2の架橋部分のそれぞれに、前記第3方向に貫通する穴が設けられた請求項1に記載のパワーモジュール。
- 前記第1のリードフレームに接合された、スイッチング素子の機能を有する第3のパワー半導体チップと、前記第2のリードフレームに接合された、スイッチング素子の機能を有する第4のパワー半導体チップと、を備え、
前記第1のリードフレームの前記第3方向の一方側の面における前記第1のパワー半導体チップよりも前記第2方向の一方側の部分に前記第3のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
前記第2のリードフレームの前記第3方向の一方側の面における前記第2のパワー半導体チップよりも前記第2方向の他方側の部分でかつ前記第1のインナーリードの前記第1の一方側接続部分よりも前記第2方向の一方側の部分に前記第4のパワー半導体チップの前記第3方向の他方側に設けられた電極が接合され、
前記第1のインナーリードは、前記第3のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第3の他方側接続部分と、前記第3の他方側接続部分から前記第1の架橋部分まで前記第2方向の他方側の方向に延出した第1の並列接続部分とをさらに有し、前記第1のパワー半導体チップと前記第3のパワー半導体チップと前記第2のリードフレームとを接続し、
前記第2のインナーリードは、前記第4のパワー半導体チップの前記第3方向の一方側に設けられた電極に接続された第4の他方側接続部分と、前記第4の他方側接続部分から前記第2の架橋部分まで前記第2方向の一方側の方向に延出した第2の並列接続部分とをさらに有し、前記第2のパワー半導体チップと前記第4のパワー半導体チップと前記第3のリードフレームとを接続している請求項1に記載のパワーモジュール。 - 前記第1のインナーリードの前記第3方向の一方側の面に絶縁層を介して金属板が設けられ、
前記第2のインナーリードの前記第3方向の一方側の面に絶縁層を介して金属板が設けられた請求項5に記載のパワーモジュール。 - 前記第1のインナーリードに設けられた前記金属板と前記第2のインナーリードに設けられた前記金属板とは、前記モールド部材から外部に露出した請求項8に記載のパワーモジュール。
- 前記絶縁層の厚みは200μm以下で、前記金属板の厚みは200μm以下である請求項8に記載のパワーモジュール。
- 請求項1から請求項10のいずれか1項に記載したパワーモジュールを複数備え、複数の前記パワーモジュールは前記第2方向に並べて配置されている電力用半導体装置。
- 複数の前記パワーモジュールのそれぞれが備えた前記第1のインナーリードと前記第2のインナーリードは、それぞれの前記パワーモジュールにおいて同一形状で、かつ複数の前記パワーモジュールのそれぞれにおいても前記第1のインナーリードと前記第2のインナーリードは同一形状である請求項11に記載の電力用半導体装置。
- 複数の前記パワーモジュールのそれぞれが備えた前記第1のインナーリードと前記第2のインナーリードは、それぞれの前記パワーモジュールにおいて同一形状で、かつ複数の前記パワーモジュールのそれぞれにおいて前記第1のインナーリードと前記第2のインナーリードの形状が異なっている請求項11に記載の電力用半導体装置。
- 複数の前記パワーモジュールの内、1つ以上の前記パワーモジュールは、他の前記パワーモジュールの前記第2方向の一方側と前記第2方向の他方側とが反転された形状に形成されている請求項13に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020068035A JP6952824B2 (ja) | 2020-04-06 | 2020-04-06 | パワーモジュール及びこれを用いた電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020068035A JP6952824B2 (ja) | 2020-04-06 | 2020-04-06 | パワーモジュール及びこれを用いた電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021166215A JP2021166215A (ja) | 2021-10-14 |
JP6952824B2 true JP6952824B2 (ja) | 2021-10-27 |
Family
ID=78021941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020068035A Active JP6952824B2 (ja) | 2020-04-06 | 2020-04-06 | パワーモジュール及びこれを用いた電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6952824B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016063744A1 (ja) * | 2014-10-20 | 2016-04-28 | 三菱電機株式会社 | パワーモジュール |
JP6685143B2 (ja) * | 2016-02-03 | 2020-04-22 | 三菱電機株式会社 | 電極端子、半導体装置及び電力変換装置 |
JP6580015B2 (ja) * | 2016-10-05 | 2019-09-25 | 三菱電機株式会社 | モールド樹脂封止型パワー半導体装置 |
WO2018202620A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Half-bridge module with coaxial arrangement of the dc terminals |
JP6833986B2 (ja) * | 2017-05-11 | 2021-02-24 | 三菱電機株式会社 | パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 |
JP7150461B2 (ja) * | 2018-04-24 | 2022-10-11 | ローム株式会社 | 半導体装置 |
JP7178184B2 (ja) * | 2018-06-07 | 2022-11-25 | ローム株式会社 | 半導体装置 |
JP7195208B2 (ja) * | 2019-04-12 | 2022-12-23 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7211268B2 (ja) * | 2019-05-30 | 2023-01-24 | 株式会社デンソー | 半導体モジュール |
JP7173108B2 (ja) * | 2019-10-01 | 2022-11-16 | 株式会社デンソー | 半導体モジュール |
-
2020
- 2020-04-06 JP JP2020068035A patent/JP6952824B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021166215A (ja) | 2021-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3107120B1 (en) | Power semiconductor module | |
JP4438489B2 (ja) | 半導体装置 | |
KR100430772B1 (ko) | 반도체장치 | |
JP4635564B2 (ja) | 半導体装置 | |
US7045884B2 (en) | Semiconductor device package | |
US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
US7969025B2 (en) | Electric power semiconductor device | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
TWI579982B (zh) | 功率模組封裝結構 | |
CN108735692B (zh) | 半导体装置 | |
EP3157053B1 (en) | Power module | |
JP2007234690A (ja) | パワー半導体モジュール | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP6261642B2 (ja) | 電力半導体装置 | |
JP2006253516A (ja) | パワー半導体装置 | |
JP2019067857A (ja) | 電力変換装置 | |
CN112992845A (zh) | 功率模块及其制造方法 | |
JP6952824B2 (ja) | パワーモジュール及びこれを用いた電力用半導体装置 | |
WO2022059272A1 (ja) | 半導体装置 | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
CN116648783A (zh) | 功率半导体装置 | |
JP2018073923A (ja) | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
CN219917172U (zh) | 电子器件和功率电子模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210928 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6952824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |