JP6399272B1 - パワーモジュール及びその製造方法並びに電力変換装置 - Google Patents

パワーモジュール及びその製造方法並びに電力変換装置 Download PDF

Info

Publication number
JP6399272B1
JP6399272B1 JP2018536217A JP2018536217A JP6399272B1 JP 6399272 B1 JP6399272 B1 JP 6399272B1 JP 2018536217 A JP2018536217 A JP 2018536217A JP 2018536217 A JP2018536217 A JP 2018536217A JP 6399272 B1 JP6399272 B1 JP 6399272B1
Authority
JP
Japan
Prior art keywords
base plate
case member
power module
insulating substrate
peripheral side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018536217A
Other languages
English (en)
Other versions
JPWO2019049400A1 (ja
Inventor
晴子 人見
晴子 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority claimed from PCT/JP2018/008611 external-priority patent/WO2019049400A1/ja
Application granted granted Critical
Publication of JP6399272B1 publication Critical patent/JP6399272B1/ja
Publication of JPWO2019049400A1 publication Critical patent/JPWO2019049400A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

封止樹脂と接着剤との剥離の発生を抑制したパワーモジュールを得る。表面に半導体素子（１）が搭載された絶縁基板（５）と、絶縁基板（５）の裏面に接合されたベース板（１０）と、ベース板（１０）とで絶縁基板（５）を取り囲み、底面の内周部側がベース板（１０）の表面と接し、底面にはベース板（１０）の外周側へ向かうほどベース板（１０）の表面から遠ざかる傾斜面（７１）を設けたケース部材（７）と、ベース板（１０）と傾斜面（７１）との間に充填されベース板（１０）とケース部材（７）とを接着する接着部材（９）と、ベース板（１０）とケース部材（７）とで囲まれた領域に充填される充填部材（１２）と、を備えたパワーモジュール。

Description

この発明は、パワーモジュール及びその製造方法並びにこのパワーモジュールを備えた電力変換装置に関する。
一般的にパワーモジュールは使用される用途に応じて様々な環境下において使用されている。パワーモジュールを構成する各種材料は異なる線膨張係数を有しているために、この線膨張係数差に起因した熱応力により、各種材料間で剥離が発生する場合がある。剥離が発生した場合、パワーモジュールの絶縁耐性が劣化することが考えられる。
また、今後のパワーモジュールに対する要求仕様を満足するために、ヒートサイクル試験におけるサイクル数の増大化、使用温度領域の拡大（高温化）に対応した信頼性の改善が求められている。
従来のパワーモジュールは、接着剤を用いてケースとベース板とを接着し、充填部材を用いてケース内を封止したパワーモジュールが開示されている（例えば、特許文献１）。
国際公開第２０１５／１５２３７３号（第４頁、第１図）
しかしながら、従来のパワーモジュールでは、充填部材としてエポキシ樹脂を使用した場合は、ケースとベース板との接着に使用するシリコーン接着剤と充填部材との間の線膨張係数差が大きく、また、シリコーンとエポキシとがなじみにくいなどがあり、温度サイクルなどの熱応力で接着剤と充填部材との界面が剥離の起点となる場合があった。
この発明は、上述のような問題を解決するためになされたもので、充填部材と接着剤との剥離の発生を抑制したパワーモジュールを得ることを目的としている。
この発明に係るパワーモジュールは、表面に半導体素子が接合された絶縁基板と、絶縁基板の裏面に接合された平坦な板状のベース板と、ベース板とで絶縁基板を取り囲み、底面の内周部側がベース板の表面と接し、底面にはベース板の外周側へ向かうほど平坦な板状のベース板の表面から遠ざかる傾斜面を設けたケース部材と、ベース板と傾斜面との間に充填されベース板とケース部材とを接着する接着部材と、ベース板とケース部材とで囲まれた領域に充填される充填部材と、を備えたパワーモジュールである。
この発明によれば、ケース部材の底面に傾斜面を設け、ケース部材の底面の内周部側がベース板と接するようにケース部材を配置したので、充填部材と接着剤との剥離を抑制することができる。
この発明の実施の形態１におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態１におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールのケース部材を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの他の製造工程を示す断面構造模式図である。 この発明の実施の形態２におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態２におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態２におけるパワーモジュールのケース部材を示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールのケース部材を示す断面構造模式図である。 この発明の実施の形態４におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態４におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態４におけるパワーモジュールのケース部材を示す断面構造模式図である。 この発明の実施の形態４における他のパワーモジュールを示す平面構造模式図である。 この発明の実施の形態５におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態５におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態５におけるパワーモジュールのケース部材を示す断面構造模式図である。 この発明の実施の形態５におけるパワーモジュールの他の製造工程を示す断面構造模式図である。 この発明の実施の形態６における電力変換装置を適用した電力変換システムの構成を示すブロック図である。 この発明の比較例のパワーモジュールを示す断面構造模式図である。
はじめに、本発明のパワーモジュールの全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
実施の形態１．
図１は、この発明の実施の形態１におけるパワーモジュールを示す平面構造模式図である。図２は、この発明の実施の形態１におけるパワーモジュールを示す断面構造模式図である。図１中の一点鎖線ＡＡにおける断面構造模式図が図２である。図において、パワーモジュール１００は、半導体素子１、絶縁基板５、接合材６、ケース部材７、電極端子８、接着部材である接着剤９、ベース板１０、配線部材であるボンディングワイヤ１１、充填部材１２を備えている。また、ケース部材７は、傾斜面７１、突出部７２を備えている。
以下では、絶縁基板５がある側をベース板１０の表面、パワーモジュール１００の底面となる側を裏面、外周を側面とする。また、その他の部材についても特段の断りが無い限り、裏面とはパワーモジュール１００の底面に近い側であり、表面とは裏面の反対側、すなわち半導体素子１がある側であり、側面とは外周のことである。同様に、明細書中、外周、外周側、外周部側とは、パワーモジュール１００の外周、外周側、外周部側のことであり、内周、内周側、内周部側とは、充填部材１２が充填される内周、内周側、内周部側のことである。
図１において、ケース部材７の内周と二点鎖線との間がケース部材７の傾斜面７１となる。また、点線がベース板１０の外周である。さらに、二点鎖線とケース部材７の外周との間がケース部材７の突出部７２となる。ここで、傾斜面７１は、ケース部材７の底面の内周部側の全周のすべてにわたって形成されている。そして、ケース部材７の底面の傾斜面７１の先端部がベース板１０の表面と接している。ただし、パワーモジュール１００の信頼性が確保できる範囲内において、ケース部材７１の底面の傾斜面７１の先端部がベース板１０の表面と接しない領域を設けてもよい。
図２において、絶縁基板５は、絶縁部材であるセラミック板２とセラミック板２の表面及び裏面に形成された金属層３，４とを備えている。セラミック板２としては、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ：アルミナ）、Ｚｒ含有アルミナを用いることができる。特に、熱伝導性の点からＡｌＮ、Ｓｉ３Ｎ４が好ましく、材料強度の点からＳｉ３Ｎ４がより好ましい。また、絶縁基板としてエポキシ樹脂等を用いてもよい。
セラミック板２の両面（表面、裏面）に形成されている金属層３，４は、寸法（大きさ）、厚みがともに同じである金属を用いている。ただし、金属層３，４には、それぞれ電気回路が形成されるため、パターン形状が異なる場合がある。また、金属層３，４の大きさは、セラミック板２よりも小さい。金属層３，４の大きさをセラミック板２よりも小さくすることで、金属層３，４間の沿面距離を拡げて、絶縁性を確保することができる。さらに、金属層４の大きさをセラミック板２よりも小さくすることで、セラミック板２の下側に充填部材１２を回り込ませることができる。金属層３，４としては、電気伝導、熱伝導性に優れた金属、例えば、アルミニウム及びアルミニウム合金、銅及び銅合金を用いることができる。特に、熱伝導、電気伝導の観点から銅を用いるのが好ましい。
セラミック板２の表面側の金属層３上には、半導体素子１が搭載されている。半導体素子１は、セラミック板２の表面側の金属層３上に、例えば、はんだである接合材６を介して電気的に接合されている。また、例えば、半導体素子１としては、大電流を制御するＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子（スイッチング素子）、還流用のダイオードなどが用いられる。
半導体素子１を構成する材料としては、例えば、珪素（Ｓｉ）以外にワイドバンドギャップ半導体である炭化珪素（ＳｉＣ）に適用できる。これらを基板材料として用いたＳｉ半導体素子又はＳｉＣ半導体素子が適用される。また、ワイドバンドギャップ半導体としては、窒化ガリウム（ＧａＮ）系材料又はダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力半導体素子を用いた装置の小型化ができるようになる。
ＳｉＣ半導体素子は、Ｓｉ半導体素子と比較して非常に硬いため、ＳｉＣ半導体素子厚は０.０８〜０.２ｍｍであることが好ましい。ＳｉＣ半導体素子厚を０.０８ｍｍより薄くするには、非常に硬いＳｉＣウエハを研削するため時間と費用がかかるからである。また、ＳｉＣ半導体素子厚が０.２ｍｍより厚い場合は、ＳｉＣ半導体素子の放熱性が低下し、充填部材との界面の熱応力が大きくなる。よって、ＳｉＣ半導体素子の厚みは０．０８〜０．２ｍｍの範囲とするのがよい。
絶縁基板５の表面側の金属層３と半導体素子１との接合には、通常、接合材６にはんだが用いられる。もっとも、接合材６は、はんだに限定されるものではなく、はんだ以外にも、例えば、焼結銀、導電性接着剤、液相拡散材料が適用できる。焼結銀又は液相拡散材料は、はんだ材料と比較して溶融温度が高く、絶縁基板５の裏面側の金属層４とベース板１０との接合時に再溶融することがなく、半導体素子１と絶縁基板５との接合信頼性が向上する。
さらに、焼結銀又は液相拡散材料は、はんだより溶融温度が高いため、パワーモジュール１００の動作温度の高温化がはかれる。焼結銀は、熱伝導性がはんだより良好なため、半導体素子１の放熱性が向上して信頼性が向上する。液相拡散材料は、焼結銀より低荷重で接合できるためプロセス性が良好で、接合荷重による半導体素子１へのダメージの影響が防止できる。
ベース板１０は、絶縁基板５の裏面側の金属層４に、はんだなどの接合材６を介して接合されている。ベース板１０がパワーモジュール１００の底板となり、ベース板１０の周囲に配置されたケース部材７とベース板１０とで囲まれた領域が形成される。ベース板１０の材料としては、銅、又はアルミニウムなどが用いられる。
絶縁基板５の裏面側の金属層４とベース板１０との接合に用いる接合材６は、例えば、はんだを使用できる。はんだとしては、Ｓｎ−Ｓｂ組成系のはんだ材が接合信頼性の観点で好ましい。絶縁基板５の裏面側の金属層４とベース板１０との接合は、絶縁基板５の表面側の金属層３と半導体素子１との接合の場合と同様に、はんだ以外にも焼結銀及び液相拡散材料が適用できる。
ここで、絶縁を絶縁基板５ではなく、絶縁シートで担うこともできる。この場合、例えば、ベース板１０に直接絶縁シートが貼り付けられ、絶縁シートの上に配線パターンを形成した金属層３、半導体素子１の順に、はんだなどにより接合し積層される。
図３は、この発明の実施の形態１におけるパワーモジュールのケース部材を示す断面構造模式図である。図において、ケース部材７は、傾斜面７１、突出部７２を備えている。図２のようにケース部材７は、絶縁基板５を取り囲み、ケース部材７の底面（パワーモジュール１００の底面と同じ側の面）の内周部側がベース板１０の表面と接している。すなわち、ケース部材７の底面の傾斜面７１の先端部がベース板１０の表面と接している。
ベース板１０は、少なくともセラミック板２側となる表面側は平坦な面であり、通常は裏表面共に平坦な板である。また、ケース部材７の底面には、ベース板１０の外周側へ向かうほどベース板１０の表面から遠ざかる傾斜面７１が設けられている。さらに、ケース部材７の底面の外周部側には傾斜面７１に対して突出した突出部７２が設けられている。
ケース部材７は、パワーモジュール１００の使用温度領域内で熱変形をおこさず、しかも絶縁性を維持することが求められる。このため、ケース部材７には、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂、ＰＢＴ（Ｐｏｌｙｂｕｔｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）樹脂等の軟化点の高い樹脂が使用される。
ケース部材７とベース板１０とは、接着剤９を用いて接着されている。接着剤９は、ケース部材７の底面の傾斜面７１とベース板１０との間に充填されている。接着剤９の材料としては、一般にはシリコーン樹脂、エポキシ樹脂等が用いられ、ケース部材７及びベース板１０の少なくとも一方に接着剤９を塗布し、ケース部材７とベース板１０とを固定した後、熱硬化により接着させている。
接着剤９の粘度は、６０〜２００Ｐａ・ｓの範囲にあることが好ましい。６０Ｐａ・ｓよりも低い値であると作業性が悪化し、２００Ｐａ・ｓよりも高い値であると気泡が混入し易くなり、機械耐性が低下する懸念が生じる。
本実施の形態では、図２に示したように、ケース部材７の底面が、ベース板１０の表面と接する箇所が、内周側に先細りした傾斜形状（テーパ形状）である。このため、接着剤９をケース部材７又はベース板１０に塗布した後、ケース部材７とベース板１０とを固定する際に、接着剤９が充填部材１２と接する方向へ流れ出す（流動する）ことを防止できる。
また、ケース部材７の底面に傾斜面７１を設けたことで、ケース部材７の外周側へ向かって拡がる形状であるため、接着剤９はケース部材７の外周側へ流動されやすくなる。その結果、充填部材１２の剥離の起点となる接着剤９と充填部材１２とが接触しなくなる。これにより、接着剤９と充填部材１２との接触箇所を起点とした充填部材１２の剥離が抑制される。また、ケース部材７の底部に傾斜面７１を設けたことにより、接着剤９に気泡が混入した場合でも、気泡を外部へ排出しやすくなる。
ケース部材７の底面の傾斜面７１の傾斜角度としては、例えば、５度から６０度までが好ましい。ケース部材７の材質は、硬いために傾斜面７１を比較的急峻な角度で形成しても、剛性を確保することができる。傾斜面７１の角度は、ケース部材７の高さ、厚さ及び強度に合わせて適宜選択すればよい。なお、傾斜面７１の傾斜の角度は一定である必要はない。例えば、複数の角度を有する傾斜面の組み合わせであっても、接着剤９と充填部材１２とを分離し、接触を無くすことができればよい。
ケース部材７の底面の内周部側にベース板１０と接する凸状部を設けることで、充填部材１２と接着剤９とを離間して配置することができるが、これでは接着強度が十分得られないことがある。なぜならば、ケース部材７の厚みが固定されている場合（モジュールサイズの変更不可等の場合）、この凸状部を設けることで、ベース板１０との接触面積が減少し、ベース板１０とケース部材７との接着強度も減少するからである。このため、凸状部のみでの構成では、充填部材１２と接着剤９との接触を無くすことはできるが、モジュールとして構成することが難しくなる。
これに対して、ケース部材７の底面に傾斜面７１を設けることで、ベース板１０との接触面積を増加させることができ、ケース部材７の厚みを増加させることなく、接着強度を高めることができる。このため、ケース部材７の厚みが薄い場合においても、ケース部材７とベース板１０との接着強度を確保することができる。
また、接着剤９と充填部材１２との接触を無くしたので、線膨張係数により律則されていた接着剤９と充填部材１２との材料を線膨張係数によらず自由に選択することができるようになる。
ケース部材７の底面の傾斜面７１よりも外側に設けた突出部７２は、ベース板１０の表面側から裏面側へ向かって突出している。また、ケース部材７の突出部７２は、ベース板１０の側面と対向する内壁を有してもよい。このように対向する内壁を有することで、接着剤９を十分に確保でき、ケース部材７とベース板１０との接着強度を確保することができるからである。
電極端子８は、ケース部材７にインサート成型又はアウトサート成型されており、外部との電流及び電圧の入出力に用いられる。電極端子８は、ケース部材７の上面側から外部へ突出した構造になっている。電極端子８は、例えば、厚み０.５ｍｍの銅板をエッチング、金型打ち抜きなどで所定の形状に加工したものが使用できる。
ボンディングワイヤ１１は、金属層３間又は半導体素子１と電極端子８とを電気的に接続している。ボンディングワイヤ１１は、例えば、ワイヤ径０．１〜０．５ｍｍのアルミニウム合金製又は銅合金製の線材である。なお、ここではボンディングワイヤ１１を用いて接続しているが、リボン（板状部材）を用いて接続してもよい。
充填部材１２は、パワーモジュール１００の内部における絶縁性を確保する目的で、ケース部材７とベース板１０とで囲まれる領域内に充填されている。充填部材１２は、絶縁基板５、金属層３，４、半導体素子１及びボンディングワイヤ１１を封止する。充填部材１２は、アルミナ、シリカなどの熱伝導性に優れた無機フィラーを添加した樹脂である。樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の所望の絶縁性、耐熱性、接着性を兼ね備えた材料からなる。なお、接着剤９と充填部材１２とが同系の材料で構成される場合であっても、適用用途により添加剤が異なるため、同一の線膨張係数を有するわけではない。このため、ヒートサイクルにより、線膨張係数差による熱応力が発生する場合がある。
次に、上述のように構成された本実施の形態１のパワーモジュール１００の製造方法について説明する。
図４から図１１は、この発明の実施の形態１におけるパワーモジュールの各製造工程を示す断面構造模式図である。図４から図１１は、この発明の実施の形態１におけるパワーモジュールの製造工程を示す断面構造模式図である。図４から図１１までの工程を経ることにより、パワーモジュール１００を製造することができる。
はじめに、図４に示すように、セラミック板２の表面に金属層３を形成し、裏面に金属層４を形成する（絶縁基板形成工程）。セラミック板２と金属層３，４との接合は、ロウ付けなどにより行う。金属層３，４には、それぞれ電気回路が形成されるため、パターン形状が異なることがよくある。このような場合、金属層３，４の大きさ、厚みを調整することで、セラミック板２の上下で熱応力の発生を抑えるようにしてもよい。また、パワーモジュール１００によっては金属層４を設けずに、セラミック板２を絶縁シートに置き換えて、絶縁シートが直接ベース板１０に接合されることもある。この場合でも、金属層３の大きさ、厚みを調整する（例えば、図４の場合、左右の金属層３をバランスさせる。）ことで、パワーモジュール１００の熱応力の発生を抑えることができる。
次に、図５に示すように、絶縁基板５の表面の金属層３上の所定の位置（半導体素子１配置領域）に、半導体素子１を接合材６であるはんだを用いて電気的に接合する（半導体素子接合工程）。このように、絶縁基板５上に半導体素子１を接合することで、電気回路が形成される。接合材６としては、はんだに限定されるわけではなく、その他の接合材も適用できる。
次に、図６に示すように、半導体素子１を接合した絶縁基板５の裏面とベース板１０の表面とを接合材６であるはんだを介して接合する（絶縁基板接合工程）。上述の半導体素子接合工程と同様に、接合材６としてはんだを用いて接合できる。接合材６としては、はんだに限定されるわけではなく、その他の接合材も適用できる。
次に、図７，８に示すように、絶縁基板５をベース板１０とケース部材７とで取り囲むように、ケース部材７の傾斜面７１を設けた底面の内周部側をベース板１０の表面と接して、ベース板１０の外周部（側面及び表面の一部）にケース部材７を接着剤９で接着する（ケース部材接着工程）。ここで、底面には、ベース板１０の外周側へ向かうほどベース板１０の表面から遠ざかる傾斜面７１が設けられている。また、接着剤９は、ケース部材７の傾斜面７１とベース板１０との間に充填される。
例えば、接着剤９は、ベース板１０の外周部の所定の位置に配置される。接着剤９を配置後、ケース部材７は、ベース板１０の上方からベース板１０の表面に向かって圧接される。このとき、接着剤９は、ケース部材７の底部に設けた傾斜面７１により、ケース部材７の内周側から外周側へ向かって押し出され、ケース部材７の突出部７２に沿ってベース板１０の側面側へも流動する。接着剤９が固まることで、図８に示すように、ベース板１０の外周（側面）にケース部材７が固着される。これにより、ケース部材７とベース板１０とで囲まれた領域内に絶縁基板５が配置されることになる。ここで、接着剤９は、図８に示すような形状となるような粘度に調整されている。また、接着剤９の硬化処理条件としては、例えば、１２０℃、２時間とすることで実現できる。なお、接着剤９の材料等に合わせて、接着剤９の硬化処理条件は適宜選択すればよい。
次に、図９に示すように、絶縁基板５の表面の金属層３に接合した半導体素子１とケース部材７に設けた電極端子８とをボンディングワイヤ１１を介して電気的に接続する（配線部材形成工程）。同様に、金属層３と金属層３とをボンディングワイヤ１１を介して電気的に接続する（配線部材形成工程）。さらに、ボンディングワイヤ１１は、半導体素子１の所定の領域に形成された電極（図示せず）と電極端子８の所定の領域（図示せず）とを接続する。
次に、図１０に示すように、ベース板１０とケース部材７とで囲まれた領域に、充填部材１２を充填する（充填部材充填工程）。充填部材１２は、例えば、ディスペンサ１３を用いて、ケース部材７とベース板１０とで囲まれた領域内へ充填される。図１０は、充填部材１２の充填途中を模式的に表わしたものである。充填部材１２の充填位置（充填量）としては、ボンディングワイヤ１１を覆う（封止する）位置まで充填される。充填部材１２を充填後、硬化処理を実施する。例えば、充填部材１２の硬化処理条件としては、１５０℃、２時間の条件で行う（充填部材硬化工程）。このように、硬化処理を行うことで充填された充填部材１２が硬化される。また、充填部材１２の材料等に合わせて、充填部材１２の硬化処理条件は適宜選択すればよい。
以上の主要な製造工程を経ることで、図１１に示すパワーモジュール１００が製造できる。
図１２は、この発明の実施の形態１におけるパワーモジュールの他の製造工程を示す断面構造模式図である。上述のパワーモジュール１００の製造工程において、図７に示したケース部材７とベース板１０とを接着剤９を用いて接着する場合、図１２の示すように、ケース部材７の底面を上向きに配置し、ケース部材７の底面とベース板１０の表面とを接触（対向）させて配置することで、ケース部材７とベース板１０とを接着することもできる。
より具体的には、図１２に示すように、ケース部材７の底面を上向きに配置する。ケース部材７を配置後、ケース部材７の底面の傾斜面７１の内周側の頂点部がベース板１０の表面と接するように、ベース板１０をケース部材７の上に配置する。ベース板１０をケース部材７の上に配置後、ディスペンサ１３を用いて、接着剤９をケース部材７の傾斜面７１と突出部７２とベース板１０とで囲まれる領域に充填する（接着部材充填工程）。接着剤９の充填後、接着剤９を硬化させることでケース部材７とベース板１０とが接着される（ケース部材接着工程）。
その後、図９から図１１に示した工程を経ることで、パワーモジュール１００を製造することができる。
以上のように構成されたパワーモジュール１００においては、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、充填部材１２と接着剤９とが接することなく分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、絶縁特性を改善でき、パワーモジュールの信頼性を向上させることができる。
さらに、ケース部材７の底面に傾斜面７１を設けたので、充填部材１２と接着剤９との接触を無くしたまま、接着剤９をケース部材７の外周側へ流動しやすくなり、ケース部材７とベース板１０とを均一に接着することができる。
また、ケース部材７の底面に傾斜面７１を設けたので、ベース板１０との接触面積が増加し、ケース部材７とベース板１０との接着強度を向上することができる。
さらに、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、接着剤９の材料と充填部材１２の材料とを独立して選択することができるようになり、材料選択の自由度が拡がる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いたケース部材７の底面に設けた傾斜面７１の内周側であるベース板１０の表面と接する側に平坦部７３を設けた点が異なる。このように、ケース部材７の底面の傾斜面７１よりも内側に平坦部７３を形成したので、接着剤９から充填部材１２までの距離を稼ぐことができ、接着剤９の充填部材１２側への流動を効果的に抑制することができる。また、平坦部７３を設けたので、ケース部材７に働く力を分散することができる。その結果、充填部材１２と接着剤９との接触を抑制でき、充填部材１２の剥離を抑制することができる。さらに、パワーモジュールの信頼性を向上させることができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
このような構造とした場合においても、ケース部材７とベース板１０とを接触させることで、充填部材１２と接着剤９との接触を無くすことができ、充填部材１２の剥離を抑制することができる。
図１３は、この発明の実施の形態２におけるパワーモジュールを示す平面構造模式図である。図１４は、この発明の実施の形態２におけるパワーモジュールを示す断面構造模式図である。図１５は、この発明の実施の形態２におけるパワーモジュールのケース部材を示す断面構造模式図である。図１３中の一点鎖線ＢＢにおける断面構造模式図が図１４である。図において、パワーモジュール２００は、半導体素子１、絶縁基板５、接合材６、ケース部材７、電極端子８、接着剤９、ベース板１０、配線部材であるボンディングワイヤ１１、充填部材で１２を備えている。また、ケース部材７は、傾斜面７１、突出部７２、平坦部７３を備えている。
図１３において、ケース部材７の内周と点線との間がベース板１０と接触しているケース部材７の平坦部７３となる。また、点線と二点鎖線との間がケース部材７の傾斜面７１となる。さらに、二点鎖線とケース部材７の外周との間がケース部材７の突出部７２となる。
図１５において、ケース部材７の平坦部７３は、ケース部材７の底面の内周部側に設けられ、ベース板１０の表面と接触する。ケース部材７の平坦部７３の幅（厚さ）をＬａとする。ケース部材７の平坦部７３の幅Ｌａは、１ｍｍ以下であることが望ましい。ケース部材７に平坦部７３を設けたことにより、ケース部材７のベース板１０との接触箇所であるケース部材７の内周側が面としてベース板１０と接触するため、ケース部材７の底面端部における欠けの発生を抑制することができる。
また、ケース部材７の底面において、面としてベース板１０と接触するために、ケース部材７とベース板１０との接着時における接触箇所に働く力を分散でき、より安定した構造が実現できる。さらに、ケース部材７の底面に平坦部７３を設けたので、平坦部７３の内周部側の角部に曲率を持たせてもよい。平坦部７３の内周部側の角部に曲率を持たせることで、充填部材１２と接着剤９との接触を無くしたまま、ベース板１０との接着時に平坦部７３の角部での応力を低減でき、角部の欠けを効果的に抑制することができる。
以上のように構成されたパワーモジュール２００においては、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、充填部材１２と接着剤９とが接することなく分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、絶縁特性を改善でき、パワーモジュールの信頼性を向上させることができる。
さらに、ケース部材７の底面に傾斜面７１を設けたので、充填部材１２と接着剤９との接触を無くしたまま、接着剤９をケース部材７の外周側へ流動しやすくなり、ケース部材７とベース板１０とを均一に接着することができる。
また、ケース部材７の底面に傾斜面７１を設けたので、ベース板１０との接触面積が増加し、ケース部材７とベース板１０との接着強度を向上することができる。
さらに、ケース部材７の底面の内周部側に平坦部７３を設けたので、充填部材１２と接着剤９とが離間され、充填部材１２と接着剤９とが接すること無く分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、接着剤９の材料と充填部材１２の材料とを独立して選択することができるようになり、材料選択の自由度が拡がる。
実施の形態３．
本実施の形態３においては、実施の形態１で用いたケース部材７の底面に設けた突出部７２の内周側（ベース板１０の側面に対向する面側）をベース板１０の裏面側へ向かうほどベース板１０の側面から遠ざかる（第二の傾斜面７４を有する）形状とした点が異なる。このように、ケース部材７の突出部７２をベース板１０の裏面側へ向かうほどベース板１０の側面から遠ざかる形状としたので、ケース部材７とベース板１０との接着時における充填部材１２の外部側への流動を効率的に行うことができ、接着剤９の充填部材１２側への流動を効果的に抑制することができる。その結果、充填部材１２と接着剤９との接触を無くしたので充填部材１２の剥離を抑制することができる。また、パワーモジュールの信頼性を向上させることができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
このような構造とした場合においても、ケース部材７とベース板１０とを接触させることで、充填部材１２と接着剤９との接触を無くしたので、充填部材１２の剥離を抑制することができる。
図１６は、この発明の実施の形態３におけるパワーモジュールを示す断面構造模式図である。図１７は、この発明の実施の形態３におけるパワーモジュールのケース部材を示す断面構造模式図である。図において、パワーモジュール３００は、半導体素子１、絶縁基板５、接合材６、ケース部材７、電極端子８、接着剤９、ベース板１０、配線部材であるボンディングワイヤ１１、充填部材１２を備えている。また、ケース部材７は、第一の傾斜面７１、突出部７２、第二の傾斜面７４を備えている。
図１７において、ケース部材７の第二の傾斜面７４は、ベース板１０の側面と対向するケース部材７の突出部７２の内周側に設けられている。第二の傾斜面７４を設けた突出部７２の底面の幅（厚さ）をＬｂとする。ケース部材７の第二の傾斜面７４を設けた場合の突出部７２の底面の幅Ｌｂは、１ｍｍ以上とすることが望ましい。突出部７２の底面の幅Ｌｂが１ｍｍ以下になると突出部７２の底面が先細りし、ケース部材７とベース板１０との接着時に欠けなどが発生する場合が考えられるが、１ｍｍ以上とすることで欠けなどの発生を抑制してパワーモジュール３００を製造することができる。
以上のように構成されたパワーモジュール３００においては、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、充填部材１２と接着剤９とが接すること無く分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、絶縁特性を改善でき、パワーモジュールの信頼性を向上させることができる。
さらに、ケース部材７の底面に傾斜面７１を設けたので、充填部材１２と接着剤９との接触を無くしたまま、接着剤９をケース部材７の外周側へ流動しやすくなり、ケース部材７とベース板１０とを均一に接着することができる。
また、ケース部材７の底面に傾斜面７１を設けたので、ベース板１０との接触面積が増加し、ケース部材７とベース板１０との接着強度を向上することができる。
さらに、ケース部材７の突出部７２をベース板１０の裏面側へ向かうほどベース板１０の側面から遠ざかる形状としたので、ケース部材７とベース板１０との接着時における充填部材１２の外部側への流動を効率的に行うことができる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、接着剤９の材料と充填部材１２の材料とを独立して選択することができるようになり、材料選択の自由度が拡がる。
実施の形態４．
本実施の形態４においては、実施の形態１で用いたケース部材７の底面に設けた傾斜面７１の内周部側であるベース板１０の表面と接する側に嵌込部７５、ベース板１０の表面に嵌込部７５の受けとなる凹部７６を設けた点が異なる。このように、ケース部材７の底面の内側に嵌込部７５を形成し、凹部７６へ嵌込む構成としたので、充填部材１２までの距離を稼ぐことができ、接着剤９の充填部材１２側への流動を効果的に抑制することができる。その結果、充填部材１２と接着剤９との接触が無くしたので充填部材１２の剥離を抑制することができる。また、ケース部材７に嵌込部７５を設けて、凹部７６に嵌込む構成としたので、ケース部材７とベース板１０との固定が補強され、接着強度を向上させることができる。さらに、パワーモジュールの信頼性を向上させることができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
このような構造とした場合においても、ケース部材７とベース板１０とを接触させることで、充填部材１２と接着剤９との接触を無くしたので、充填部材１２の剥離を抑制することができる。
図１８は、この発明の実施の形態４におけるパワーモジュールを示す平面構造模式図である。図１９は、この発明の実施の形態４におけるパワーモジュールを示す断面構造模式図である。図２０は、この発明の実施の形態４におけるパワーモジュールのケース部材を示す断面構造模式図である。図１８中の一点鎖線ＣＣにおける断面構造模式図が図１９である。図において、パワーモジュール４００は、半導体素子１、絶縁基板５、接合材６、ケース部材７、電極端子８、接着剤９、ベース板１０、配線部材であるボンディングワイヤ１１、充填部材１２を備えている。また、ケース部材７は、傾斜面７１、突出部７２、嵌込部７５を備えている。さらに、ベース板１０は、凹部７６を備えている。
図１８において、ケース部材７の内周と点線との間がベース板１０の凹部７６に嵌込まれたケース部材７の嵌込部７５となる。また、点線と二点鎖線との間がケース部材７の傾斜面７１となる。さらに、二点鎖線とケース部材７の外周との間がケース部材７の突出部７２となる。
図１９，２０において、ケース部材７の嵌込部７５は、ケース部材７とベース板１０の表面とが接するケース部材７の底面の内周部側に設けられている。また、ケース部材７の嵌込部７５と対向する位置に、嵌込部７５を嵌込むための凹部７６がベース板１０の表面に設けられている。ベース板１０の表面に設けた凹部７６の形状は、ケース部材７の嵌込部７５の形状の応じた形状である。ケース部材７の嵌込部７５をベース板１０の凹部７６に嵌込むことで、接着剤９と充填部材１２との接触をより確実に防止することができる。
図２１は、この発明の実施の形態４における他のパワーモジュールを示す平面構造模式図である。図において、パワーモジュール４１０は、図１８のように、ケース部材７の嵌込部７５をケース部材７の底面の内周部側の全周に設けるのではなく、接着剤９の流れ込みが発生しやすいケース部材７の底部の角部の４箇所とした例である。これに限らずに、ケース部材７の嵌込部７５は、ケース部材７の大きさなどに応じて、必要な箇所に点在させてもよい。
以上のように構成されたパワーモジュール４００，４１０においては、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、充填部材１２と接着剤９とが接すること無く分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、絶縁特性を改善でき、パワーモジュールの信頼性を向上させることができる。
さらに、ケース部材７の底面に傾斜面７１を設けたので、充填部材１２と接着剤９との接触を無くしたまま、接着剤９をケース部材７の外周側へ流動しやすくなり、ケース部材７とベース板１０とを均一に接着することができる。
また、ケース部材７の底面に傾斜面７１を設けたので、ベース板１０との接触面積が増加し、ケース部材７とベース板１０との接着強度を向上することができる。
さらに、ケース部材７の底面の内周部側に嵌込部７５を設けたので、充填部材１２と接着剤９とが離間され、充填部材１２と接着剤９とが接すること無く分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面の内周部側に嵌込部７５を設けたので、ケース部材７とベース板１０との接着強度を向上させることができる。
さらに、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、接着剤９の材料と充填部材１２の材料とを独立して選択することができるようになり、材料選択の自由度が拡がる。
実施の形態５．
本実施の形態５においては、実施の形態１で用いたケース部材７の底面にケース部材７の内周部側から外周部側まで（全面）に形成された傾斜面７１を設けた点が異なる。このように、ケース部材７の底面の全面に傾斜面７１を形成したので、充填部材１２と接着剤９とが接すること無く分離でき、接着剤９の充填部材１２側への流動を効果的に抑制することができる。その結果、充填部材１２と接着剤９との接触を無くしたので充填部材１２の剥離をすることができる。また、パワーモジュールの信頼性を向上させることができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
このような構造とした場合においても、ケース部材７とベース板１０とを接触させることで、充填部材１２と接着剤９との接触を無くしたので、充填部材１２の剥離を抑制することができる。
図２２は、この発明の実施の形態５におけるパワーモジュールを示す平面構造模式図である。図２３は、この発明の実施の形態５におけるパワーモジュールを示す断面構造模式図である。図２４は、この発明の実施の形態５におけるパワーモジュールのケース部材を示す断面構造模式図である。図２２中の一点鎖線ＤＤにおける断面構造模式図が図２３である。図において、パワーモジュール３００は、半導体素子１、絶縁基板５、接合材６、ケース部材７、電極端子８、接着剤９、ベース板１０、配線部材であるボンディングワイヤ１１、充填部材１２を備えている。また、ケース部材７は、底面の全面に傾斜面７１を備えている。
図２２において、ケース部材７の内周と外周との間がケース部材７の傾斜面７１となる。また、ベース板１０の外周（周縁部）を点線で表わしている。
図２３，２４において、ケース部材７の傾斜面７１は、ケース部材７の底面の内周部側から外周部側まで（全面）に設けられ、ケース部材７の底面の内周部側がベース板１０の表面と接触する。
次に、上述のように構成された本実施の形態５のパワーモジュール５００の製造方法について説明する。
基本的には、実施の形態１で示した図４から図１１の工程を経ることで、パワーモジュール５００を製造することができる。もっとも、実施の形態１では図７に代えて図１２の工程でもよいことを示した。実施の形態５では、図１２に示したケース部材７の底面側から接着剤９を充填する方法ではなく、斜めから接着剤９を充填する点が異なっている。
図２５は、この発明の実施の形態５におけるパワーモジュールの他の製造工程を示す断面構造模式図である。上述のパワーモジュール１００の製造工程において、図１２に示したケース部材７とベース板１０とを接着剤９を用いて接着する場合、図２５に示すように、ケース部材７の底面を上向きに配置し、ケース部材７上にベース板１０を配置することで、ケース部材７とベース板１０とを接着することができる。
より具体的には、図２５に示すように、ケース部材７の底面を上向きに配置する。ケース部材７を配置後、ケース部材７の傾斜面７１の内周側の頂点部がベース板１０と接するように、ベース板１０をケース部材７の上に配置する。ベース板１０をケース部材７の上に配置後、ディスペンサ１３を用いて、接着剤９をケース部材７の傾斜面７１とベース板１０とで囲まれる領域に充填する（接着部材充填工程）。接着剤９の充填後、接着剤９を硬化させることでケース部材７とベース板１０とが接着される（ケース部材接着工程）。この場合、接着剤９の粘度を通常よりも高めにすることで、ケース部材７の傾斜面７１からの接着剤９の垂れを抑制できる。
その後、図９から図１１に示した工程を経ることで、パワーモジュール５００を製造することができる。
以上のように構成されたパワーモジュール５００においては、ケース部材７の底面にケース部材７の内周部側から外周部側までに傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、充填部材１２と接着剤９とが接すること無く分離でき、充填部材１２と接着剤９との剥離を抑制できる。
また、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、絶縁特性を改善でき、パワーモジュールの信頼性を向上させることができる。
さらに、ケース部材７の底面の内周部側から外周部側までに傾斜面７１を設けたので、充填部材１２と接着剤９との接触を無くしたまま、接着剤９をケース部材７の外周側へ流動しやすくなり、ケース部材７とベース板１０とを均一に接着することができる。
また、ケース部材７の底面に傾斜面７１を設けたので、ベース板１０との接触面積が増加し、ケース部材７とベース板１０との接着強度を向上することができる。
さらに、ケース部材７の底面に傾斜面７１を設け、ケース部材７の底面の内周部側がベース板１０の表面と接するようにケース部材７を配置したので、接着剤９の材料と充填部材１２の材料とを独立して選択することができるようになり、材料選択の自由度が拡がる。
実施の形態６．
本実施の形態６は、上述した実施の形態１から５にかかるパワーモジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
図２６は、この発明の実施の形態６における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２６に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００を備えている。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータなどで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図２６に示すように、電源１０００から入力される直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、パワーモジュール２００２に内蔵されたスイッチング素子と還流ダイオードとを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された６つの還流ダイオードとから構成することができる。主変換回路２００１は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態１から５のいずれかに相当するパワーモジュール２００２によって構成される。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えている。駆動回路はパワーモジュール２００２に内蔵されていてもよいし、パワーモジュール２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のように構成された本実施の形態６に係る電力変換装置においては、主変換回路２００１のパワーモジュール２００２として実施の形態１から５にかかるパワーモジュールを適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータなどに本発明を適用することもできる。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。
以下、実施例及び比較例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
実施の形態１〜５に対応する構造及び比較構造の評価用サンプル（パワーモジュール）を用いて、ケース部材７の形状を変更させたときの故障モード及び寿命試験検を実施した。
評価に用いたパワーモジュールの基本構造は、以下の通りである。
半導体素子１としては、Ｓｉ半導体素子を用いる。Ｓｉ半導体素子１は、絶縁基板５の表面の所定の位置にはんだ６を介して接合される。
絶縁基板５の仕様は、厚さ０.３２ｍｍのＳｉ３Ｎ４のセラミック板２の両面に厚さ０.７ｍｍの金属層３，４である銅パターンが形成されている。ここで、金属層３，４の大きさは、セラミック板２の大きさよりも小さく、セラミック板２から金属層３，４がはみ出すことはない。
Ｓｉ半導体素子１を接合した絶縁基板５の裏面には、ベース板１０がはんだ６を用いて接合される。ベース板１０の外周部には、絶縁基板５を取り囲むようにケース部材７が接着剤９によって接着される。接着剤９の硬化処理条件としては、１２０℃、２時間で行った。
ケース部材７は、インサート成型により作製している。ケース部材の材料としては、ＰＰＳ樹脂が用いられている。ケース部材７とベース板１０との接着には、接着剤９としてシリコーン接着剤を用いている。電極端子８は、ケース部材７の上側に形成した。電極端子８と半導体素子１とをボンディングワイヤ１１にて電気的に接続する。また、銅パターンが形成された金属層３間の所定の位置もボンディングワイヤ１１で接合する。
ボンディングワイヤ１１での接続後、ケース部材７とベース板１０とで囲まれた領域内に、充填部材１２としてシリカフィラーを５０ｖｏｌ％添加した線膨張係数が２０ｐｐｍ／Ｋであるエポキシ樹脂（液状封止樹脂）を用いて、ボンディングワイヤ１１が封止されるように領域内に充填した。エポキシ樹脂を充填後、１５０℃で２時間加熱をすることで評価用サンプルを作製した。
図２７は、この発明の比較例のパワーモジュールを示す断面構造模式図である。図において、突出部７２０を備えたケース部材７００とベース板１０とを接着剤９を用いて接着している。ケース部材７００とベース板１０との接着箇所において、接着剤９と充填部材１２とが接触している。比較例において、ケース部材７００の形状以外は、上記記載の構成と同様の構成である。なお、便宜上、比較例の図２７においても、実施の形態と同じ部品番号を用いている（ケース部材７を除く。）。
表１に、試作したパワーモジュールの仕様（ケース部材形状）と故障モード及び寿命試験検結果を示す。
Figure 0006399272
この評価用サンプルに対し、各種のヒートサイクル試験を実行した。
実施例１〜５及び比較例に対応する評価用サンプルは複数個試作した。試作したパワーモジュールは、パワーモジュール全体を温度制御できる恒温曹に入れて、ヒートサイクル試験を実施した。ヒートサイクル試験は、恒温曹の温度を調整し、複数の評価用サンプルの各々を評価した。
ヒートサイクル試験は、高温時の恒温曹の温度を変えて２種類の条件で実施した。ヒートサイクル試験の第一条件は、評価用サンプルを−４０℃で３０分間保持し、その後１２５℃で３０分間保持することを１サイクル（−４０℃〜１２５℃）として、５００サイクル実施した。また、ヒートサイクル試験の第二条件は、評価用サンプルを−４０で３０分間保持し、その後１５０℃で３０分間保持することを１サイクル（−４０℃〜１５０℃）として、５００サイクル実施した。
ヒートサイクル試験では、５０サイクル毎に導通試験を実施した。導通試験において、故障が発見された場合には、超音波映像装置ＦｉｎｅＳＡＴ（日立エンジニアリングアンドサービス社製）による非破壊での剥離観察と走査型電子顕微鏡による断面観察により不具合の主原因を調査した。また、最終的には５００サイクル後においても、同様の方法で、構造的に問題が無いことを確認した。
表１に、試作したパワーモジュールの仕様（ケース部材形状）、故障モード及び寿命試験検結果を示す。各種評価では、３台のパワーモジュールを評価した。表１において、ヒートサイクル試験の５００サイクル後の導通試験（寿命試験）において、３台全て合格した項目を「○」と記載し、１台又は２台合格した項目を「△」と記載し、合格にいたるものがなかった項目を「×」と記載している。故障モードにおいて、導通不良が発生した評価サンプルの構造解析結果（「剥離」等）を記載し、故障が見られない場合は「−」と記載した。
［比較例］
まず、はじめに、この発明の比較例の評価用サンプルの評価結果について説明する。第一条件（−４０℃〜１２５℃）の試験評価では、１台のサンプルにおいて、５００サイクル後に導通不良が生じた。このため、寿命試験では「△」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価では、３台のサンプルにおいて、１００サイクル後に導通不良が生じた。このため、寿命試験では「×」と記載した。寿命試験後の構造解析により、いずれの導通不良サンプルにおいても、故障モードは「剥離」であった。すなわち、比較例の評価用サンプルでは、パワーモジュール６００は、第一条件においては、導通不良が発生する場合が認められる場合があり、第二条件においては、現状の構造では、パワーモジュールの動作不良を回避することが難しいことがわかった（表１参照）。
接着剤９に該当する箇所にはシリコーン接着剤を用い、充填部材１２に該当する箇所にはエポキシ樹脂を用いた。図２６に示したように、エポキシ樹脂は、ケース部材７とベース板１０とを接着するシリコーン接着剤とエポキシ樹脂とが接着箇所で接触することになる。その結果、今回の評価条件のような、極端な温度変化を受ける環境下で使用した場合、シリコーン接着剤とエポキシ樹脂との間に線膨張係数差に起因する熱応力、又はシリコーン接着剤とエポキシ樹脂との極性の違いによるなじみ悪さにより、エポキシ樹脂にクラック・剥離が発生する。発生したクラック・剥離が、ベース板１０とエポキシ樹脂との間で剥離が進展し、さらには半導体素子１まで到達することにより、絶縁不良が発生する。このため、パワーモジュールの信頼性が劣化する。
［実施例１］
次に、実施の形態１の評価用サンプルの評価結果について説明する。実施の形態１では、ケース部材７の底面は、平面視において、ベース板１０の表面と重なる箇所が、断面視において、充填部材１２と接するケース部材７の内周側がベース板１０の表面に接する傾斜面７１（先細りしたテーパ形状）を備えている。このため、シリコーン接着剤とエポキシ樹脂とが接触しない構造となっている。
第一条件（−４０℃〜１２５℃）の試験評価では、３台のサンプルにおいて、５００サイクル後にも導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価においても、３台のサンプルにおいて、５００サイクル後には導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、いずれの評価サンプルにおいても、寿命試験後の構造解析により、故障は見られず、故障モードは「−」と記載した（表１参照）。
［実施例２］
次に、実施の形態２の評価用サンプルの評価結果について説明する。実施の形態２では、ケース部材７の底面は、平面視において、ベース板１０の表面と重なる箇所が、断面視において、充填部材１２と接するケース部材７の内周側がベース板１０の表面に接する傾斜面７１（先細りしたテーパ形状）を備えている。また、ケース部材７の内周側にベース板１０の表面と接する平坦部７３を備えている。このため、シリコーン接着剤（接着剤９）とエポキシ樹脂（充填部材１２）とが接触しない構造となっている。
第一条件（−４０℃〜１２５℃）の試験評価では、３台のサンプルにおいて、５００サイクル後にも導通不良が発生せず、パワーモジュール２００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価においても、３台のサンプルにおいて、５００サイクル後には導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、いずれの評価サンプルにおいても、寿命試験後の構造解析により、故障は見られず、故障モードは「−」と記載した（表１参照）。
［実施例３］
次に、実施の形態３の評価用サンプルの評価結果について説明する。実施の形態３では、ケース部材７の底面は、平面視において、ベース板１０の表面と重なる箇所が、断面視において、充填部材１２と接するケース部材７の内周側がベース板１０の表面に接する傾斜面７１（先細りしたテーパ形状）を備えている。また、ケース部材７の突出部７２は、内周側に、ベース板１０の裏面側へ向かうほどベース板１０の側面から遠ざかる第二の傾斜面７４を備えている。このため、シリコーン接着剤とエポキシ樹脂とが接触しない構造となっている。
第一条件（−４０℃〜１２５℃）の試験評価では、３台のサンプルにおいて、５００サイクル後にも導通不良が発生せず、パワーモジュール３００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価においても、３台のサンプルにおいて、５００サイクル後には導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、いずれの評価サンプルにおいても、寿命試験後の構造解析により、故障は見られず、故障モードは「−」と記載した（表１参照）。
［実施例４］
次に、実施の形態４の評価用サンプルの評価結果について説明する。実施の形態４では、ケース部材７の底面は、平面視において、ベース板１０の表面と重なる箇所が、断面視において、充填部材１２と接するケース部材７の内周側がベース板１０の表面に接する傾斜面７１（先細りしたテーパ形状）を備えている。また、ケース部材７の内周側にベース板１０の表面の凹部７６に嵌込む嵌込部７５を備えている。このため、シリコーン接着剤とエポキシ樹脂とが接触しない構造となっている。
第一条件（−４０℃〜１２５℃）の試験評価では、３台のサンプルにおいて、５００サイクル後にも導通不良が発生せず、パワーモジュール４００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価においても、３台のサンプルにおいて、５００サイクル後には導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、いずれの評価サンプルにおいても、寿命試験後の構造解析により、故障は見られず、故障モードは「−」と記載した（表１参照）。
［実施例５］
次に、実施の形態５の評価用サンプルの評価結果について説明する。実施の形態５では、ケース部材７の底面は、平面視において、ベース板１０の表面と重なる箇所が、断面視において、充填部材１２と接するケース部材７の内周側がベース板１０の表面に接する傾斜面７１（先細りしたテーパ形状）を備えている。実施の形態５では、ケース部材７の底面のケース部材の内周部側から外周部側まで（全面）が傾斜面７１となっている。このため、シリコーン接着剤とエポキシ樹脂とが接触しない構造となっている。
第一条件（−４０℃〜１２５℃）の試験評価では、３台のサンプルにおいて、５００サイクル後にも導通不良が発生せず、パワーモジュール５００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、第二条件（−４０℃〜１５０℃）の試験評価においても、３台のサンプルにおいて、５００サイクル後には導通不良が発生せず、パワーモジュール１００が正常に動作することがわかった。このため、寿命試験では「○」と記載した。また、いずれの評価サンプルにおいても、寿命試験後の構造解析により、故障は見られず、故障モードは「−」と記載した（表１参照）。
これらの評価結果より、ケース部材７の内周側でケース部材７の底面とベース板１０の表面とを接触させ、シリコーン接着剤（接着剤９）とエポキシ樹脂（充填部材１２）との接触箇所を無くしたので、ヒートサイクル試験において剥離を生じない信頼性の高いパワーモジュールを得ることができた。
特に、半導体素子１として、ＳｉＣを用いた場合、電力半導体素子はその特徴を生かすために、Ｓｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載するパワーモジュールにおいては、より高い信頼性が求められるため、高信頼のパワーモジュールを実現するという本発明のメリットはより効果的なものとなる。
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
１ 半導体素子、２ セラミック板、３，４ 金属層、５ 絶縁基板、６ 接合材、７，７００ ケース部材、８ 電極端子、９ 接着剤、１０ ベース板、１１ ボンディングワイヤ、１２ 充填部材、１３ ディスペンサ、７１ 傾斜面、７２，７２０ 突出部、７３ 平坦部、７４ 第二の傾斜面、７５ 嵌込部、７６ 凹部、１００，２００，３００，４００，４１０，５００，６００，２００２ パワーモジュール、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。

Claims (13)

  1. 表面に半導体素子が搭載された絶縁基板と、
    前記絶縁基板の裏面に接合された平坦な板状のベース板と、
    前記絶縁基板を取り囲み、底面の内周部側が前記ベース板の表面と接し、前記底面には前記ベース板の外周側へ向かうほど前記平坦な板状の前記ベース板の表面から遠ざかる傾斜部を設けたケース部材と、
    前記ベース板と前記傾斜部との間に充填され前記ベース板と前記ケース部材とを接着する接着部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填される充填部材と、
    を備えたパワーモジュール。
  2. 前記底面は、前記傾斜部よりも外側に前記ベース板側へ突出した突出部を備えた請求項１に記載のパワーモジュール。
  3. 前記底面は、前記傾斜部よりも内側に前記ベース板と接する平坦部を備えた請求項２に記載のパワーモジュール。
  4. 前記突出部は、前記ベース板の裏面側へ向かうほど前記ベース板の側面から遠ざかる請求項２に記載のパワーモジュール。
  5. 表面に半導体素子が接合された絶縁基板と、
    前記絶縁基板の裏面に接合されたベース板と、
    前記ベース板とで前記絶縁基板を取り囲み、底面の内周部側が前記ベース板の表面と接し、前記底面には前記ベース板の外周側へ向かうほど前記ベース板の表面から遠ざかる傾斜面と前記傾斜面よりも外側に前記ベース板側へ突出した突出部と前記傾斜面よりも内側に前記ベース板と接する平坦部とを設けたケース部材と、
    前記ベース板と前記傾斜面との間に充填され前記ベース板と前記ケース部材とを接着する接着部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填される充填部材と、
    を備えたパワーモジュール。
  6. 表面に半導体素子が接合された絶縁基板と、
    前記絶縁基板の裏面に接合されたベース板と、
    前記ベース板とで前記絶縁基板を取り囲み、底面の内周部側が前記ベース板の表面と接し、前記底面には前記ベース板の外周側へ向かうほど前記ベース板の表面から遠ざかる傾斜面と前記傾斜面よりも外側に前記ベース板側へ突出し、内周側が前記ベース板の裏面側へ向かうほど前記ベース板の側面から遠ざかる突出部とを設けたケース部材と、
    前記ベース板と前記傾斜面との間に充填され前記ベース板と前記ケース部材とを接着する接着部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填される充填部材と、
    を備えたパワーモジュール。
  7. 前記底面は、前記内周部側に前記ベース板に嵌込む嵌込部を備えた請求項１から請求項６のいずれか１項に記載のパワーモジュール。
  8. 前記傾斜部は、前記底面の全面に形成された請求項１に記載のパワーモジュール。
  9. 表面に半導体素子が接合された絶縁基板と、
    前記絶縁基板の裏面に接合されたベース板と、
    前記ベース板とで前記絶縁基板を取り囲み、底面の内周部側が前記ベース板の表面と接し、前記底面には前記ベース板の外周側へ向かうほど前記ベース板の表面から遠ざかり、前記内周部側から外周部側までに形成された傾斜面を設けたケース部材と、
    前記ベース板と前記傾斜面との間に充填され前記ベース板と前記ケース部材とを接着する接着部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填される充填部材と、
    を備えたパワーモジュール。
  10. 絶縁基板の表面に半導体素子を接合材で接合する半導体素子接合工程と、
    前記絶縁基板の裏面と平坦な板状のベース板とを接合材で接合するに絶縁基板接合工程と、
    前記ベース板とで前記絶縁基板を取り囲み、ケース部材の底面の内周部側が前記ベース板の表面と接し、前記底面に設けられた前記ベース板の外周側へ向かうほど前記平坦な板状の前記ベース板の表面から遠ざかる傾斜面と前記ベース板との間に充填された接着部材で前記ベース板と前記ケース部材とを接着するケース部材接着工程と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填部材を充填する充填部材充填工程と、
    を備えたパワーモジュールの製造方法。
  11. 前記ケース部材接着工程は、前記底面を上向きにし、前記底面と前記ベース板の表面とを接して配置し、前記傾斜面と前記ベース板とで囲まれる領域に前記接着部材を充填する接着部材充填工程を備えた請求項１０に記載のパワーモジュールの製造方法。
  12. 絶縁基板の表面に半導体素子を接合する半導体素子接合工程と、前記絶縁基板の裏面とベース板とを接合する絶縁基板接合工程と、
    前記ベース板とで前記絶縁基板を取り囲み、ケース部材の底面の内周部側が前記ベース板の表面と接し、前記底面に設けられた前記ベース板の外周側へ向かうほど前記ベース板の表面から遠ざかる傾斜面と前記ベース板との間に充填された接着部材で前記ベース板と前記ケース部材とを接着するケース部材接着工程と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填部材を充填する充填部材充填工程と、
    を備え、
    前記ケース部材接着工程は、前記底面を上向きにし、前記底面と前記ベース板の表面とを接して配置し、前記傾斜面と前記ベース板とで囲まれる領域に前記接着部材を充填する接着部材充填工程を備えたパワーモジュールの製造方法。
  13. 請求項１から請求項９のいずれか１項に記載のパワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2018536217A 2017-09-05 2018-03-06 パワーモジュール及びその製造方法並びに電力変換装置 Active JP6399272B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017170330 2017-09-05
JP2017170330 2017-09-05
PCT/JP2018/008611 WO2019049400A1 (ja) 2017-09-05 2018-03-06 パワーモジュール及びその製造方法並びに電力変換装置

Publications (2)

Publication Number Publication Date
JP6399272B1 true JP6399272B1 (ja) 2018-10-03
JPWO2019049400A1 JPWO2019049400A1 (ja) 2019-11-07

Family

ID=63708712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018536217A Active JP6399272B1 (ja) 2017-09-05 2018-03-06 パワーモジュール及びその製造方法並びに電力変換装置

Country Status (2)

Country Link
US (1) US11227808B2 (ja)
JP (1) JP6399272B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020105162A1 (ja) * 2018-11-22 2021-09-02 三菱電機株式会社 センサモジュール
US20210391299A1 (en) * 2018-12-27 2021-12-16 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US11348853B2 (en) 2020-03-23 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device
DE112019007915T5 (de) 2019-11-27 2022-09-08 Mitsubishi Electric Corporation Halbleitermodul
US11581229B2 (en) * 2020-03-26 2023-02-14 Mitsubishi Electric Corporation Power semiconductor module with adhesive filled tapered portion

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7365787B2 (ja) 2019-05-10 2023-10-20 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
JP2021132080A (ja) * 2020-02-18 2021-09-09 富士電機株式会社 半導体装置
JP2022039118A (ja) * 2020-08-27 2022-03-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177949U (ja) * 1983-05-17 1984-11-28 日本電気株式会社 半導体装置
JPS6417455A (en) * 1987-07-10 1989-01-20 Mitsubishi Electric Corp Semiconductor device
JPH0216758A (ja) * 1988-07-05 1990-01-19 Nec Corp 半導体装置用キャップ
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH09275155A (ja) * 1996-04-03 1997-10-21 Hitachi Ltd 半導体装置
JP2005146198A (ja) * 2003-11-19 2005-06-09 Shin Etsu Polymer Co Ltd 電子機器ケースの組立方法およびこれに用いるシリコーン接着剤
JP2017126647A (ja) * 2016-01-13 2017-07-20 三菱電機株式会社 電子部品パッケージおよび電子モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787893B2 (en) * 2001-01-23 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP6045749B2 (ja) 2014-04-03 2016-12-14 三菱電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177949U (ja) * 1983-05-17 1984-11-28 日本電気株式会社 半導体装置
JPS6417455A (en) * 1987-07-10 1989-01-20 Mitsubishi Electric Corp Semiconductor device
JPH0216758A (ja) * 1988-07-05 1990-01-19 Nec Corp 半導体装置用キャップ
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH09275155A (ja) * 1996-04-03 1997-10-21 Hitachi Ltd 半導体装置
JP2005146198A (ja) * 2003-11-19 2005-06-09 Shin Etsu Polymer Co Ltd 電子機器ケースの組立方法およびこれに用いるシリコーン接着剤
JP2017126647A (ja) * 2016-01-13 2017-07-20 三菱電機株式会社 電子部品パッケージおよび電子モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020105162A1 (ja) * 2018-11-22 2021-09-02 三菱電機株式会社 センサモジュール
JP7163970B2 (ja) 2018-11-22 2022-11-01 三菱電機株式会社 センサモジュール
US20210391299A1 (en) * 2018-12-27 2021-12-16 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing semiconductor device, and power conversion device
DE112019007915T5 (de) 2019-11-27 2022-09-08 Mitsubishi Electric Corporation Halbleitermodul
US11348853B2 (en) 2020-03-23 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device
US11581229B2 (en) * 2020-03-26 2023-02-14 Mitsubishi Electric Corporation Power semiconductor module with adhesive filled tapered portion

Also Published As

Publication number Publication date
US20200219782A1 (en) 2020-07-09
JPWO2019049400A1 (ja) 2019-11-07
US11227808B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
CN109727960B (zh) 半导体模块、其制造方法以及电力变换装置
CN110178219B (zh) 半导体装置以及电力变换装置
US10861833B2 (en) Semiconductor device
WO2018056287A1 (ja) 半導体装置および電力変換装置
WO2018061517A1 (ja) パワーモジュール、その製造方法および電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US11699666B2 (en) Semiconductor device and power conversion device
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
CN114846598A (zh) 功率模块和电力变换装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JPWO2020208713A1 (ja) パワー半導体モジュール及び電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022064599A1 (ja) 半導体装置および電力変換装置
US20230268239A1 (en) Semiconductor device, power converter, and moving vehicle
WO2019171666A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2024013569A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN115023810A (zh) 半导体装置以及电力变换装置
CN117321763A (zh) 功率半导体装置以及电力转换装置
JP2021150443A (ja) 半導体装置、電力変換装置、半導体装置の製造方法および電力変換装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180710

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180710

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R151 Written notification of patent or utility model registration

Ref document number: 6399272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250