JPWO2020208713A1 - パワー半導体モジュール及び電力変換装置 - Google Patents

パワー半導体モジュール及び電力変換装置 Download PDF

Info

Publication number
JPWO2020208713A1
JPWO2020208713A1 JP2021513067A JP2021513067A JPWO2020208713A1 JP WO2020208713 A1 JPWO2020208713 A1 JP WO2020208713A1 JP 2021513067 A JP2021513067 A JP 2021513067A JP 2021513067 A JP2021513067 A JP 2021513067A JP WO2020208713 A1 JPWO2020208713 A1 JP WO2020208713A1
Authority
JP
Japan
Prior art keywords
power semiconductor
metal member
electrode
layer
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021513067A
Other languages
English (en)
Other versions
JP7126609B2 (ja
Inventor
淳 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020208713A1 publication Critical patent/JPWO2020208713A1/ja
Application granted granted Critical
Publication of JP7126609B2 publication Critical patent/JP7126609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

パワー半導体モジュール（１）は、回路基板（１０）と、半導体基板（２０）を含むパワー半導体素子（１９）と、少なくとも一つの接合部（５）とを備える。少なくとも一つの接合部（５）は、半導体基板（２０）から遠位する第１金属部材（１２）と、半導体基板（２０）に近位する第２金属部材（２３）と、第１金属部材（１２）と第２金属部材（２３）とを互いに接合する接合層（１５）とを含む。同一温度において、第１金属部材（１２）の０．２％耐力は、第２金属部材（２３）の０．２％耐力よりも小さく、かつ、接合層（１５）のせん断強度よりも小さい。

Description

本発明は、パワー半導体モジュール及び電力変換装置に関する。
特開２００８−４１７０７号公報（特許文献１）は、半導体素子と、金属基板と、半導体素子を金属基板に接合する接合層とを備える半導体装置を開示している。この半導体装置では、同一温度において、接合層の０．２％耐力が、金属基板の０．２％耐力に等しいまたはより大きい。
特開２００８−４１７０７号公報
本発明の目的は、パワー半導体モジュール及び電力変換装置の寿命を延ばすことである。
本発明のパワー半導体モジュールは、回路基板と、半導体基板を含むパワー半導体素子と、少なくとも一つの接合部とを備える。少なくとも一つの接合部は、半導体基板から遠位する第１金属部材と、半導体基板に近位する第２金属部材と、第１金属部材と第２金属部材とを互いに接合する接合層とを含む。同一温度において、第１金属部材の０．２％耐力は、第２金属部材の０．２％耐力よりも小さく、かつ、接合層のせん断強度よりも小さい。
本発明の電力変換装置は、主変換回路と、制御回路とを備える。主変換回路は、本発明のパワー半導体モジュールを有し、かつ、入力される電力を変換して出力するように構成されている。制御回路は、主変換回路を制御する制御信号を主変換回路に出力するように構成されている。
第１金属部材の０．２％耐力は、第２金属部材の０．２％耐力よりも小さく、かつ、接合層のせん断強度よりも小さい。そのため、パワー半導体モジュールに冷熱サイクルが印加されても、半導体基板から遠位する第１金属部材に選択的にクラックが生じる。このクラックが、接合層を通って、パワー半導体素子に進展することが防止される。パワー半導体素子にクラックが発生することが防止され得る。本発明のパワー半導体モジュール及び電力変換装置によれば、パワー半導体モジュール及び電力変換装置の寿命を延ばすことができる。
実施の形態１に係るパワー半導体モジュールの概略平面図である。 実施の形態１に係るパワー半導体モジュールの、図１に示される断面線ＩＩ−ＩＩにおける概略断面図である。 実施の形態１に係るパワー半導体モジュールの製造方法の一工程を示す概略断面図である。 実施の形態１に係るパワー半導体モジュールの製造方法における、図３に示される工程の次工程を示す概略断面図である。 実施の形態１に係るパワー半導体モジュールの製造方法における、図４に示される工程の次工程を示す概略断面図である。 実施の形態１に係るパワー半導体モジュールの製造方法における、図５に示される工程の次工程を示す概略断面図である。 実施の形態１に係るパワー半導体モジュールの製造方法における、図６に示される工程の次工程を示す概略断面図である。 実施の形態２に係るパワー半導体モジュールの概略断面図である。 実施の形態３に係るパワー半導体モジュールの概略平面図である。 実施の形態３に係るパワー半導体モジュールの、図９に示される断面線Ｘ−Ｘにおける概略断面図である。 実施の形態４に係るパワー半導体モジュールの概略断面図である。 実施の形態５に係る電力変換システムの構成を示すブロック図である。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
図１及び図２を参照して、実施の形態１のパワー半導体モジュール１を説明する。パワー半導体モジュール１は、回路基板１０と、パワー半導体素子１９と、少なくとも一つの接合部（第１接合部５）とを主に備える。
回路基板１０は、回路パターン１２を含む。回路基板１０は、絶縁基板１１をさらに含んでもよい。回路基板１０は、裏面導体層１３をさらに含んでもよい。
絶縁基板１１は、パワー半導体素子１９に対向する第１主面１１ａと、第１主面１１ａとは反対側の第２主面１１ｂとを含む。絶縁基板１１は、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）、二酸化ケイ素（ＳｉＯ2）または窒化ホウ素（ＢＮ）のような無機セラミックス材料で形成されている。絶縁基板１１は、ガラスエポキシ基板のような絶縁樹脂基板であってもよい。
回路パターン１２は、絶縁基板１１の第１主面１１ａ上に設けられている。回路パターン１２は、例えば、Ａｌ、ＡｌＳｉ、ＡｌＣｕまたはＡｌＳｉＣｕのような導電性金属材料で形成されている。回路パターン１２は、例えば、０．１ｍｍ以上１．０ｍｍ以下の厚さを有してもよい。裏面導体層１３は、絶縁基板１１の第２主面１１ｂ上に設けられている。裏面導体層１３は、特に限定されないが、Ａｌ箔とＣｕ箔とが互いに積層された金属積層体で形成されている。裏面導体層１３のＡｌ箔は、裏面導体層１３のＣｕ箔と絶縁基板１１との間に設けられている。裏面導体層１３は、単層であってもよい。裏面導体層１３は、例えば、０．１ｍｍ以上０．６ｍｍ以下の厚さを有してもよい。
パワー半導体素子１９は、特に限定されないが、縦型の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。パワー半導体素子１９は、横型のＭＯＳＦＥＴまたは絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などであってもよい。パワー半導体素子１９は、半導体基板２０を含む。半導体基板２０は、回路パターン１２に対向する第１面と、第１面とは反対側の第２面とを含んでいる。第１面は、半導体基板２０の裏面であってもよく、第２面は、半導体基板２０のおもて面であってもよい。半導体基板２０は、例えば、シリコン（Ｓｉ）、または、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）もしくはダイヤモンドのようなワイドバンドギャップ半導体材料で形成されている。
パワー半導体素子１９は、回路パターン１２に対向する第１電極をさらに含む。第１電極は、ドレイン電極２３であってもよい。第１電極（ドレイン電極２３）は、半導体基板２０の第１面上に設けられている。パワー半導体素子１９は、回路基板１０から遠位する側に設けられた第２電極をさらに含む。第２電極は、ゲート電極２１と、ソース電極２２とを含んでもよい。第２電極（ゲート電極２１及びソース電極２２）は、半導体基板２０の第２面上に設けられている。第１電極（ドレイン電極２３）及び第２電極（ゲート電極２１及びソース電極２２）は、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕまたはＣｕのような導電性金属材料で形成されている。第１電極（ドレイン電極２３）及び第２電極（ゲート電極２１及びソース電極２２）は、例えば、２μｍ以上１０μｍ以下の厚さを有してもよい。
半導体基板２０に対向する第２電極（ゲート電極２１及びソース電極２２）の表面上に、Ｔｉ層のようなバリアメタル層（図示せず）が設けられてもよい。半導体基板２０と第１電極（ドレイン電極２３）との間に、ＮｉＳｉ膜のようなシリサイド膜が設けられてもよい。
パワー半導体素子１９は、絶縁膜２４をさらに含んでもよい。絶縁膜２４は、半導体基板２０の第２面上に設けられている。絶縁膜２４は、第２電極（ゲート電極２１及びソース電極２２）の外縁上と、ゲート電極２１とソース電極２２との間とに形成されている。絶縁膜２４は、ゲート電極２１とソース電極２２との間の電気的絶縁性を向上させる。絶縁膜２４は、例えば、ポリイミドのような絶縁性樹脂で形成されている。
パワー半導体素子１９は、回路パターン１２上に搭載されている。パワー半導体素子１９は、第１接合層１５によって、回路パターン１２に接合されている。具体的には、パワー半導体素子１９の第１電極（ドレイン電極２３）は、第１接合層１５によって、回路パターン１２に接合されている。
少なくとも一つの接合部は、半導体基板２０から遠位する第１金属部材と、半導体基板２０に近位する第２金属部材と、第１金属部材と第２金属部材とを互いに接合する接合層とを含む。具体的には、少なくとも一つの接合部は、第１接合部５を含む。第１金属部材は回路パターン１２であり、第２金属部材は第１電極（ドレイン電極２３）であり、接合層は第１接合層１５である。すなわち、第１接合部５は、半導体基板２０から遠位する回路パターン１２と、半導体基板２０に近位する第１電極（ドレイン電極２３）と、回路パターン１２と第１電極（ドレイン電極２３）とを互いに接合する第１接合層１５とを含む。
同一温度において、第１金属部材（回路パターン１２）の０．２％耐力は、第２金属部材（第１電極（ドレイン電極２３））の０．２％耐力よりも小さい。表１に、室温で測定した金属材料の０．２％耐力を示す。表１において、ＡｌＳｉ（Ｓｉ １ｗｔ％）は、１重量％のＳｉを含むＡｌＳｉ合金である。ＡｌＣｕ（Ｃｕ ０．５ｗｔ％）は、０．５重量％のＣｕを含むＡｌＣｕ合金である。ＡｌＳｉＣｕ（Ｓｉ １ｗｔ％、Ｃｕ ０．５ｗｔ％）は、１重量％のＳｉと０．５重量％のＣｕとを含むＡｌＳｉＣｕ合金である。一般に、材料の０．２％耐力は、材料の引張破壊強度の指標である。第１金属部材の０．２％耐力と第２金属部材の０．２％耐力との間の大小関係は、パワー半導体モジュール１の使用温度範囲（例えば、−５５℃以上３００℃未満）において変わらない。本明細書において、パワー半導体モジュール１の使用温度範囲は、パワー半導体素子１９の動作中または停止中のパワー半導体モジュール１の温度範囲を意味する。
Figure 2020208713
表１に照らして、第１金属部材（回路パターン１２）と第２金属部材（第１電極（ドレイン電極２３））とに適用可能な金属材料の組み合わせの例は、以下のとおりである。第１金属部材（回路パターン１２）がＡｌで形成されている場合、第２金属部材（第１電極（ドレイン電極２３））は、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕまたはＣｕで形成され得る。第１金属部材（回路パターン１２）がＡｌＳｉで形成されている場合、第２金属部材（第１電極（ドレイン電極２３））は、ＡｌＣｕ、ＡｌＳｉＣｕまたはＣｕで形成され得る。第１金属部材（回路パターン１２）がＡｌＣｕで形成されている場合、第２金属部材（第１電極（ドレイン電極２３））は、ＡｌＳｉＣｕまたはＣｕで形成され得る。第１金属部材（回路パターン１２）がＡｌＳｉＣｕで形成されている場合、第２金属部材（第１電極（ドレイン電極２３））は、Ｃｕで形成され得る。本実施の形態の一例では、第１金属部材（回路パターン１２）がＡｌ形成されており、室温において３０ＭＰａの０．２％耐力を有しており、第２金属部材（第１電極（ドレイン電極２３））は、ＡｌＳｉ（Ｓｉ １ｗｔ％）で形成されており、室温において４５ＭＰａの０．２％耐力を有している。
同一温度において、第１金属部材（回路パターン１２）の０．２％耐力は、接合層（第１接合層１５）のせん断強度よりも小さい。特定的には、同一温度において、第２金属部材（第１電極（ドレイン電極２３））の０．２％耐力は、接合層（第１接合層１５）のせん断強度よりも大きくてもよい。接合層（第１接合層１５）は、特に限定されないが、金属ナノ粒子焼結体で形成されてもよい。金属ナノ粒子は、例えば、１０ｎｍ以下の直径を有している。金属ナノ粒子焼結体で形成されている接合層（第１接合層１５）は、０．１μｍ以上のボイドを含んでいない。金属ナノ粒子焼結体は、例えば、銀ナノ粒子もしくは銅ナノ粒子のような金属ナノ粒子を、空気雰囲気または窒素雰囲気中で、３００℃以下の低温で焼結することによって得られる。
本実施の形態の一例では、第１金属部材（回路パターン１２）は、Ａｌで形成されており、室温において３０ＭＰａの０．２％耐力を有しており、接合層（第１接合層１５）は、銀ナノ粒子焼結体で形成されており、室温において３０ＭＰａ超４０ＭＰａ以下のせん断強度を有している。３０ＭＰａ超４０ＭＰａ以下のせん断強度を有する銀ナノ粒子焼結体は、例えば、銀ナノ粒子を２５０℃以上３００℃以下の温度で焼結することによって得られる。なお、第１金属部材の０．２％耐力と接合層（第１接合層１５）のせん断強度との間の大小関係は、パワー半導体モジュール１の使用温度範囲（例えば、−５５℃以上３００℃未満）において変わらない。
金属ナノ粒子の焼結温度が変化すると、金属ナノ粒子焼結体の緻密度（空孔率）も変化する。そのため、金属ナノ粒子の焼結温度を調整することによって、金属ナノ粒子焼結体のせん断強度が調整され得る。金属ナノ粒子を焼結する際に銀ナノ粒子に印加される荷重が変化すると、金属ナノ粒子焼結体の緻密度（空孔率）も変化する。そのため、この荷重を調整することによって、金属ナノ粒子焼結体のせん断強度が調整されてもよい。
接合層（第１接合層１５）は、例えば、２０μｍ以上の厚さを有してもよく、３５μｍ以上の厚さを有してもよい。そのため、接合層（第１接合層１５）の機械的強度が向上して、接合層（第１接合層１５）にクラックが生じることが抑制され得る。パワー半導体モジュール１に冷熱サイクルが印加されても、半導体基板２０から遠位する第１金属部材（回路パターン１２）に選択的にクラックを生じさせることができる。接合層（第１接合層１５）は、例えば、１００μｍ以下の厚さを有してもよく、５０μｍ以下の厚さを有してもよい。特別な接合層（第１接合層１５）を形成する必要がないため、パワー半導体モジュール１のコストの上昇が抑制され得る。
パワー半導体モジュール１は、リード端子２５，２６，２７をさらに備えてもよい。リード端子２５，２６，２７は、例えば、ＣｕまたはＡｌのような金属材料で形成されている。リード端子２５，２６，２７は、回路パターン１２に接合されている。特定的には、リード端子２５，２６，２７は、回路パターン１２に超音波接合されている。リード端子２６は、回路パターン１２を介して、パワー半導体素子１９の第１電極（ドレイン電極２３）に電気的に接続されている。リード端子２６は、ドレイン端子であってもよい。
パワー半導体モジュール１は、導電ワイヤ２８，２９をさらに備えてもよい。導電ワイヤ２８，２９は、Ａｌ，Ｃｕのような金属材料で形成されている。導電ワイヤ２８，２９は、互いに同じ金属材料で形成されてもよい。例えば、導電ワイヤ２８，２９は、Ａｌで形成されてもよい。導電ワイヤ２８，２９は、互いに異なる材料で形成されてもよい。導電ワイヤ２８はＣｕで形成されてもよく、導電ワイヤ２９はＡｌで形成されてもよい。
リード端子２５は、導電ワイヤ２８を介して、パワー半導体素子１９の第２電極（ゲート電極２１）に電気的に接続されている。リード端子２５は、ゲート端子であってもよい。リード端子２７は、導電ワイヤ２９を介して、パワー半導体素子１９の第２電極（ソース電極２２）に電気的に接続されている。リード端子２７は、ソース端子であってもよい。パワー半導体素子１９では、ソース電極２２を流れる電流は、ゲート電極２１を流れる電流よりも大きい。そのため、導電ワイヤ２９は、導電ワイヤ２８よりも大きな直径を有してもよい。導電ワイヤ２９の本数は、導電ワイヤ２８の本数よりも多くてもよい。
パワー半導体モジュール１は、ケース３０をさらに備えてもよい。ケース３０は、パワー半導体素子１９及び回路基板１０を収容している。ケース３０は、放熱部材３１と、外囲体３７とを含んでもよい。回路基板１０は、放熱部材３１に接合されている。放熱部材３１は、パワー半導体素子１９で発生した熱を、パワー半導体モジュール１の外部に放散させる。放熱部材３１は、例えば、アルミニウムのような金属材料で形成されてもよい。
具体的には、放熱部材３１は、回路基板１０に面する第３主面３１ａと、第３主面３１ａとは反対側の第４主面３１ｂとを含む。放熱部材３１の第３主面３１ａ上に、金属オーバレイ層３２が設けられている。金属オーバレイ層３２は、Ｎｉ−Ｐめっき層であってもよい。回路基板１０の裏面導体層１３と金属オーバレイ層３２とは、互いに、はんだ層３５によって接合されている。はんだ層３５は、例えば、ＳｎＡｇＣｕ系鉛フリーはんだで形成されてもよい。放熱部材３１は、複数のフィン３１ｆを含んでもよい。複数のフィン３１ｆは、第４主面３１ｂから突出している。複数のフィン３１ｆは、放熱部材３１の放熱能力を増加させる。
外囲体３７は、ねじのような固定部材または接着剤を用いて、放熱部材３１に固定されている。外囲体３７は、ポリフェニレンサルファイド（ＰＰＳ）樹脂、エポキシ樹脂、ポリイミド樹脂またはアクリル樹脂のような絶縁性樹脂で形成されてもよい。
ケース３０の内側空間の少なくとも一部に、封止部材３８が設けられている。封止部材３８は、パワー半導体素子１９を封止している。封止部材３８は、回路パターン１２に接続されるリード端子２５，２６，２７の端部をさらに封止してもよい。封止部材３８は、回路基板１０をさらに封止してもよい。封止部材３８は、例えば、シリコーン樹脂、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂のような絶縁性樹脂で形成されてもよい。
封止部材３８は、微粒子のようなフィラーを含んでもよい。フィラーは、絶縁樹脂中に分散されてもよい。フィラーは、例えば、シリカ（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（Ｓｉ3Ｎ4）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）または酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよい。絶縁樹脂中にフィラーを添加することによって、封止部材３８の熱膨張係数が調整され得る。フィラーは、封止部材３８の主成分である絶縁樹脂材料よりも、高い熱伝導率を有してもよく、封止部材３８の熱伝導性を向上させてもよい。
図１から図７を参照して、実施の形態１のパワー半導体モジュール１の製造方法を説明する。
図３に示されるように、本実施の形態のパワー半導体モジュール１の製造方法は、第１接合層１５を用いて、パワー半導体素子１９を回路パターン１２に接合することを備える。具体的には、回路パターン１２上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍの厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。
パワー半導体素子１９を、金属ナノ粒子仮焼結体上に載せる。パワー半導体素子１９の第１電極（ドレイン電極２３）は、金属ナノ粒子仮焼結体に接触する。パワー半導体素子１９に荷重を印加して、パワー半導体素子１９を金属ナノ粒子仮焼結体に対して位置決めする。この荷重は、例えば、１ＭＰａ以上１０ＭＰａ以下である。パワー半導体素子１９に荷重を印加することを停止する。金属ナノ粒子仮焼結体を、例えば、第１温度よりも高い第２温度で焼結して、金属ナノ粒子焼結体で形成されている第１接合層１５を得る。第２温度は、例えば、３００℃以下であってもよく、２５０℃以下であってもよい。第２温度における焼結時間は、例えば、５分以上６０分以下である。こうして、パワー半導体素子１９の第１電極（ドレイン電極２３）は、第１接合層１５を用いて、回路パターン１２に接合される。
図４に示されるように、本実施の形態のパワー半導体モジュール１の製造方法は、リード端子２５，２６，２７を回路パターン１２に接合することを備える。特定的には、リード端子２５，２６，２７は、回路パターン１２に超音波接合される。図５に示されるように、本実施の形態のパワー半導体モジュール１の製造方法は、導電ワイヤ２８，２９を、パワー半導体素子１９の第２電極（ゲート電極２１及びソース電極２２）とリード端子２５，２７とにボンディングすることを備える。導電ワイヤ２８，２９は、ウェッジワイヤボンダーを用いて、ボンディングされてもよい。
図６及び図７に示されるように、本実施の形態のパワー半導体モジュール１の製造方法は、パワー半導体素子１９及び回路基板１０をケース３０に収容することを備える。具体的には、図６に示されるように、回路基板１０を放熱部材３１に接合する。特定的には、回路基板１０の裏面導体層１３と、放熱部材３１の第３主面３１ａ上に設けられた金属オーバレイ層３２とを、互いに、はんだ層３５によって接合する。それから、図７に示されるように、外囲体３７を放熱部材３１に固定する。特定的には、外囲体３７は、接着剤及びねじを用いて、放熱部材３１に固定される。
それから、本実施の形態のパワー半導体モジュール１の製造方法は、封止部材３８を用いてパワー半導体素子１９を封止することを備える。具体的には、ケース３０の内部空間の少なくとも一部に、封止材料を供給する。封止材料に脱泡処理を施す。封止材料を加熱して硬化させる。こうして、パワー半導体素子１９を封止する封止部材３８が得られる。封止部材３８は、回路パターン１２に接続されるリード端子２５，２６，２７の端部をさらに封止してもよい。封止部材３８は、回路基板１０をさらに封止してもよい。こうして、図１及び図２に示されるパワー半導体モジュール１が得られる。
本実施の形態のパワー半導体モジュール１の効果を説明する。
本実施の形態のパワー半導体モジュール１は、回路基板１０と、半導体基板２０を含むパワー半導体素子１９と、少なくとも一つの接合部（第１接合部５）とを備える。少なくとも一つの接合部（第１接合部５）は、半導体基板２０から遠位する第１金属部材（回路パターン１２）と、半導体基板２０に近位する第２金属部材（第１電極（ドレイン電極２３））と、第１金属部材（回路パターン１２）と第２金属部材（第１電極（ドレイン電極２３））とを互いに接合する接合層（第１接合層１５）とを含む。同一温度において、第１金属部材（回路パターン１２）の０．２％耐力は、第２金属部材（第１電極（ドレイン電極２３））の０．２％耐力よりも小さく、かつ、接合層（第１接合層１５）のせん断強度よりも小さい。
パワー半導体素子１９が動作すると、パワー半導体モジュール１の温度が上昇して、第１金属部材（回路パターン１２）と第２金属部材（第１電極（ドレイン電極２３））とは熱膨張する。パワー半導体モジュール１の温度が上昇すると、第１金属部材（回路パターン１２）と第２金属部材（第１電極（ドレイン電極２３））とに、引張応力が印加されていると見なすことができる。また、第１金属部材（回路パターン１２）が第２金属部材（第１電極（ドレイン電極２３））とは互いに異なる材料で形成されている場合には、第１金属部材（回路パターン１２）の熱膨張係数は第２金属部材（第１電極（ドレイン電極２３））の熱膨張係数と異なる。接合層（第１接合層１５）は、第１金属部材（回路パターン１２）と第２金属部材（第１電極（ドレイン電極２３））との間に配置されているため、接合層（第１接合層１５）にせん断応力が作用する。
第１金属部材（回路パターン１２）の０．２％耐力は、第２金属部材（第１電極（ドレイン電極２３））の０．２％耐力よりも小さく、かつ、接合層（第１接合層１５）のせん断強度よりも小さい。そのため、パワー半導体モジュール１に冷熱サイクルが印加されても、半導体基板２０から遠位する第１金属部材（回路パターン１２）に選択的にクラックが生じる。このクラックが、接合層（第１接合層１５）を通って、パワー半導体素子１９に進展することが防止される。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１の寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１では、同一温度において、第２金属部材（第１電極（ドレイン電極２３））の０．２％耐力は、接合層（第１接合層１５）のせん断強度よりも大きくてもよい。そのため、半導体基板２０から遠位する第１金属部材（回路パターン１２）にクラックが生じても、第２金属部材（第１電極（ドレイン電極２３））は、このクラックが、パワー半導体素子１９に進展することを防止することができる。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１の寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１では、回路基板１０は、回路パターン１２を含む。パワー半導体素子１９は、回路パターン１２に対向する第１電極（ドレイン電極２３）をさらに含む。少なくとも一つの接合部は、第１接合部５を含む。第１接合部５は、第１金属部材としての回路パターン１２と、第２金属部材としての第１電極（ドレイン電極２３）と、接合層としての第１接合層１５とを含む。そのため、パワー半導体モジュール１に冷熱サイクルが印加されても、半導体基板２０から遠位する回路パターン１２に選択的にクラックが生じる。このクラックが、第１接合層１５及び第１電極（ドレイン電極２３）を通って、パワー半導体素子１９の半導体基板２０に進展することが防止される。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１の寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１では、接合層（第１接合層１５）は、金属ナノ粒子焼結体で形成されている。金属ナノ粒子の焼結温度などを調整することによって、金属ナノ粒子焼結体のせん断強度が調整され得る。金属ナノ粒子焼結体で形成された接合層（第１接合層１５）は、第１金属部材（回路パターン１２）及び第２金属部材（第１電極（ドレイン電極２３））の材料の選択肢を拡げることができる。そのため、高性能かつ安価なパワー半導体モジュール１を得ることができる。
実施の形態２．
図８を参照して、実施の形態２のパワー半導体モジュール１ｂを説明する。本実施の形態のパワー半導体モジュール１ｂは、実施の形態１のパワー半導体モジュール１と同様の構成を備えるが、以下の点で主に異なる。
パワー半導体モジュール１ｂでは、裏面導体層１３は、単層である。本実施の形態の一例では、裏面導体層１３は、例えば、Ｃｕで形成されてもよい。裏面導体層１３は、実施の形態１と同様に、積層体であってもよい。
パワー半導体モジュール１ｂでは、金属オーバレイ層３２及びはんだ層３５（図２を参照）に代えて、第２接合層３５ｂを用いて、回路基板１０は放熱部材３１に接合されている。第２接合層３５ｂは、例えば、２０μｍ以上１００μｍ以下の厚さを有してもよい。第２接合層３５ｂは、特に限定されないが、金属ナノ粒子焼結体で形成されてもよい。金属ナノ粒子は、例えば、１０ｎｍ以下の直径を有している。金属ナノ粒子焼結体で形成されている接合層（第２接合層３５ｂ）は、０．１μｍ以上のボイドを含んでいない。金属ナノ粒子焼結体は、例えば、銀ナノ粒子もしくは銅ナノ粒子のような金属ナノ粒子を、空気雰囲気または窒素雰囲気中で、３００℃以下の低温で焼結することによって得られる。
少なくとも一つの接合部は、第２接合部６を含む。第２接合部６は、第１金属部材としての放熱部材３１と、第２金属部材としての裏面導体層１３と、接合層としての第２接合層３５ｂとを含む。同一温度において、第１金属部材（放熱部材３１）の０．２％耐力は、第２金属部材（裏面導体層１３）の０．２％耐力よりも小さく、かつ、接合層（第２接合層３５ｂ）のせん断強度よりも小さい。特定的には、同一温度において、第２金属部材（裏面導体層１３）の０．２％耐力は、接合層（第２接合層３５ｂ）のせん断強度よりも大きくてもよい。本実施の形態の一例では、放熱部材３１はＡｌで形成されており、裏面導体層１３はＣｕで形成されており、第２接合層３５ｂは銀ナノ粒子焼結体で形成されている。室温における第２接合層３５ｂ（銀ナノ粒子焼結体）のせん断強度は、例えば、３０ＭＰａ超４０ＭＰａ以下である。
第２接合部６における第１金属部材（放熱部材３１）の０．２％耐力は、第１接合部５における第１金属部材（回路パターン１２）の０．２％耐力よりも低くてもよい。そのため、パワー半導体モジュール１ｂに冷熱サイクルが印加された時、クラックは、第１接合部５における第１金属部材（回路パターン１２）よりも、パワー半導体素子１９からより離れている第２接合部６における第１金属部材（放熱部材３１）により先に発生する。クラックがパワー半導体素子１９に到達するまでの時間を延ばすことができる。パワー半導体モジュール１ｂの寿命を延ばすことができる。
接合層（第２接合層３５ｂ）は、例えば、２０μｍ以上の厚さを有してもよく、３５μｍ以上の厚さを有してもよい。そのため、接合層（第２接合層３５ｂ）の機械的強度が向上して、接合層（第２接合層３５ｂ）にクラックが生じることが抑制され得る。パワー半導体モジュール１ｂに冷熱サイクルが印加されても、パワー半導体素子１９（半導体基板２０）から遠位する第１金属部材（放熱部材３１）に選択的にクラックを生じさせることができる。接合層（第２接合層３５ｂ）は、例えば、１００μｍ以下の厚さを有してもよく、５０μｍ以下の厚さを有してもよい。特別な接合層（第２接合層３５ｂ）を形成する必要がないため、パワー半導体モジュール１ｂのコストの上昇が抑制され得る。
実施の形態２のパワー半導体モジュール１ｂの製造方法は、実施の形態１のパワー半導体モジュール１の製造方法と同様の工程を備えるが、回路基板１０を放熱部材３１に接合する工程において異なっている。本実施の形態のパワー半導体モジュール１ｂの製造方法では、回路基板１０を放熱部材３１に接合することは、回路基板１０の裏面導体層１３と放熱部材３１（第３主面３１ａ）とを互いに第２接合層３５ｂによって接合することを含む。
具体的には、放熱部材３１の第３主面３１ａ上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍの厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。
回路基板１０の裏面導体層１３を、金属ナノ粒子仮焼結体上に載せる。回路基板１０の裏面導体層１３は、金属ナノ粒子仮焼結体に接触する。回路基板１０に荷重を印加して、回路基板１０を金属ナノ粒子仮焼結体に対して位置決めする。この荷重は、例えば、１ＭＰａ以上１０ＭＰａ以下である。回路基板１０に荷重を印加することを停止する。金属ナノ粒子仮焼結体を、例えば、第１温度よりも高い第２温度で焼結して、金属ナノ粒子焼結体で形成されている第２接合層３５ｂを得る。第２温度は、例えば、３００℃以下であってもよく、２５０℃以下であってもよい。第２温度における焼結時間は、例えば、５分以上６０分以下である。こうして、回路基板１０の裏面導体層１３は、第２接合層３５ｂを用いて、放熱部材３１の第３主面３１ａに接合される。
本実施の形態のパワー半導体モジュール１ｂは、実施の形態１のパワー半導体モジュール１の効果に加えて、以下の効果を奏する。
本実施の形態のパワー半導体モジュール１ｂは、放熱部材３１をさらに備える。回路基板１０は、絶縁基板１１と、回路パターン１２と、裏面導体層１３とを含む。絶縁基板１１は、パワー半導体素子１９に対向する第１主面１１ａと、第１主面１１ａとは反対側の第２主面１１ｂとを含む。回路パターン１２は、絶縁基板１１の第１主面１１ａ上に設けられている。裏面導体層１３は、絶縁基板１１の第２主面１１ｂ上に設けられている。少なくとも一つの接合部は、第２接合部６を含む。第２接合部６は、第１金属部材としての放熱部材３１と、第２金属部材としての裏面導体層１３と、接合層としての第２接合層３５ｂとを含む。
パワー半導体素子１９が動作すると、パワー半導体モジュール１ｂの温度が上昇して、第１金属部材（放熱部材３１）と第２金属部材（裏面導体層１３）とは熱膨張する。パワー半導体モジュール１ｂの温度が上昇すると、第１金属部材（放熱部材３１）と第２金属部材（裏面導体層１３）とに、引張応力が印加されていると見なすことができる。また、第１金属部材（放熱部材３１）が第２金属部材（裏面導体層１３）とは互いに異なる材料で形成されている場合には、第１金属部材（放熱部材３１）の熱膨張係数は第２金属部材（裏面導体層１３）の熱膨張係数と異なる。接合層（第２接合層３５ｂ）は、第１金属部材（放熱部材３１）と第２金属部材（裏面導体層１３）との間に配置されているため、接合層（第２接合層３５ｂ）にせん断応力が作用する。
第１金属部材（放熱部材３１）の０．２％耐力は、第２金属部材（裏面導体層１３）の０．２％耐力よりも小さく、かつ、接合層（第２接合層３５ｂ）のせん断強度よりも小さい。そのため、パワー半導体モジュール１ｂに冷熱サイクルが印加されても、半導体基板２０から遠位する第１金属部材（放熱部材３１）に選択的にクラックが生じる。このクラックが、接合層（第２接合層３５ｂ）及び第２金属部材（裏面導体層１３）を通って、パワー半導体素子１９に進展することが防止される。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１ｂの寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１ｂでは、同一温度において、第２金属部材（裏面導体層１３）の０．２％耐力は、接合層（第２接合層３５ｂ）のせん断強度よりも大きくてもよい。そのため、半導体基板２０から遠位する第１金属部材（放熱部材３１）にクラックが生じても、第２金属部材（裏面導体層１３）は、このクラックが、パワー半導体素子１９に進展することを防止することができる。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１ｂの寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１ｂでは、パワー半導体素子１９は、回路パターン１２に対向する第１電極（ドレイン電極２３）をさらに含む。少なくとも一つの接合部は、第１接合部５をさらに含む。第１接合部５は、第１金属部材としての回路パターン１２と、第２金属部材としての第１電極（ドレイン電極２３）と、接合層としての第１接合層１５とを含む。
すなわち、パワー半導体モジュール１ｂは複数の接合部（第１接合部５；第２接合部６）を備える。複数の接合部（第１接合部５；第２接合部６）の各々は、半導体基板２０から遠位する第１金属部材（回路パターン１２；放熱部材３１）と、半導体基板２０に近位する第２金属部材（第１電極（ドレイン電極２３）；裏面導体層１３）と、第１金属部材（回路パターン１２；放熱部材３１）と第２金属部材（第１電極（ドレイン電極２３）；裏面導体層１３）とを互いに接合する接合層（第１接合層１５；第２接合層３５ｂ）とを含む。同一温度において、第１金属部材（回路パターン１２；放熱部材３１）の０．２％耐力は、第２金属部材（第１電極（ドレイン電極２３）；裏面導体層１３）の０．２％耐力よりも小さく、かつ、接合層（第１接合層１５；第２接合層３５ｂ）のせん断強度よりも小さい。
そのため、パワー半導体モジュール１ｂ内に発生する熱応力及び熱歪みは、複数の接合部（第１接合部５及び第２接合部６）で負担され得る。複数の接合部（第１接合部５及び第２接合部６）の各々に作用する熱応力及び熱歪みは減少する。複数の接合部（第１接合部５；第２接合部６）のうち最弱部におけるクラックの進展を減少させることができる。パワー半導体モジュール１ｂの寿命をさらに延ばすことができる。
実施の形態３．
図９及び図１０を参照して、実施の形態３のパワー半導体モジュール１ｃを説明する。本実施の形態のパワー半導体モジュール１ｃは、実施の形態１のパワー半導体モジュール１と同様の構成を備えるが、以下の点で主に異なる。
パワー半導体モジュール１ｃは、導電パッド４１をさらに備える。図９に示されるように、第２電極（ソース電極２２）の平面視（絶縁基板１１の第１主面１１ａの平面視）において、導電パッド４１は第２電極（ソース電極２２）よりも広い面積を有している。そのため、導電ワイヤ２９が導電ワイヤ２８よりも大きい直径を有していても、または、導電ワイヤ２９の本数が導電ワイヤ２８の本数よりも多くても、導電ワイヤ２９は、より容易に、導電パッド４１にボンディングされ得る。
また、導電パッド４１は、第２電極（ソース電極２２）よりも大きな体積を有している。導電パッド４１は、第２電極（ソース電極２２）よりも大きな熱容量を有している。そのため、パワー半導体素子１９で発生した熱は、導電パッド４１から放散され得る。導電パッド４１は、第２電極（ソース電極２２）よりも厚い。導電パッド４１（下地層４２を除く）は、例えば、Ｃｕで形成されている。導電パッド４１（下地層４２を除く）は、例えば、０．１ｍｍ以上２．０ｍｍ以下の厚さを有してもよい。
導電パッド４１は、パワー半導体素子１９に対向する導電パッド部分を含む。導電パッド部分は、下地層４２であってもよい。導電パッド部分（下地層４２）は、例えば、Ａｌで形成されている。導電パッド４１は、単一の金属材料で形成されてもよい。導電パッド部分（下地層４２）の厚さは、導電パッド４１（下地層４２を除く）の厚さよりも小さい。導電パッド部分（下地層４２）は、例えば、２μｍ以上２００μｍ以下の厚さを有してもよい。
少なくとも一つの接合部は、第３接合部７を含む。第３接合部７は、第１金属部材としての導電パッド部分（下地層４２）と、第２金属部材としての第２電極（ソース電極２２）と、接合層としての第３接合層４３とを含む。第３接合層４３は、例えば、２０μｍ以上１００μｍ以下の厚さを有してもよい。第３接合層４３は、特に限定されないが、金属ナノ粒子焼結体で形成されてもよい。金属ナノ粒子は、例えば、１０ｎｍ以下の直径を有している。金属ナノ粒子焼結体で形成されている接合層（第３接合層４３）は、０．１μｍ以上のボイドを含んでいない。金属ナノ粒子焼結体は、例えば、銀ナノ粒子もしくは銅ナノ粒子のような金属ナノ粒子を、空気雰囲気または窒素雰囲気中で、３００℃以下の低温で焼結することによって得られる。
同一温度において、第１金属部材（導電パッド部分（下地層４２））の０．２％耐力は、第２金属部材（第２電極（ソース電極２２））の０．２％耐力よりも小さく、かつ、接合層（第３接合層４３）のせん断強度よりも小さい。特定的には、同一温度において、第２金属部材（第２電極（ソース電極２２））の０．２％耐力は、接合層（第３接合層４３）のせん断強度よりも大きくてもよい。本実施の形態の一例では、導電パッド部分（下地層４２）はＡｌで形成されており、第２電極（ソース電極２２）はＡｌＳｉ（Ｓｉ １ｗｔ％）で形成されており、第３接合層４３は銀ナノ粒子焼結体で形成されている。室温における第３接合層４３（銀ナノ粒子焼結体）のせん断強度は、３０ＭＰａ超４０ＭＰａ以下である。
接合層（第３接合層４３）は、例えば、２０μｍ以上の厚さを有してもよく、３５μｍ以上の厚さを有してもよい。そのため、接合層（第３接合層４３）の機械的強度が向上して、接合層（第３接合層４３）にクラックが生じることが抑制され得る。パワー半導体モジュール１ｃに冷熱サイクルが印加されても、半導体基板２０から遠位する第１金属部材（導電パッド部分（下地層４２））に選択的にクラックを生じさせることができる。接合層（第３接合層４３）は、例えば、１００μｍ以下の厚さを有してもよく、５０μｍ以下の厚さを有してもよい。特別な接合層（第３接合層４３）を形成する必要がないため、パワー半導体モジュール１ｃのコストの上昇が抑制され得る。
実施の形態３のパワー半導体モジュール１ｃの製造方法は、実施の形態１のパワー半導体モジュール１の製造方法と同様の工程を備えるが、以下の点で主に異なる。本実施の形態のパワー半導体モジュール１ｃの製造方法は、第３接合層４３を用いて、導電パッド４１をパワー半導体素子１９に接合することをさらに備える。第１接合層１５を用いて、パワー半導体素子１９を回路パターン１２に接合した後に、導電パッド４１は、第３接合層４３を用いて、パワー半導体素子１９に接合されてもよい。リード端子２５，２６，２７を回路パターン１２に接合する前に、導電パッド４１は、第３接合層４３を用いて、パワー半導体素子１９に接合されてもよい。
具体的には、パワー半導体素子１９の第２電極（ソース電極２２）上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍの厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。
導電パッド４１を、金属ナノ粒子仮焼結体上に載せる。導電パッド部分（下地層４２）は、金属ナノ粒子仮焼結体に接触する。導電パッド４１に荷重を印加して、導電パッド４１を金属ナノ粒子仮焼結体に対して位置決めする。この荷重は、例えば、１ＭＰａ以上１０ＭＰａ以下である。導電パッド４１に荷重を印加することを停止する。金属ナノ粒子仮焼結体を、例えば、第１温度よりも高い第２温度で焼結して、金属ナノ粒子焼結体で形成されている第３接合層４３を得る。第２温度は、例えば、３００℃以下であってもよく、２５０℃以下であってもよい。第２温度における焼結時間は、例えば、５分以上６０分以下である。こうして、導電パッド４１の導電パッド部分（下地層４２）は、第３接合層４３を用いて、パワー半導体素子１９の第２電極（ソース電極２２）に接合される。
本実施の形態のパワー半導体モジュール１ｃの製造方法は、導電ワイヤ２９を、パワー半導体素子１９の第２電極（ソース電極２２）ではなく、導電パッド４１にボンディングすることを備える。
本実施の形態のパワー半導体モジュール１ｃの効果を説明する。
本実施の形態のパワー半導体モジュール１ｃは、パワー半導体素子１９に対向する導電パッド部分（下地層４２）を含む導電パッド４１をさらに備える。パワー半導体素子１９は、回路基板１０から遠位する側に設けられた第２電極（ソース電極２２）をさらに含む。第２電極（ソース電極２２）の平面視において、導電パッド４１は第２電極（ソース電極２２）よりも広い面積を有している。少なくとも一つの接合部は、第３接合部７を含む。第３接合部７は、第１金属部材としての導電パッド部分（下地層４２）と、第２金属部材としての第２電極（ソース電極２２）と、接合層としての第３接合層４３とを含む。
パワー半導体素子１９が動作すると、パワー半導体モジュール１ｃの温度が上昇して、第１金属部材（導電パッド部分（下地層４２））と第２金属部材（第２電極（ソース電極２２））とは熱膨張する。パワー半導体モジュール１ｃの温度が上昇すると、第１金属部材（導電パッド部分（下地層４２））と第２金属部材（第２電極（ソース電極２２））とに、引張応力が印加されていると見なすことができる。また、第１金属部材（導電パッド部分（下地層４２））が第２金属部材（第２電極（ソース電極２２））とは互いに異なる材料で形成されている場合には、第１金属部材（導電パッド部分（下地層４２））の熱膨張係数は第２金属部材（第２電極（ソース電極２２））の熱膨張係数と異なる。接合層（第３接合層４３）は、第１金属部材（導電パッド部分（下地層４２））と第２金属部材（第２電極（ソース電極２２））との間に配置されているため、接合層（第３接合層４３）にせん断応力が作用する。
第１金属部材（導電パッド部分（下地層４２））の０．２％耐力は、第２金属部材（第２電極（ソース電極２２））の０．２％耐力よりも小さく、かつ、接合層（第３接合層４３）のせん断強度よりも小さい。そのため、パワー半導体モジュール１ｃに冷熱サイクルが印加されても、半導体基板２０から遠位する第１金属部材（導電パッド部分（下地層４２））に選択的にクラックが生じる。このクラックが、接合層（第３接合層４３）を通って、パワー半導体素子１９に進展することが防止される。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１ｃの寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１ｃでは、同一温度において、第２金属部材（第２電極（ソース電極２２））の０．２％耐力は、接合層（第３接合層４３）のせん断強度よりも大きくてもよい。そのため、半導体基板２０から遠位する第１金属部材（導電パッド部分（下地層４２））にクラックが生じても、第２金属部材（第２電極（ソース電極２２））は、このクラックが、パワー半導体素子１９に進展することを防止することができる。こうして、パワー半導体素子１９にクラックが発生することが防止され得る。パワー半導体モジュール１ｃの寿命を延ばすことができる。
第２電極（ソース電極２２）の平面視において、導電パッド４１は第２電極（ソース電極２２）よりも広い面積を有している。そのため、導電ワイヤ２９の直径を大きくしても、導電ワイヤ２９は、容易に導電パッド４１にボンディングされ得る。導電ワイヤ２９の直径を大きくすることによって、第２電極（ソース電極２２）と導電ワイヤ２９との間の接続部における電気抵抗を減少させることができる。この接続部で発生する熱を減少させることができる。冷熱サイクル時にパワー半導体モジュール１ｃに発生する熱応力及び熱歪みを低減することができる。パワー半導体モジュール１ｃの寿命を延ばすことができる。
導電パッド４１は、パワー半導体素子１９で発生する熱を、パワー半導体素子１９の外部に放散させる。パワー半導体素子１９の動作時の温度を低減させることができる。パワー半導体素子１９の温度が低くなると、パワー半導体素子１９の短絡耐量が向上する。そのため、パワー半導体モジュール１ｃの寿命を延ばすことができる。
本実施の形態のパワー半導体モジュール１ｃでは、パワー半導体素子１９は、回路パターン１２に対向する第１電極（ドレイン電極２３）をさらに含む。少なくとも一つの接合部は、第１接合部５をさらに含む。第１接合部５は、第１金属部材としての回路パターン１２と、第２金属部材としての第１電極（ドレイン電極２３）と、接合層としての第１接合層１５とを含む。
すなわち、パワー半導体モジュール１ｃは複数の接合部（第１接合部５；第３接合部７）を備える。複数の接合部（第１接合部５；第３接合部７）の各々は、半導体基板２０から遠位する第１金属部材（回路パターン１２；導電パッド部分（下地層４２））と、半導体基板２０に近位する第２金属部材（第１電極（ドレイン電極２３）；裏面導体層１３）と、第１金属部材（回路パターン１２；放熱部材３１）と第２金属部材（第１電極（ドレイン電極２３）；第２電極（ソース電極２２））とを互いに接合する接合層（第１接合層１５；第２接合層３５ｂ）とを含む。同一温度において、第１金属部材（回路パターン１２；導電パッド部分（下地層４２））の０．２％耐力は、第２金属部材（第１電極（ドレイン電極２３）；第２電極（ソース電極２２））の０．２％耐力よりも小さく、かつ、接合層（第１接合層１５；第３接合層４３）のせん断強度よりも小さい。
そのため、パワー半導体モジュール１ｃ内に発生する熱応力及び熱歪みは、複数の接合部（第１接合部５及び第３接合部７）で負担され得る。複数の接合部（第１接合部５及び第３接合部７）の各々に作用する熱応力及び熱歪みは減少する。複数の接合部（第１接合部５；第３接合部７）のうち最弱部におけるクラックの進展を減少させることができる。パワー半導体モジュール１ｃの寿命をさらに延ばすことができる。
実施の形態４．
図１１を参照して、実施の形態４のパワー半導体モジュール１ｄを説明する。本実施の形態のパワー半導体モジュール１ｄは、実施の形態２のパワー半導体モジュール１ｂと同様の構成を備えるが、主に、以下の点で、実施の形態２のパワー半導体モジュール１ｂとは異なっている。パワー半導体モジュール１ｄは、実施の形態３と同様に、導電パッド４１をさらに備える。パワー半導体モジュール１ｄでは、導電パッド４１は、実施の形態３の第３接合層４３を用いて、パワー半導体素子１９の第２電極（ソース電極２２）に接合されている。パワー半導体モジュール１ｄでは、実施の形態３と同様に、導電ワイヤ２９は導電パッド４１にボンディングされている。
実施の形態４のパワー半導体モジュール１ｄの製造方法は、実施の形態２のパワー半導体モジュール１ｂの製造方法と同様の工程を備えるが、主に、以下の点で異なっている。本実施の形態のパワー半導体モジュール１ｄの製造方法は、実施の形態３と同様に、第３接合層４３を用いて、導電パッド４１をパワー半導体素子１９に接合することをさらに備えている。本実施の形態のパワー半導体モジュール１ｄの製造方法は、実施の形態３と同様に、導電ワイヤ２９を導電パッド４１にボンディングすることを含んでいる。
本実施の形態のパワー半導体モジュール１ｄは、実施の形態１から実施の形態３のパワー半導体モジュール１，１ｂ，１ｃの効果に加えて、以下の効果を有している。本実施の形態のパワー半導体モジュール１ｄでは、パワー半導体モジュール１ｄ内に発生する熱応力及び熱歪みは、複数の接合部（第１接合部５、第２接合部６及び第３接合部７）で負担され得る。複数の接合部（第１接合部５、第２接合部６及び第３接合部７）の各々に作用する熱応力及び熱歪みは減少する。そのため、複数の接合部（第１接合部５、第２接合部６及び第３接合部７）のうち最弱部におけるクラックの進展を減少させることができる。パワー半導体モジュール１ｄの寿命をさらに延ばすことができる。
実施の形態５．
本実施の形態は、実施の形態１から実施の形態４のパワー半導体モジュール１，１ｂ，１ｃ，１ｄのいずれかを電力変換装置に適用したものである。本実施の形態の電力変換装置２００が、特に限定されるものではないが、三相のインバータである場合について以下説明する。
図１２に示される電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成されてもよい。電源１００は、直流系統から出力される直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１２に示されるように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は、特に限定されるものではないが、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えている。スイッチング素子が電源１００から供給される電圧をスイッチングすることによって、主変換回路２０１は、電源１００から供給される直流電力を交流電力に変換して、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成され得る。主変換回路２０１の各スイッチング素子及び各還流ダイオードの少なくともいずれかに、上述した実施の形態１から実施の形態４のパワー半導体モジュール１，１ｂ，１ｃ，１ｄのいずれかを適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相及びＷ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えている。駆動回路は、半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に設けられてもよい。駆動回路は、主変換回路２０１に含まれるスイッチング素子を駆動する駆動信号を生成して、主変換回路２０１のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（ＰＷＭ）制御によって、主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態になるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置２００では、主変換回路２０１に含まれる半導体モジュール２０２として、実施の形態１から実施の形態４のパワー半導体モジュール１，１ｂ，１ｃ，１ｄのいずれかが適用される。そのため、本実施の形態に係る電力変換装置２００は、向上された信頼性を有する。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では２レベルの電力変換装置としたが、３レベルの電力変換装置であってもよいし、マルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本発明が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明が適用されてもよい。
本発明が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本発明が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。
今回開示された実施の形態１−５はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１−５の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ｂ，１ｃ，１ｄ パワー半導体モジュール、５ 第１接合部、６ 第２接合部、７ 第３接合部、１０ 回路基板、１１ 絶縁基板、１１ａ 第１主面、１１ｂ 第２主面、１２ 回路パターン、１３ 裏面導体層、１５ 第１接合層、１９ パワー半導体素子、２０ 半導体基板、２１ ゲート電極、２２ ソース電極、２３ ドレイン電極、２４ 絶縁膜、２５，２６，２７ リード端子、２８，２９ 導電ワイヤ、３０ ケース、３１ 放熱部材、３１ａ 第３主面、３１ｂ 第４主面、３１ｆ フィン、３２ 金属オーバレイ層、３５ はんだ層、３５ｂ 第２接合層、３７ 外囲体、３８ 封止部材、４１ 導電パッド、４２ 下地層、４３ 第３接合層、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。
図３に示されるように、本実施の形態のパワー半導体モジュール１の製造方法は、第１接合層１５を用いて、パワー半導体素子１９を回路パターン１２に接合することを備える。具体的には、回路パターン１２上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍ以下の厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。
具体的には、放熱部材３１の第３主面３１ａ上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍ以下の厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。
具体的には、パワー半導体素子１９の第２電極（ソース電極２２）上に、銀ナノ粒子ペーストのような金属ナノ粒子ペーストを塗布する。金属ナノ粒子ペーストは、例えば、２０μｍ以上１００μｍ以下の厚さを有している。金属ナノ粒子ペーストを、例えば、１００℃以上２００℃以下の第１温度で仮焼結して、金属ナノ粒子仮焼結体を得る。

Claims (9)

  1. 回路基板と、
    半導体基板を含むパワー半導体素子と、
    少なくとも一つの接合部とを備え、
    前記少なくとも一つの接合部は、前記半導体基板から遠位する第１金属部材と、前記半導体基板に近位する第２金属部材と、前記第１金属部材と前記第２金属部材とを互いに接合する接合層とを含み、
    同一温度において、前記第１金属部材の０．２％耐力は、前記第２金属部材の０．２％耐力よりも小さく、かつ、前記接合層のせん断強度よりも小さい、パワー半導体モジュール。
  2. 前記同一温度において、前記第２金属部材の前記０．２％耐力は、前記接合層の前記せん断強度よりも大きい、請求項１に記載のパワー半導体モジュール。
  3. 前記回路基板は回路パターンを含み、
    前記パワー半導体素子は、前記回路パターンに対向する第１電極をさらに含み、
    前記少なくとも一つの接合部は、第１接合部を含み、
    前記第１接合部は、前記第１金属部材としての前記回路パターンと、前記第２金属部材としての前記第１電極と、前記接合層としての第１接合層とを含む、請求項１または請求項２に記載のパワー半導体モジュール。
  4. 放熱部材をさらに備え、
    前記回路基板は、絶縁基板と、回路パターンと、裏面導体層とを含み、
    前記絶縁基板は、前記パワー半導体素子に対向する第１主面と、前記第１主面とは反対側の第２主面とを含み、
    前記回路パターンは前記第１主面上に設けられており、
    前記裏面導体層は前記第２主面上に設けられており、
    前記少なくとも一つの接合部は、第２接合部を含み、
    前記第２接合部は、前記第１金属部材としての前記放熱部材と、前記第２金属部材としての前記裏面導体層と、前記接合層としての第２接合層とを含む、請求項１または請求項２に記載のパワー半導体モジュール。
  5. 前記パワー半導体素子は、前記回路パターンに対向する第１電極をさらに含み、
    前記少なくとも一つの接合部は、第１接合部をさらに含み、
    前記第１接合部は、前記第１金属部材としての前記回路パターンと、前記第２金属部材としての前記第１電極と、前記接合層としての第１接合層とを含む、請求項４に記載のパワー半導体モジュール。
  6. 前記パワー半導体素子に対向する導電パッド部分を含む導電パッドをさらに備え、
    前記パワー半導体素子は、前記回路基板から遠位する側に設けられた第２電極をさらに含み、
    前記第２電極の平面視において、前記導電パッドは前記第２電極よりも広い面積を有しており、
    前記少なくとも一つの接合部は、第３接合部を含み、
    前記第３接合部は、前記第１金属部材としての前記導電パッド部分と、前記第２金属部材としての前記第２電極と、前記接合層としての第３接合層とを含む、請求項１から請求項５のいずれか一項に記載のパワー半導体モジュール。
  7. 前記接合層は、金属ナノ粒子焼結体で形成されている、請求項１から請求項６のいずれか一項に記載のパワー半導体モジュール。
  8. 前記第１金属部材は、Ａｌで形成されており、
    前記第２金属部材は、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕまたはＣｕで形成されている、請求項１から請求項７のいずれか一項に記載のパワー半導体モジュール。
  9. 請求項１から請求項８のいずれか１項記載の前記パワー半導体モジュールを有し、かつ、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
JP2021513067A 2019-04-09 2019-04-09 パワー半導体モジュール及び電力変換装置 Active JP7126609B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015471 WO2020208713A1 (ja) 2019-04-09 2019-04-09 パワー半導体モジュール及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020208713A1 true JPWO2020208713A1 (ja) 2021-11-25
JP7126609B2 JP7126609B2 (ja) 2022-08-26

Family

ID=72750639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513067A Active JP7126609B2 (ja) 2019-04-09 2019-04-09 パワー半導体モジュール及び電力変換装置

Country Status (5)

Country Link
US (1) US11908822B2 (ja)
JP (1) JP7126609B2 (ja)
CN (1) CN113646876A (ja)
DE (1) DE112019007175T5 (ja)
WO (1) WO2020208713A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
WO2023190451A1 (ja) * 2022-03-30 2023-10-05 三井金属鉱業株式会社 接合体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254856A (ja) * 2012-06-07 2013-12-19 Toyota Central R&D Labs Inc モジュール
JP2014177031A (ja) * 2013-03-14 2014-09-25 Mitsubishi Materials Corp 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2017084881A (ja) * 2015-10-23 2017-05-18 富士電機株式会社 半導体装置
WO2017221730A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050440B2 (ja) 2006-08-01 2012-10-17 日産自動車株式会社 半導体装置及びその製造方法
US9673118B2 (en) * 2013-11-26 2017-06-06 Mitsubishi Electric Corporation Power module and method of manufacturing power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254856A (ja) * 2012-06-07 2013-12-19 Toyota Central R&D Labs Inc モジュール
JP2014177031A (ja) * 2013-03-14 2014-09-25 Mitsubishi Materials Corp 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2017084881A (ja) * 2015-10-23 2017-05-18 富士電機株式会社 半導体装置
WO2017221730A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
JP7126609B2 (ja) 2022-08-26
DE112019007175T5 (de) 2021-12-23
US11908822B2 (en) 2024-02-20
US20220108969A1 (en) 2022-04-07
WO2020208713A1 (ja) 2020-10-15
CN113646876A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
JP6881238B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP6752381B1 (ja) 半導体モジュールおよび電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
JP2021048255A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
JP6410998B1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
WO2020245890A1 (ja) パワーモジュール及び電力変換装置
JP7418474B2 (ja) 半導体装置および電力変換装置
WO2022064599A1 (ja) 半導体装置および電力変換装置
WO2022130523A1 (ja) 半導体装置、電力変換装置、および移動体
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
WO2024004024A1 (ja) パワーモジュール及び電力変換装置
WO2020255297A1 (ja) 半導体装置及び電力変換装置
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN111448653A (zh) 半导体装置及电力转换装置
JPWO2019171523A1 (ja) 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220816

R150 Certificate of patent or registration of utility model

Ref document number: 7126609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150