JP2024013569A - 半導体装置、半導体装置の製造方法および電力変換装置 - Google Patents

半導体装置、半導体装置の製造方法および電力変換装置 Download PDF

Info

Publication number
JP2024013569A
JP2024013569A JP2022115748A JP2022115748A JP2024013569A JP 2024013569 A JP2024013569 A JP 2024013569A JP 2022115748 A JP2022115748 A JP 2022115748A JP 2022115748 A JP2022115748 A JP 2022115748A JP 2024013569 A JP2024013569 A JP 2024013569A
Authority
JP
Japan
Prior art keywords
semiconductor device
hole
bonding material
semiconductor element
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022115748A
Other languages
English (en)
Inventor
泰成 日野
Yasunari Hino
康雄 田中
Yasuo Tanaka
真之介 曽田
Shinnosuke Soda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022115748A priority Critical patent/JP2024013569A/ja
Priority to US18/331,385 priority patent/US20240030087A1/en
Priority to DE102023118237.4A priority patent/DE102023118237A1/de
Priority to CN202310865586.7A priority patent/CN117438404A/zh
Publication of JP2024013569A publication Critical patent/JP2024013569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の電極と端子との接合強度を確保した半導体装置および当該半導体装置を用いた電力変換装置を提供する。【解決手段】半導体装置１は、電極３を有する半導体素子２と、基板４と、端子５ａと、接合材１１とを備える。端子５ａは貫通孔６を含み、貫通孔６の内部に段差部７を有する。接合材１１は、貫通孔６の内部の段差部７を覆い、かつ、半導体素子２の電極３に接している。【選択図】図２

Description

本開示は、半導体装置、半導体装置の製造方法および電力変換装置に関する。
近年、脱炭素社会の実現に向けた動きに伴い、パワー半導体装置などに代表される半導体装置がエアコンといった家電用途だけでなく、電気自動車やハイブリッド車といった車載用途や鉄道用途にまで用いられている。このような半導体装置の構成としては、たとえば貫通孔を有する端子と半導体素子の電極とがはんだなどの接合材にて接合され、半導体装置内において電気的に接続されているものが知られている（例えば、特開２０１７－１１７８４６号公報、特開２０１１－２０４８８６号公報参照）。
特開２０１７－１１７８４６号公報 特開２０１１－２０４８８６号公報
しかし、上記のような半導体装置は幅広い製品に適用されているため、高負荷の環境下（たとえば高温度環境下、あるいは振動環境下）における使用頻度が増加している。そのため、半導体装置の高信頼性と長寿命化が求められている。また、半導体素子上の電極と端子との接合部が、半導体装置としての信頼性と寿命に大きな影響を与えることが知られている。
本開示は、上記のような課題を解決する半導体装置であり、本開示の目的は、半導体素子の電極と端子との接合強度を確保した半導体装置および当該半導体装置を用いた電力変換装置を提供することである。
本開示に従った半導体装置は、半導体素子と、基板と、端子と、接合材とを備える。半導体素子は電極を有する。基板には半導体素子が搭載されている。端子は、半導体素子の電極に接続されている。端子には、段差部を有する貫通孔が設けられている。接合材は、貫通孔の段差部を覆い、半導体素子の電極と接している。
本開示に従った電力変換装置は、主変換回路と駆動回路と制御回路とを備える。主変換回路は、上記半導体装置を有し、入力される電力を変換し出力する。駆動回路は、半導体装置を駆動する駆動信号を半導体装置に出力する。制御回路は、駆動回路を制御する制御信号を駆動回路に出力する。
本開示に従った半導体装置の製造方法は、準備する工程と、半導体素子を搭載する工程と、半導体素子を接合する工程と、端子を搭載する工程と、端子を接合する工程とを備える。準備する工程では、基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子が準備される。半導体素子を搭載する工程では、基板上に第１接合材を介して半導体素子を搭載する。半導体素子を接合する工程では、第１接合材を加熱することにより、基板に第１接合材を介して半導体素子を接合する。端子を搭載する工程では、半導体素子の電極上に第２接合材を介して端子を搭載する。端子を接合する工程では、第２接合材を加熱することにより、電極に第２接合材を介して端子を接合する。端子を接合する工程では、第２接合材が貫通孔の段差部を覆うとともに、半導体素子の電極に接している。
本開示に従った半導体装置の製造方法は、準備する工程と、半導体素子を搭載する工程と、端子を搭載する工程と、接合する工程と、を備える。準備する工程では、基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子が準備される。半導体素子を搭載する工程では、基板上に第１接合材を介して半導体素子を搭載する。端子を搭載する工程では、半導体素子の電極上に第２接合材を介して端子を搭載する。接合する工程では、第１接合材および第２接合材を加熱することにより、基板に第１接合材を介して半導体素子を接合するとともに、電極に第２接合材を介して端子を接合する。接合する工程では、第２接合材が貫通孔の段差部を覆うとともに、半導体素子の電極に接している。
本開示に従った半導体装置の製造方法は、準備する工程と、端子を搭載する工程と、端子を接合する工程とを備える。準備する工程では、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する。端子を搭載する工程では、半導体素子の電極に貫通孔が重なるように、電極上に端子を搭載する。端子を接合する工程では、流動性を有する接合材を貫通孔の内部に供給することにより、電極に接合材を介して端子を接合する。端子を接合する工程では、接合材が貫通孔の段差部を覆うとともに、半導体素子の電極に接している。
上記によれば、半導体素子の電極と端子との接合強度を確保した半導体装置および当該半導体装置を用いた電力変換装置を得ることができる。
実施の形態１に係る半導体装置の上面を示す部分平面図である。 図１の線分ＩＩ－ＩＩにおける断面図である。 図２の領域ＩＩＩにおける部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の変形例を示す部分拡大断面図である。 実施の形態１に係る半導体装置の製造方法のフロ－チャ－トである。 実施の形態１に係る半導体装置の製造方法のフロ－チャ－トの変形例である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 図１３の領域ＸＩＶにおける部分拡大断面図である。 実施の形態３に係る半導体装置の変形例の断面図である。 図１５の領域ＸＶＩにおける部分拡大断面図である。 実施の形態４に係る半導体装置の断面図である。 図１７の領域ＸＶＩＩＩにおける部分拡大断面図である。 実施の形態４に係る半導体装置の製造方法のフロ－チャ－トである。 実施の形態５に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の接合材搭載後の部分拡大断面図である。 図２０の領域ＸＸＩＩにおける部分拡大断面図である。 実施の形態５に係る半導体装置の変形例の断面図である。 実施の形態５に係る半導体装置の変形例の接合材搭載後の部分拡大断面図である。 図２３の領域ＸＸＶにおける部分拡大断面図である。 実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、本開示の実施の形態を説明する。なお、特に言及しない限り、以下の図面において同一または対応する部分には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置１の上面から見た部分平面図である。図２は、図１の線分ＩＩ－ＩＩにおける断面図である。図３は、図２の領域ＩＩＩにおける半導体装置１の部分拡大断面図である。
図１から図３に示された半導体装置１は、たとえば電力用の半導体装置であって、半導体素子２と、基板４と、端子５ａと、端子５ｂと、端子５ｃと、金属ワイヤ配線１２と、封止樹脂１４と、絶縁放熱シ－ト１３とを主に備える。図３に示されるように、半導体素子２は電極３を有する。図２に示されるように、半導体素子２は基板４の表面（上面）に接合部１１ｃを介して搭載される。半導体素子２は基板４と対向する面（底面）の反対の面（上面）に電極３を有する。端子５ａ及び端子５ｂには貫通孔６が形成されている。端子５ａ、５ｂの貫通孔６内部では、それぞれの貫通孔６の側面に複数の凹状の段差部７が形成されている。電極３は接合材１１により構成される接合部１１ａによって端子５ａと接続されている。接合部１１ａは、端子５ａの貫通孔６の側面に形成された段差部７を覆うように貫通孔６の内部を充填している。つまり、電極３は接合部１１ａにより端子５ａの貫通孔６が形成された領域と接続されている。
基板４は、接合材１１により構成される接合部１１ｂにより端子５ｂと接続されている。接合部１１ｂは、端子５ｂの貫通孔６の側面に形成された段差部７を覆うように貫通孔６の内部を充填している。基板４は、接合部１１ｂにより端子５ｂの貫通孔６が形成された領域と接続されている。端子５ｃは、金属ワイヤ配線１２を介して半導体素子２の電極（図示せず）と接続される。基板４は、半導体素子２を搭載している面と反対の面（底面）において、絶縁放熱シ－ト１３と接続されている。
図１および図２に示されるように、基板４の表面には２つの半導体素子２が搭載されている。２つの半導体素子２はそれぞれ電極３（図３参照）を含む。２つの半導体素子２の電極３は、それぞれ端子５ａと接合部１１ａにより接続されている。つまり、端子５ａには半導体素子２上に位置する領域に貫通孔６が形成されている。図１および図２に示された半導体装置１では、端子５ａに２つの貫通孔６が形成されている。端子５ａは２つの半導体素子２上から封止樹脂１４の外側へ延在している。端子５ｂは、基板４の上面における外周部に接合部１１ｂにより接続されている。図１に示される平面視において、端子５ａの延在する方向に沿うように端子５ｃが伸びている。
半導体素子２、基板４、端子５ａの一部、端子５ｂの一部、および端子５ｃの一部は、封止樹脂１４によって覆われている。端子５ａ、端子５ｂ、および端子５ｃは、封止樹脂１４の外部において外部機器と接続できるように、それぞれの一部が封止樹脂１４の表面から外側へ延在している。端子５ａ、端子５ｂ、および端子５ｃは、封止樹脂１４の外側に延在している部分において、たとえばフォ－ミングにより屈曲していてもよい。端子５ａ、端子５ｂおよび端子５ｃの上記部分には、回路基板または他の半導体装置と電気的に接続するための配線または端子などの導電体（図示せず）が接続されている。導電体と上記部分との接続方法は、任意の方法を用いることができるが、たとえばネジなどの固定部材により導電体と上記部分とを固定してもよい。
図１および図２に示されるように、半導体装置１の回路構成は、１つのモジュ－ルに２つの半導体素子２を搭載したいわゆる２ｉｎ１タイプとなっている。半導体装置１の回路構成は、たとえばインバ－タ回路における上ア－ムもしくは下ア－ムを示している。半導体装置の回路構成は、必ずしも２ｉｎ１タイプでなくてもよい。たとえば、当該回路構成として、１ｉｎ１タイプあるいは６ｉｎ１タイプなどを採用してもよい。
半導体素子２は、電力を制御するいわゆる電力用の半導体素子２である。半導体装置１に搭載される半導体素子２の数は少なくとも１以上である。なお、半導体素子２は、半導体装置１の仕様に応じて複数の半導体素子２を搭載してもよい。また、半導体素子２として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、またはダイヤモンドといった材料を用いてもよい。このようなシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を半導体素子２の基材として用いることができる。ワイドバンドギャップ半導体材料を基材として用いた場合、高効率および高温対応可能な半導体装置１が得られる。特に、接合材１１としての接合部１１ａが銀（Ａｇ）等を材料とした焼結材の場合、接合部１１ａの耐熱性が向上する。この場合、高温での動作が可能な炭化珪素を用いた電力用の半導体素子２を好適に用いることができる。この結果、珪素を基材とした半導体素子を用いた場合よりも高温での動作が可能な半導体装置１を実現できる。
半導体素子２の種類としては、特に限定する必要はないが、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ショットキ－バリアダイオ－ド等を用いることができる。また、例えば、半導体素子２は、ＩＧＢＴおよび還流ダイオ－ドが１つの半導体チップに集積されたＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）であってもよい。半導体素子２の一辺の長さは、たとえば１．５ｍｍ以上１５ｍｍ以下である。
図２に示されるように、基板４において半導体素子２を搭載している面と反対側の表面上に、絶縁放熱シ－ト１３が接続されている。基板４を構成する材料は、高熱伝導性を有している材料であればよい。たとえば、基板４は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銅－モリブデン（ＣｕＭｏ）合金などの金属材料で構成されてもよい。また、基板４は、炭化珪素－アルミ複合材（ＡｌＳｉＣ）または炭化珪素－マグネシウム複合材（ＭｇＳｉＣ）などの複合材料で構成されてもよい。
絶縁放熱シ－ト１３は、絶縁層１３ａと金属層１３ｂとを含む。絶縁層１３ａは基板４の底面（半導体素子２が固定された上面と反対の面）に接続されている。金属層１３ｂは、絶縁層１３ａにおいて基板４と接続された面と反対の面に接続されている。絶縁放熱シ－ト１３は、絶縁層１３ａと金属層１３ｂとが積層された積層構造（２層構造）を有する。金属層１３ｂにおいて、絶縁層１３ａと接続された面と反対の面は封止樹脂１４から露出している。なお、絶縁放熱シ－ト１３は２層構造でなくてもよい。つまり、絶縁放熱シ－ト１３は絶縁層１３ａと、その他複数の金属層１３ｂとを含んでもよい。たとえば、絶縁放熱シ－ト１３において、２層以上の金属層１３ｂが積層配置されていてもよい。
絶縁放熱シ－ト１３の熱伝導率は、たとえば２Ｗ／（ｍ・Ｋ）以上１８Ｗ／（ｍ・Ｋ）以下である。絶縁放熱シ－ト１３の厚さは、たとえば０．１ｍｍ以上０．２ｍｍ以下である。絶縁層１３ａは、例えばフィラ－を含む樹脂により構成されてもよい。フィラ－としては、たとえばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、または窒化ホウ素（ＢＮ）のいずれかを含むフィラ－を用いることができる。絶縁層１３ａの材料として、上記の様なフィラ－が充填された樹脂を用いることができる。当該樹脂としては、たとえばエポキシ樹脂を用いることができる。金属層１３ｂを構成する材料には、熱伝導性に優れた金属が含まれる。当該金属としては、たとえば銅（Ｃｕ）、またはアルミニウム（Ａｌ）を用いることができる。
図２および図３に示されるように、端子５ａは貫通孔６が設けられている。貫通孔６は接合材１１で満たされ、端子５ａと半導体素子２の電極３とが接続されるように接合部１１ａが形成される。端子５ａは、半導体素子２の電極３と対向している第１主面８ａと第１主面８ａの反対側にある第２主面８ｂを有している。接合部１１ａと端子５ａとの界面は、貫通孔６の内部の側面だけでなく、端子５ａの第１主面８ａおよび第２主面８ｂにまで及ぶように、接合部１１ａが形成される。端子５ｂも端子５ａと同様に貫通孔６が設けられている。接合部１１ａと同様に、端子５ｂと基板４とが接続されるように接合部１１ｂが形成される。
端子５ａ、端子５ｂ、端子５ｃを構成する材料は、たとえば銅（Ｃｕ）である。なお、端子５ａ、端子５ｂ、端子５ｃを構成する材料は、導電性に加え、放熱性を有する材料であればよい。たとえば、端子５ａ、端子５ｂ、端子５ｃを構成する材料は、銅（Ｃｕ）、またはアルミニウム（Ａｌ）のいずれかを含む合金、あるいはこれらの金属を積層した複合材料であってもよい。
端子５ａ、端子５ｂ、端子５ｃの厚みは、たとえば０．３ｍｍ以上１．２ｍｍ以下である。端子５ａ、端子５ｂ、端子５ｃは、後述する製造工程において、タイバ－カットまたはリ－ドカットを行うまで、一体化されたリ－ドフレ－ムを構成している。なお、端子５ａ、端子５ｂ、端子５ｃを流れる電流の容量に応じて、図２に示すＣ方向における端子５ａ、端子５ｂ、端子５ｃのそれぞれの厚み、および図１に示すＢ方向における端子５ａ、端子５ｂ、端子５ｃのそれぞれの幅を適宜変更してもよい。例えば、半導体素子２の電極（制御電極）と接続される金属ワイヤ配線１２を流れる電流の容量は、端子５ａおよび端子５ｂを流れる電流の容量より相対的に小さい。そのため、端子５ａおよび端子５ｂと比較して、端子５ｃの厚みと幅は小さくてもよい。これにより、半導体装置１を小型化できる。また、近年、半導体装置１において求められる電流の容量が増加傾向にある。たとえば、半導体装置１の定格電流が１０００Ａを超えることもある。このような場合、端子５ａ、端子５ｂの厚さは上述した１．２ｍｍを超えてもよい。
金属ワイヤ配線１２を構成する材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、および金（Ａｕ）からなる群から選択されるいずれか１つを含む金属である。なお、金属ワイヤ配線１２は上記の群から選択される合金からなる金属でもよい。また、金属ワイヤ配線１２は、加圧と超音波振動とにより端子５ｃおよび半導体素子２の電極に接合される。金属ワイヤ配線１２は、半導体素子２を制御するため電流を流す配線である。このため、金属ワイヤ配線１２に求められる電流の容量は相対的に小さい。したがって、金属ワイヤ配線１２と半導体素子２の電極および端子５ｃとの接合面積を小さくできる。そのため、金属ワイヤ配線１２の直径は、たとえば０．０２ｍｍ以上０．２ｍｍ以下である。
封止樹脂１４の主成分となる材料は、たとえば熱硬化性樹脂である。熱硬化性樹脂としては、たとえばエポキシ樹脂を用いることができる。なお、封止樹脂１４を構成する上記材料は、熱硬化性に加え、半導体装置１の外形サイズ及び内部構造に応じた弾性率、密着性、耐熱性及び絶縁性を有する樹脂でもよい。例えば、当該材料として、エポキシ樹脂の他に、シリコ－ン樹脂、フェノ－ル樹脂、ポリイミド樹脂等を用いてもよい。また、半導体装置１としての強度および熱伝導性を確保するため、封止樹脂１４は、分散された微粒子またはフィラ－を含んでもよい。微粒子およびフィラ－を構成する材料は、たとえば無機セラミックス材料であってもよい。無機セラミックス材料は、たとえば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、窒化ホウ素（ＢＮ）、ダイヤモンド、炭化珪素（ＳｉＣ）または酸化ホウ素（Ｂ２Ｏ３）である。封止樹脂１４は、微粒子またはフィラ－を含むことで、発熱する半導体素子２から半導体装置１外部への放熱性を向上させることができる。
ここで、本実施の形態１に係る半導体装置１の特徴は、図２および図３で示されるように、端子５ａ、端子５ｂの貫通孔６の側面６ａに凹状の段差部７を設けた点である。具体的には、図３に示されるように、段差部７は、第１段差面７ａと第２段差面７ｂと第３段差面７ｃとで構成されている。第１段差面７ａおよび第２段差面７ｂは、それぞれ貫通孔６の側面６ａと交差するように伸びている。第１段差面７ａおよび第２段差面７ｂは、互いに平行となるように対面している。第１段差面７ａおよび第２段差面７ｂは、貫通孔６の側面６ａに対して垂直な方向に延びている。
第３段差面７ｃは、貫通孔６の側面６ａに沿った方向に延びている。第３段差面７ｃは、たとえば貫通孔６の側面６ａの延在方向と並行である。第３段差面７ｃは、第１段差面７ａおよび第２段差面７ｂとそれぞれ交差している。第３段差面７ｃは、図３に示される断面において第１段差面７ａおよび第２段差面７ｂと直交していてもよい。第３段差面７ｃは貫通孔６の中心軸Ｒから見て、段差部７において最も中心軸Ｒから離れた位置に配置されている。このような段差部７は、貫通孔６の側面６ａにエッチングなどの化学的加工法あるいは機械加工などの物理的加工法によって形成される。なお、段差部７は、貫通孔６の内周面において、中心軸Ｒを中心とした周方向に伸びるように形成されている。段差部７は、貫通孔６の内周面の全周に形成されていてもよいし、後述するように内周面の周方向における一部のみに形成されていてもよい。
このような段差部７を貫通孔６の側面６ａに設けることで、端子５ａと接合部１１ａとの接合面積が増加するので、アンカ－効果が得られる。その結果、接合部１１ａと端子５ａとの接合強度が大幅に向上し、高信頼性と長寿命の半導体装置１を得ることができる。段差部７は、少なくとも１つあればアンカ－効果を得られる。なお、アンカ－効果をより増大させるという観点から、段差部７を複数設けることが好ましい。また、アンカ－効果の向上という観点から、段差部７は貫通孔６の中心軸Ｒに対して対称的に設けられてもよいが、当該中心軸Ｒに対して非対称的に設けられてもよい。たとえば、図４に示されるように、貫通孔６の側面６ａの一部のみに段差部７が設けられてもよい。
また、図５に示されるように、貫通孔６の側面６ａにおいて、雌ねじの形状となる段差部７が設けられてもよい。ここで、図４および図５は、図１から図３に示された半導体装置１の変形例を示す部分拡大断面図である。図４および図５は図３に対応する。図５に示された半導体装置１では、段差部７が第１段差面７ａと第２段差面７ｂとのみで構成されている。第１段差面７ａと第２段差面７ｂとの交線７ｄは、中心軸Ｒを中心とした螺旋状に配置されている。第１段差面７ａと第２段差面７ｂとが交差するように、第１段差面７ａおよび第２段差面７ｂは貫通孔６の側面６ａに対して角度を持って交差している。つまり、第１段差面７ａと第２段差面７ｂとは、図５に示される中心軸Ｒを含む断面において、側面６ａに対して傾斜するように形成されている。
図３に示されるように、貫通孔６の側面６ａから第３段差面７ｃまでの距離である段差幅ｔは、端子５ａの厚さ方向(図３のＣ方向）に並ぶ複数の段差部７においてほぼ均一である。段差幅ｔは、端子５ａの第１主面８ａおよび第２主面８ｂにおける端子５ａと接合材１１との接合幅ｗとほぼ同一である。なお、段差幅ｔは、接合幅ｗと異なっていてもよい。例えば、段差幅ｔは、端子５ａの第１主面８ａ及び第２主面８ｂにおける端子５ａと接合材１１との接合幅ｗより短くてもよい。ただし、後述するボイドの生成または溶剤の残存を回避するため、段差幅ｔは、貫通孔６の孔径Ｄに対し、０．５倍以下であることが好ましい。
段差部７の形状は、任意の形状を採用し得るが、当該段差部７の加工法によって変更されてもよい。図６および図７は、図１から図３に示された半導体装置１の変形例を示す部分拡大断面図である。図６および図７は図３に対応する。図６に示されるように、半導体装置１の変形例では、段差部７が第１段差面７ａと第２段差面７ｂとのみで構成されている。図６に示される断面において、第１段差面７ａの延在方向と第２段差面７ｂの延在方向とは交差している。つまり、図６に示された段差部７の断面形状はＶ字状である。
また、図７に示されるように、貫通孔６の中心軸Ｒを含む断面での段差部７の断面形状が、曲面により構成される凹形状であってもよい。図７に示されるような、内周面が曲面により構成される凹形状の段差部７は、エッチングなどの化学的加工法により貫通孔６の内周面を加工することにより形成できる。このような形状の段差部７を形成することで、半導体装置１の動作中に、接合部１１ａにおいて生じる応力および歪を緩和することができる。ただし、段差部７の段差幅ｔが大きくなると、接合部１１ａに生じる応力および歪が大きくなる場合があるので、注意が必要となる。
上記半導体装置１において使用される接合材１１を構成する材料は、たとえば、はんだ、焼結材、または接着剤からなる群から選択されるいずれかである。接合材１１として、錫（Ｓｎ）を含む導電性金属であるはんだを用いる場合、接合材１１としてのはんだを溶融した際に、貫通孔６の段差部７を含む内部だけでなく、端子５の第１主面８ａと第２主面８ｂとにおいて貫通孔６に隣接する領域にまで、はんだが十分濡れ広がるようにすることが好ましい。この場合、接合材１１と端子５との界面における接合面積を大きくできるので、当該界面における接合強度を確保できる。たとえば、図３に示されるように、端子５ａと半導体素子２とを接合する接合部１１ａをリベットのような形状とすることができる。この場合、接合部１１ａと端子５ａとの界面が段差部７を含む貫通孔６の側面６ａだけでなく、端子５ａの第１主面８ａおよび第２主面８ｂまで及ぶように形成される。つまり、端子５ａの第２主面８ｂにおいて、接合部１１ａの一部が露出している。接合部１１ａのうち、端子５ａの第２主面８ｂから突出する部分の表面は曲面で構成される。
半導体素子２は、半導体装置１の動作中に発熱する。そのため、接合材１１である接合部１１ａとして、放熱性において優れた銀（Ａｇ）または銅（Ｃｕ）を含む金属の微粒子を用いた焼結材を用いてもよい。接合部１１ａが焼結材の場合、端子５に設けられた貫通孔６は上面である第２主面８ｂにおいて開口しているため、貫通孔６内部に配置された接合部１１ａとなるべき焼結材の加熱工程において、焼結材に含まれる溶剤は十分揮発される。このため、接合部１１ａとなるべき焼結材から溶剤を確実に除去できる。このような効果は、端子５ｂの貫通孔６に配置される接合部１１ｂにおいても同様に得られる。なお、溶剤としては、金属の微粒子が凝集しないように、金属の微粒子の表面に設けられた有機皮膜、および当該焼結材をペ－スト化するために金属の微粒子と混練された溶剤が挙げられる。
ここで、接合部１１ａとなるべき焼結材の加熱工程後、大量の溶剤が接合部１１ａ内に残った場合、接合部１１ａにおいて溶剤に起因する空隙（ボイド）が発生する。この結果、段差部７に接合材１１が満たされず、接合部１１ａおよび接合部１１ｂの強度が不十分となる。また、接合部１１ａおよび接合部１１ｂ内に大きなボイドが形成されると、接合部１１ａおよび接合部１１ｂの信頼性、寿命、および熱伝導率が低下する。一方、本実施の形態に係る半導体装置１では、接合材１１として焼結材を用いる場合、端子５を貫通孔６が貫通している（貫通孔６が閉ざされていない形状である）ため、焼結材における溶剤は加熱工程において接合部１１ａおよび接合部１１ｂから十分に除去される。このため、上記の問題の発生を防ぐことができる。
なお、焼結材の濡れ性ははんだの濡れ性より劣っているため、焼結材を用いた接合部１１ａの形状は図８に示すような形状となる。ここで、図８は、図１から図３に示された半導体装置１の変形例を示す部分拡大断面図である。図８は図３に対応する。図８に示された半導体装置１の接合部１１ａは焼結材により構成されている。図８に示された接合部１１ａの上面はほぼ平坦な平面となっている。また、端子５ａの第１主面８ａおよび第２主面８ｂのそれぞれの上に配置された接合部１１ａの表面は、第１主面８ａまたは第２主面８ｂに対して垂直な方向に伸びている。
接合材１１により構成される接合部１１ａ、１１ｂにおいて、たとえば１００Ｗ／（ｍ・Ｋ）以上の高熱伝導率が必要ない場合、接合材１１としては、樹脂を含んだ焼結材または接着剤を用いてもよい。接合材１１が樹脂を含んだ焼結材あるいは接着剤の場合、接合部１１ａ、接合部１１ｂは樹脂により低弾性化する。この結果、高信頼性および長寿命の接合部１１ａおよび接合部１１ｂが得られる。また、半導体素子２を基板４に接合する接合部１１ｃでは、板状の接合材１１を用いることができるが、生産性向上を図るために、ペ－スト状の接合材１１を用いてもよい。ペ－スト状の接合材１１は、たとえばスクリ－ン印刷法により基板４の表面に配置されてもよい。
図９に示されるように、端子５ａおよび端子５ｂでは、接合材１１と接触する表面上にめっき層１０が設けられてもよい。図９は、図１から図３に示された半導体装置１の変形例を示す部分拡大断面図である。図９は図３に対応する。めっき層１０は、ニッケル（Ｎｉ）めっき層、銀（Ａｇ）めっき層、および錫（Ｓｎ）めっき層からなる群から選択されるいずれかでもよい。めっき層１０の厚さは０．００１ｍｍ以上０．００２ｍｍ以下である。図９では、めっき層１０が接合部１１ａと端子５ａとの界面全体に形成されているが、接合部１１ａと端子５ａとの界面および接合部１１ｂと端子５ｂとの界面において、めっき層１０は一部に設けられてもよい。
＜半導体装置の製造方法＞
図１０は、実施の形態１に係る半導体装置１の製造方法を説明するフロ－チャ－トである。以下、半導体装置１の製造方法を説明する。図１０に示されるように、半導体装置１の製造方法では、基板４と半導体素子２を準備する工程（Ｓ１）が実施される。この工程（Ｓ１）では、基板４、半導体素子２および接合材１１など後述する工程において必要な部材が準備される。
次に、第１搭載工程（Ｓ２）が実施される。この工程（Ｓ２）では、基板４の表面上に第１接合材としての接合材１１を介して半導体素子２を搭載する。具体的には、まず半導体素子２の平坦面のサイズに応じた板状の接合材１１を、基板４の表面における予め定められた位置に配置する。更に、接合材１１の上に、半導体素子２を搭載する。必要に応じて、基板４、接合材１１、および半導体素子２の位置がずれないように、位置決めおよび固定用の専用治具を用いてもよい。専用治具は、例えば、カ－ボン材により構成される。専用治具には、基板４、接合材１１、および半導体素子２が容易に位置決めできるようにこれらの部材を配置するための開口部が設けられている（図示省略）。
次に、第１接合工程（Ｓ３）が実施される。この工程（Ｓ３）では、接合材１１を介して半導体素子２と基板４とを接合する。具体的には、接合材１１と半導体素子２とを搭載した基板４を、加熱及び冷却するリフロ－装置に投入する。その後、リフロ－装置による加熱により、接合材１１が溶融する。その後、接合材１１と半導体素子２とが搭載された基板４を冷却する。この結果、半導体素子２と基板４が凝固した接合材１１により構成される接合部１１ｃによって接合される。なお、接合材１１の材料（たとえば、はんだ、焼結材、または接着剤など）の材料組成に応じた温度プロファイルに従って、加熱および冷却を実施する必要がある。なお、上述のような専用治具を用いる場合は、専用治具も上記基板４と一緒にリフロ－装置に投入し、加熱および冷却が実施される。
次に、金属ワイヤ配線工程（Ｓ４）が実施される。この工程（Ｓ４）では、ワイヤボンディング装置により、外部に接続される端子５ｃと半導体素子２の電極（制御電極）とを、金属ワイヤ配線１２（図１参照）を介して接続する。
次に、第２搭載工程（Ｓ５）が実施される。この工程（Ｓ５）では、半導体素子２の電極３（図３参照）の上に第２接合材としての接合材１１を介して端子５ａ（図２参照）が配置される。接合材１１は、電極３のサイズに応じたサイズを有する板状の接合材である。端子５ａには段差部７を有する貫通孔６が形成されている。接合材１１上に貫通孔６が位置するように、端子５ａは位置決めされる。また、基板４の表面上に板状の接合材１１を介して端子５ｂ（図２参照）が配置される。端子５ｂには、段差部７を有する貫通孔６が形成されている。接合材１１上に貫通孔６が位置するように、端子５ｂは位置決めされる。必要に応じて、半導体素子２の電極３の上に搭載された接合材１１、基板４の表面上に搭載された接合材１１、端子５ａ、および端子５ｂの位置がずれないように、位置決めおよび固定するための専用治具を用いてもよい。
次に、第２接合工程（Ｓ６）が実施される。この工程（Ｓ６）では、接合材１１を介して半導体素子２の電極３と端子５ａとを、並びに基板４と端子５ｂとを接合する。具体的には、接合材１１、端子５ａ、および端子５ｂを搭載した基板４を、加熱及び冷却するリフロ－装置に投入する。次に、リフロ－装置での加熱により、接合材１１が溶融する。なお、このときの加熱温度は第１接合工程（Ｓ３）での加熱温度より低い。その後、溶融した接合材１１を冷却することで半導体素子２と端子５ａ、ならびに基板４と端子５ｂとが接合材１１からなる接合部１１ａおよび接合部１１ｂにより接合される。なお、接合材１１の材料（たとえば、はんだ、焼結材、および接着剤など）の材料組成に応じた温度プロファイルに従って、加熱および冷却が実施される。また、本工程（Ｓ６）で溶融した接合材１１の融点は、基板４と半導体素子２との接合で用いた、接合部１１ｃを構成する接合材１１の融点より低い。これは、本工程（Ｓ６）の加熱において、第１接合工程（Ｓ３）にて既に基板４と半導体素子２とを接合した接合材１１を溶融させないためである。
また、上記工程（Ｓ６）の後、接合部１１ａおよび接合部１１ｂは貫通孔６内に配置されているため、それぞれ端子５ａおよび端子５ｂの上面（第２主面８ｂ）側から視認できる。このため、半導体装置１の上面側（端子５ａの第２主面８ｂ側）から、貫通孔６に接合材１１が満たされていることを容易に確認できる。また、接合材１１と当該接合材１１の周辺部材とを半導体装置１の上面側から識別できるので、たとえば接合部１１ａおよび接合部１１ｂの状態について、画像処理による自動検査を容易に行うことができる。
次に、封止工程（Ｓ７）が実施される。この工程（Ｓ７）では、トランスファ－モ－ルドにて、封止樹脂１４により半導体素子２を封止する。具体的には、タブレット形状の封止樹脂１４と絶縁放熱シ－ト１３（図２参照）とを準備する。トンラスファ－モ－ルドを行う装置の金型内に、絶縁放熱シ－ト１３を搭載する。次に、絶縁放熱シ－ト１３上に、半導体素子２および端子５ａ、端子５ｂ、端子５ｃが接合されている基板４を搭載する。次に、タブレット形状の封止樹脂１４を装置内に投入する。次に、金型内を加熱することにより、絶縁放熱シ－ト１３と基板４とが密着し、同時に、端子５ａ、端子５ｂ、端子５ｃの一部を除いて、半導体素子２、基板４および端子５ａ、端子５ｂ、端子５ｃを溶融した封止樹脂１４により封止する。次に、キュア処理を行って封止樹脂１４を硬化させる。端子５ａ、端子５ｂ、端子５ｃがリ－ドフレ－ムから構成される場合、タイバ－、レジン、およびリ－ドフレ－ムの枠をカットする。次に、封止樹脂１４から突出している端子５ａ、端子５ｂ、端子５ｃの一部（先端部）をフォ－ミングし、屈曲させる。最後に、半導体装置１としての電気特性を満たしているか検査を行う。このようにして、図１から図３に示された半導体装置１が製造される。
次に、半導体装置１の製造方法の変形例を示す。図１１は、実施の形態１に係る半導体装置１の製造方法の変形例を説明するフロ－チャ－トである。図１１に示された半導体装置１の製造方法は、基本的には図１０で示された半導体装置１の製造方法と同様の工程を備えるが、図１０で示された第１搭載工程（Ｓ２）以後の工程が異なる。
図１１に示されるように、図１０に示された工程（Ｓ１）および工程（Ｓ２）と同様に基板４と半導体素子２を準備する工程（Ｓ１ａ）および第１搭載工程（Ｓ２ａ）が実施される。その後、第２搭載工程（Ｓ３ａ）が実施される。この工程（Ｓ３ａ）は、図１０で示された第２搭載工程（Ｓ２）と同じ工程である。なお、上述した工程（Ｓ２ａ）より先に工程（Ｓ３ａ）が実施されてもよい。
次に、第１接合工程（Ｓ４ａ）が実施される。この工程（Ｓ４ａ）では、図１０で示された第１接合工程（Ｓ３）と第２接合工程（Ｓ６）とが同時に実施される。つまり、半導体素子２および端子５ａ、端子５ｂが接合材１１を介してその上面上に積層配置された基板４を、リフロ－装置に投入する。リフロ－装置での加熱・冷却により、基板４と半導体素子２との接合、半導体素子２と端子５ａとの接合、および基板４と端子５ｂとの接合が同時に実施される。
その後、図１０に示された工程（Ｓ４）および工程（Ｓ７）と同様に、金属ワイヤ配線工程（Ｓ５ａ）および封止工程（Ｓ６ａ）を実施する。このようにしても図１から図３に示された半導体装置１を得ることができる。
図１１に示された半導体装置１の製造方法では、図１０に示された半導体装置１の製造方法に比べ、リフロ－装置による加熱および冷却処理の回数を削減することができる。この結果、半導体装置１の製造工程における生産性を高めることができる。また、加熱および冷却処理の回数を減らすことができるので、半導体装置１の熱履歴を抑制できる。これにより、当該熱履歴に起因する不良、たとえば半導体素子２と基板４とを接合している接合部１１ｃに発生する歪み、あるいは半導体装置１の各部材の反り、の発生を抑制できる。また、半導体素子２、接合材１１および端子５ａ、５ｂの位置合わせのために専用治具を使用している場合、上記工程（Ｓ４ａ）の前に上記部材の位置合わせをまとめて行えばよいため、図１０に示された半導体装置の製造方法と比べて専用治具を用いた作業工数を削減できる。また、接合部１１ａ、接合部１１ｂ、および接合部１１ｃを形成している接合材１１において、同一の接合材１１を用いることができる。このため、接合部１１ａおよび接合部１１ｂと、接合部１１ｃとで接合材１１の種類を変更する場合と比べて、作業を簡略化できるとともに、各接合部に対して設計とは異なる種類の接合材１１を適用する、といった問題の発生を抑制できる。
＜作用効果＞
本開示に従った半導体装置１は、電極３を有する半導体素子２と、基板４と、端子５ａ、端子５ｂ、端子５ｃと、金属ワイヤ配線１２と、封止樹脂１４とを備える。半導体素子２は基板４の上に接合材１１を介して搭載される。半導体素子２は基板４と対向する面の反対の面に電極３を有する。端子５ｃは金属ワイヤ配線１２を介して半導体素子２の電極３と接続される。端子５ａ及び端子５ｂは貫通孔６を含み、それぞれの貫通孔６の内部に複数の凹状の段差部７を有する。接合材１１は、貫通孔６の内部の段差部７を覆い、かつ、半導体素子２の電極３に接している。つまり、電極３は、端子５ａの貫通孔６の内部にある段差部７を覆う接合材１１を含む接合部１１ａと接続される。基板４は、端子５ｂの貫通孔６の内部にある段差部７を覆う接合材１１を含む接合部１１ｂと接続される。
このようにすれば、端子５ａと接合部１１ａとの接合面積、および端子５ｂと接合部１１ｂとの接合面積が増加するので、アンカ－効果が得られる。このため、貫通孔６に段差部７がない場合よりも、接合部１１ａの接合強度を向上させることができる。この結果、高信頼性を有し長寿命な半導体装置１を得ることができる。また、接合部１１ａに亀裂が生じても、接合部１１ａの形状が複雑になっているため、亀裂進展を抑制することができる。なお、接合部１１ｂにおいても同様の効果が得られる。
上記半導体装置１において、図３に示されるように、接合材１１は貫通孔６の内部から第１主面８ａ上および第２主面８ｂ上にまで延在している。つまり、端子５ａと半導体素子２とを接合する接合部１１ａは、接合部１１ａと端子５ａとの界面が段差部７を含む貫通孔６の側面６ａだけでなく、端子５ａの第１主面８ａおよび第２主面８ｂにまで及ぶように形成される。このようにすれば、接合部１１ａはリベットのような形状となり、接合部１１ａの接合強度は増加する。なお、接合部１１ｂも同様の効果が得られる。
上記半導体装置１において使用される接合材１１を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか１つを含んでもよい。接合材１１がはんだである場合、はんだの濡れ性により、接合材１１が端子５の表面（貫通孔６の側面６ａおよび段差部７の表面）と密着するので、接合部１１ａと端子５との接合強度を確保できる。
接合材１１が銀（Ａｇ）または銅（Ｃｕ）を含む金属の微粒子を用いた焼結材である場合、放熱性に優れた接合部１１ａが得られる。また、貫通孔６が閉ざされていない形状であるため、接合部１１ａを形成するための加熱工程において、焼結材に含まれる溶剤は十分揮発され、接合部１１ａから当該溶剤を除去できる。その結果、貫通孔６の段差部７を接合材１１で確実に覆うことができるとともに、接合部１１ａにおいてボイドが形成されることを防ぐことができる。接合材１１が、樹脂を含んだ焼結材または接着剤の場合、接合部１１ａ、接合部１１ｂを低弾性化することができる。この結果、高信頼性および長寿命の半導体装置１が得られる。
上記半導体装置１において、端子５ａ、端子５ｂは、接合材１１と接する領域に形成されためっき層１０を含む。つまり、端子５ａ、５ｂでは、接合材１１との界面上にめっき層１０が設けられてもよい。上記めっき層１０は、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、および錫（Ｓｎ）からなる群から選択されるいずれか１つを主成分とする。つまり、上記めっき層１０は、ニッケルめっき、銀めっき、金めっき、および錫めっきからなる群から選択されるいずれかでよい。このようにすれば、端子５は接合部１１ａ、１１ｂとの界面において、接合材１１との密着性を向上させることができるので、未接合部の発生を防ぐことができる。この結果、接合部１１ａ、１１ｂと端子５との接合強度を確保できる。特に、接合材１１がはんだの場合、めっき層１０ははんだの濡れ性を向上させるため、たとえば、貫通孔６の段差部７に接合材１１を十分密着させることができる。
実施の形態２．
＜半導体装置の構成＞
図１２は、実施の形態２に係る半導体装置１の断面図である。図１２は図２に対応する。図１２に示された半導体装置１は、基本的には図１から図３に示された半導体装置１と同様の構成を備えるが、絶縁放熱シ－ト１３の金属層１３ｂに冷却器１５が接続されている点において異なっている。具体的には、封止樹脂１４から露出している絶縁放熱シ－ト１３の金属層１３ｂに、接合部１１ｄを介して冷却器１５が接続されている。
半導体素子２の動作温度が定格値を超えると、半導体素子２のスイッチング性能が低下し、最悪の場合、熱暴走が発生し半導体素子２が損傷する。このため、熱伝導性が優れた基板４だけでなく、更に絶縁放熱シ－ト１３を介して冷却器１５を備えることで、半導体装置１における放熱性および冷却性を向上させることができる。たとえば、絶縁放熱シ－ト１３の下面に、上述した接合材１１、放熱グリス、およびＴＩＭ(Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ)からなる群から選択された材料を配置し、当該材料からなる接合部１１ｄによって基板４と冷却器１５とを接続できる。
冷却器１５の材料は、たとえばアルミニウム（Ａｌ）を含む熱伝導性にすぐれた金属である。冷却器１５は複数の放熱フィン１５ａを有している。冷却器１５の冷却方法は、空冷式あるいは水冷式でよい。また、接合部１１ｄを形成せず、基板４と冷却器１５を一体化してもよい。この場合、接合部１１ｄを形成しないことにより、接合部１１ｄの存在に起因する界面が無くなるため、当該界面での熱抵抗を無くすことができる。その結果、半導体装置１において、発熱する半導体素子２からの放熱性および冷却性が向上する。なお、基板４と冷却器１５とを一体化する場合、基板４と冷却器１５との間に、平坦なフィルム状の絶縁層１３ａが設けられる。絶縁層１３ａを構成する材料は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、または窒化ホウ素（ＢＮ）からなる群から選択される無機材料、ならびに、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、およびポリフェニレンサルファイド（ＰＰＳ）樹脂からなる群から選択される有機材料でもよい。
＜作用効果＞
上記半導体装置１は、基板４に絶縁放熱シ－ト１３を介して接続された冷却器１５を備えてもよい。具体的には、半導体装置１は、封止樹脂１４から露出している絶縁放熱シ－ト１３の金属層１３ｂに、接合部１１ｄを介して接続された冷却器１５を備えてもよい。このようにすれば、半導体装置１において、発熱する半導体素子２からの放熱性および冷却性を向上させることができる。
上記半導体装置１は、基板４に接続された冷却器１５を備えてもよい。具体的には、半導体装置１は、絶縁放熱シ－ト１３を介さず基板４と直接接続された冷却器１５を備えてもよい。このようにすれば、半導体装置１の製造において、高価な絶縁放熱シ－ト１３は不要となるため、半導体装置１の製造コストの低減が可能となる。
実施の形態３．
＜半導体装置の構成＞
図１３は、実施の形態３に係る半導体装置１の断面図である。図１３は図２に対応する。図１４は図１３の領域ＸＩＶにおける部分拡大断面図である。図１４は図３に対応する。図１３および図１４に示す半導体装置１は、基本的には図１から図３に示された半導体装置１と同様の構成を備えるが、貫通孔６の形状が図１から図３に示された半導体装置１と異なっている。具体的には、図１４に示されるように、端子５に設けられた貫通孔６では、第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対して、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が小さくなっている。また、異なる観点から言えば、端子５ａ、端子５ｂに設けられた貫通孔６では、第１主面８ａ上の貫通孔６の幅に対して、第２主面８ｂ上の貫通孔６の幅が狭くなっている。貫通孔６の側面６ａの延在方向は、第１主面８ａに対して傾斜している。貫通孔６の側面６ａは、半導体素子２の電極３に面するように傾斜している。
図１３および図１４に示されるように、貫通孔６の側面６ａにおいて凹形状部である段差部７の数は１である。しかし、アンカ－効果を向上させる観点から、段差部７は複数形成されていることが望ましい。図１４に示されるように、端子５ａの第１主面８ａにおける接合材１１との接合幅ｗは、段差幅ｔより大きい。これは、半導体素子２に搭載した接合材１１をリフロ－装置において加熱した際に、特に、接合材１１がはんだの場合、接合材１１の濡れ性の効果により、第１主面８ａ上を貫通孔６から離れる方向に接合材１１が濡れ広がることにより、第１主面８ａにおける接合材１１との接合幅ｗは、段差幅ｔより大きくなる。
＜作用効果＞
上記半導体装置１において、端子５ａは、半導体素子２の電極３と対面している第１主面８ａと、第１主面８ａの反対にある第２主面８ｂとを有してもよい。貫通孔６は、第１主面８ａから第２主面８ｂにまで到達するように形成されてもよい。第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対し、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が小さくてもよい。つまり、上記半導体装置１において、端子５に設けられた貫通孔６の形状が、第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対して、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が小さい形状である。このようにすれば、半導体装置１の製造工程において、第１主面８ａ側から貫通孔６の内部に板状の接合材１１を嵌めることができるため、接合材１１を容易に配置および固定することができる。
＜変形例の構成および作用効果＞
図１５は、実施の形態３に係る半導体装置１の変形例の断面図である。図１５は図１３に対応する。図１６は、図１５の領域ＸＶＩにおける部分拡大断面図である。図１６は図１４に対応する。図１５および図１６に示された半導体装置は、基本的には図１３および図１４に示された半導体装置と同様の構成を備えるが、接合部１１ａおよび接合部１１ｂの形状が図１３および図１４に示された半導体装置と異なっている。具体的には、図１６に示されるように、接合部１１ａにおいては、貫通孔６内の段差部７と第２主面８ｂとの間に、接合材１１の頂面が配置されている。つまり、接合部１１ａと端子５ａとの接続界面が端子５ａの上面である第２主面８ｂにまで及んでいない。接合部１１ａは第２主面８ｂ上にまで延在していない。接合材１１の頂面の形状は、図１６に示されるような凹形状であるが、接合材１１および端子５の材質または加熱条件などにより、凸形状となる場合もある。当該頂面は曲面により構成される。このような構成によっても、図１３および図１４に示された半導体装置１による効果と同様の効果を得ることができる。
ここで、半導体装置１に求められる必要電力容量の増加傾向に伴い、半導体装置１の定格電流が、例えば、１０００Ａを超える場合が考えられる。この場合、端子５の厚みが１.２ｍｍを超えることがある。このような場合、端子５の熱容量が大きく、リフロ－装置による加熱において、半導体素子２、および接合材１１から端子５に伝わった熱により端子５の厚さ方向（図１６のＣ方向）での温度勾配が大きくなる。そのため、端子５ａ、端子５ｂの第２主面８ｂ側より第１主面８ａ側の温度が高くなる。この結果、第１主面８ａ近傍の接合材１１は長く溶融状態を保ち、温度が相対的に低い第２主面８ｂ近傍においては接合材１１が早く硬化し始める。このため、図１５および図１６に示されるような接合部１１ａ、接合部１１ｂが形成される。
実施の形態４．
＜半導体装置の構成＞
図１７は、実施の形態４に係る半導体装置１の断面図である。図１７は図２に対応する。図１８は、図１７の領域ＸＶＩＩＩにおける部分拡大断面図である。図１８は図３に対応する。図１７および図１８に示される半導体装置１は、基本的には図１から図３に示された半導体装置１と同様の構成を備えるが、貫通孔６の形状が図１から図３に示された半導体装置１と異なっている。具体的には、図１８に示されるように、端子５に設けられた貫通孔６は、第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対して、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が大きい形状を有する。また、異なる観点から言えば、端子５ａ、端子５ｂに設けられた貫通孔６では、第１主面８ａ上の貫通孔６の幅に対して、第２主面８ｂ上の貫通孔６の幅が広くなっている。貫通孔６の側面６ａの延在方向は、第１主面８ａに対して傾斜している。貫通孔６の側面６ａは、端子５から見て半導体素子２の電極３側と反対側（上方）に向くように傾斜している。この貫通孔６の形状に起因して、後述するように図１７および図１８に示された半導体装置１の製造方法は、図１から図３に示された半導体装置の製造方法とは異なる。
＜半導体装置の製造方法＞
次に、実施の形態４に係る半導体装置１の製造方法を説明する。図１９は、実施の形態４に係る半導体装置１の製造方法を説明するフロ－チャ－トである。図１９に示された半導体装置１の製造方法は、基本的には図１０で示された半導体装置１の製造方法と同様の工程を備えるが、第２搭載工程（Ｓ５ｂ）および第２接合工程（Ｓ６ｂ）が、図１０で示された第２搭載工程（Ｓ５）および第２接合工程（Ｓ６）と異なる。
図１９に示されるように、図１０に示された工程（Ｓ１）、工程（Ｓ２）、工程（Ｓ３）、工程（Ｓ４）と同様に、基板４と半導体素子２を準備する工程（Ｓ１ｂ）、第１搭載工程（Ｓ２ｂ）、第１接合工程（Ｓ３ｂ）、金属ワイヤ配線工程（Ｓ４ｂ）が実施される。その後、第２搭載工程（Ｓ５ｂ）が実施される。この工程（Ｓ５ｂ）では、接合材１１を搭載しないで、基板４に接合された半導体素子２の電極３に対して端子５ａを位置決めする。また、基板４に対して端子５ｂを位置決めする。
次に、第２接合工程（Ｓ６ｂ）が実施される。この工程（Ｓ６ｂ）では、基板４と半導体素子２と端子５ａ、端子５ｂとを加熱した状態で、流動性を有する接合材１１としての溶融した接合材１１を、シリンジなどにより、端子５ａおよび端子５ｂの上面（第２主面８ｂ）側から貫通孔６に塗布する。このとき、端子５ａ、端子５ｂの第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が、第１主面８ａの貫通孔６の第１開口部面積Ｓ１より大きいため、溶融した接合材１１を塗布する位置が容易に定まる。
その後、図１０に示された工程（Ｓ７）と同様に、封止工程（Ｓ６ａ）を実施する。このようにして図１７および図１８に示された半導体装置１を得ることができる。
＜作用効果＞
上記半導体装置１において、端子５における第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対し、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が大きくてもよい。つまり、端子５に設けられた貫通孔６の形状が、第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１に対して、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２が大きい形状となっている。このようにすれば、溶融した接合材１１を第２主面８ｂ側から貫通孔６に塗布するときに、溶融した接合材１１の塗布位置を容易に決定できる。このような製造方法は、たとえば電極３上への板状の接合材１１の搭載および位置決めが困難な場合において、有効である。
たとえば、接合材１１としてはんだを用いる場合、貫通孔６の上面側に塗布されたはんだは、当該はんだの濡れ性により貫通孔６の側面６ａにおける細部にまで濡れ広がる。このため、はんだの塗布位置が多少ずれたとしても、問題なく半導体素子２と端子５とは接合される。なお、接合材１１として焼結材を用いる場合、上述した方法により焼結材を塗布すると当該塗布作業中に焼結材の焼結が進んでしまう可能性がある。また、接合材１１として接着剤を用いる場合も、上述した方法により接着剤を塗布すると接着剤の硬化が進んでしまう可能性がある。この場合、接合材１１を塗布しやすい粘性に調整した上で、接合材１１を常温でシリンジなどにより端子５の貫通孔６に塗布してもよい。
実施の形態５．
＜半導体装置の構成＞
図２０は、実施の形態５に係る半導体装置１の断面図である。図２０は図２に対応する。図２１は、実施の形態５に係る半導体装置１の製造方法において、半導体素子２の電極３に接合材１１を搭載した直後における部分拡大図である。図２２は、図２０の領域ＸＸＩＩにおける部分拡大断面図である。図２２は図３に対応する。図２０から図２２に示される半導体装置１は、基本的には図１から図３に示された半導体装置１と同様の構成を備えるが、貫通孔６の形状が図１から図３に示された半導体装置１と異なっている。具体的には、図２０から図２２に示された半導体装置１において、貫通孔６の側面６ａに凸形状の段差部７が形成されている。貫通孔６では、狭小領域Ｌにおける最小孔面積Ｓ３より、第１開口部面積Ｓ１および第２開口部面積Ｓ２の方が大きくなっている。
第１領域である狭小領域Ｌは、貫通孔６の内部の領域であって、貫通孔６の中心軸Ｒに沿った方向であるＣ方向において、第１主面８ａから第１距離ｌだけ離れた領域である。狭小領域Ｌは、貫通孔６において最小の孔面積である最小孔面積Ｓ３を有する。図２１に示される断面（貫通孔６の中心軸Ｒを含む断面）において、段差部７は凸状の形状である。段差部７における第３段差面７ｃは貫通孔６の中心軸Ｒに最も近い位置に配置されている。貫通孔６の孔面積は、Ｃ方向において段差部７が存在する部分を除き、ほぼ均一となっている。つまり、貫通孔６の側面６ａは、段差部７以外の領域において第１主面８ａおよび第２主面８ｂに対してほぼ垂直になっている。
接合材１１からなる接合部１１ａは、半導体素子２の電極３に接続されるとともに、端子５ａの第１主面８ａにおいて貫通孔６と隣接する部分と接触している。接合部１１ａは貫通孔６において段差部７より第１主面８ａ側の領域を充填する。接合部１１ａの一部は段差部７の上方に延在するように配置される。接合部１１ａの一部は、段差部７の端面である第３段差面７ｃおよび上面である第１段差面７ａと接触する。接合材１１の上端は第２主面８ｂにまでは到達していない。接合材１１の上面は、第２主面８ｂ側に凸の曲面状である。なお、端子５ｂの貫通孔６の形状および当該端子５ｂと接続された接合部１１ｂの形状は、上記端子５ａの貫通孔６の形状および当該端子５ａと接続された接合部１１ａの形状と同様である。
図２０に示された半導体装置１の製造方法は、基本的には図１から図３に示された半導体装置１の製造方法と同様の方法を用いることができる。たとえば、図１０に示された製造方法を用いる場合、工程（Ｓ１）から工程（Ｓ４）を実施した後、第２搭載工程（Ｓ５）においては、図２１に示されるように、まず第１主面８ａの貫通孔６の第１開口部面積Ｓ１と同一または若干小さい面積を持つ板状の接合材１１を、半導体素子２の電極３の上および基板４（図２０参照）上に搭載する。そのあと、当該接合材１１に貫通孔６が重なるように、端子５ａおよび端子５ｂを配置する。こうすることにより、接合材１１が貫通孔６と重なる、あるいは接合材１１の上部が貫通孔６の内部に挿入されるので、接合材１１に対する端子５ａ、端子５ｂの配置および固定が容易になる。その後、図１０の第２接合工程（Ｓ６）を実施することで、図２２に示されるように貫通孔６の内部に接合材１１が配置される。その後、図１０の封止工程（Ｓ７）を実施することで、図２０に示される半導体装置１を得ることができる。
なお、第１開口部面積Ｓ１と第２開口部面積Ｓ２は異なっていてもよい。接合強度の観点より、第１開口部面積Ｓ１は第２開口部面積Ｓ２より大きい方が好ましい。また、第２開口部面積Ｓ２は最小孔面積Ｓ３より大きいため、本実施の形態に係る半導体装置１の製造方法として、実施の形態４で述べた製造方法を用いることもできる。
＜作用効果＞
上記半導体装置１において、貫通孔６は、貫通孔６の径方向における面積が最小となる第１領域としての狭小領域Ｌを有してもよい。狭小領域Ｌにおける面積（最小孔面積Ｓ３）に対して、第１主面８ａ上の貫通孔６の第１開口部面積Ｓ１と、第２主面８ｂ上の貫通孔６の第２開口部面積Ｓ２とが大きくなっていてもよい。このようにすれば、第１開口部面積Ｓ１と同一もしくは若干小さい面積を持つ板状の接合材１１を用いることで、接合材１１と端子５ａ、端子５ｂとの相対的な位置決めおよび固定が容易になる。また、図２２に示されるように、接合部はリベットのような形状となり、接合部１１ａの接合強度は増加する。
＜変形例の構成および作用効果＞
図２３は、実施の形態５に係る半導体装置１の変形例の断面図である。図２３は図２０に対応する。図２４は、図２３に示された半導体装置１の製造方法において、半導体素子２の電極３上に接合材１１を搭載した状態における部分拡大図である。図２４は図２１に対応する。図２５は、図２３の領域ＸＸＶにおける部分拡大断面図である。図２５は図２２に対応する。
図２３から図２５に示される半導体装置１は、基本的には図２０から図２２に示された半導体装置１と同様の構成を備えるが、貫通孔６の形状が図２０から図２２に示された半導体装置１と異なっている。具体的には、貫通孔６において中心軸Ｒに沿った方向における中央部に狭小領域Ｌが形成されるように、側面６ａが第１主面８ａおよび第２主面８ｂに対して傾斜している。つまり、狭小領域Ｌから第１主面８ａおよび第２主面８ｂに向かってそれぞれ徐々に孔面積が大きくなるように、貫通孔６の側面６ａは第１主面８ａおよび第２主面８ｂに角度を持つように交差している。また、狭小領域Ｌにおいて、側面６ａには凹状の段差部７が設けられている。第３段差面７ｃは、第１段差面７ａおよび第２段差面７ｂよりも中心軸Ｒから離れた位置に配置されている。第１段差面７ａおよび第２段差面７ｂは中心軸Ｒに対して直交する方向に伸びている。凹条の段差部７は中心軸Ｒを中心として周方向に伸びるように環状の形成されている。なお、段差部７は周方向の一部のみに形成されていてもよい。
図２５に示されるように、接合材１１からなる接合部１１ａは、図２２に示された接合部１１ａと同様に電極３と端子５ａとを接続する。接合部１１ａは、半導体素子２の電極３に接続されるとともに、端子５ａの第１主面８ａにおいて貫通孔６と隣接する部分と接触している。電極３と第１主面８ａとの間に位置する接合部１１ａの表面（側面）は凹状かつ曲面状である。接合部１１ａは貫通孔６において段差部７より第１主面８ａ側の領域および凹形状の段差部７の内部を充填する。接合部１１ａの一部は段差部７の上方に延在するように配置される。接合部１１ａの一部は、段差部７の上方（第２主面８ｂ側）に位置する側面６ａの一部と接触する。接合材１１の上端は第２主面８ｂにまでは到達していない。接合材１１の上面は、第２主面８ｂ側に凸の曲面状である。なお、図２３に示された端子５ｂの貫通孔６の形状および当該端子５ｂと接続された接合部１１ｂの形状は、上記端子５ａの貫通孔６の形状および当該端子５ａと接続された接合部１１ａの形状と同様である。
図２３に示された半導体装置１の製造方法は、基本的には図２０に示された半導体装置１の製造方法と同様の方法を用いることができる。図２３に示された半導体装置１の製造方法において、図１０の第２搭載工程（Ｓ５）では、図２４に示されるように第１主面８ａの貫通孔６の第１開口部面積Ｓ１と同一または若干小さい面積を持つ板状の接合材１１を、半導体素子２の電極３の上および基板４（図２３参照）上に搭載する。そのあと、当該接合材１１に貫通孔６が重なるように、端子５ａおよび端子５ｂを配置する。
このようにすれば、図２０に示された半導体装置１の製造方法と同様に、第１開口部面積Ｓ１と同一もしくは若干小さい面積を持つ板状の接合材１１を用いることで、接合材１１に対する端子５ａ、端子５ｂの配置および固定が容易になる。また、図２５に示されるように、接合部１１ａ、１１ｂは段差部７近傍において複雑な形状（貫通孔６の側面６ａとの接合面積が相対的に大きくなっている構造）を有するので、接合部１１ａおよび接合部１１ｂの接合強度を増加させることができる。
実施の形態６．
本実施の形態は、上述した実施の形態１から実施の形態５に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバ－タに本開示を適用した場合について説明する。
図２６は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２６に示される電力変換システムは、電源２０、電力変換装置１６、負荷２１から構成される。電源２０は直流電源であり、電力変換装置１６に直流電力を供給する。電源２０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路やＡＣ／ＤＣコンバ－タで構成することとしてもよい。また、電源２０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバ－タによって構成することとしてもよい。
電力変換装置１６は、電源２０と負荷２１の間に接続された三相のインバ－タであり、電源２０から供給され、入力された直流電力を交流電力に変換し、負荷２１に交流電力を供給する。電力変換装置１６は、図２６に示されるように、直流電力を交流電力に変換して出力する主変換回路１７と、主変換回路１７の各スイッチング素子を駆動する駆動信号を出力する駆動回路１８と、駆動回路１８を制御する制御信号を駆動回路１８に出力する制御回路１９とを備えている。
負荷２１は、電力変換装置１６から供給された交流電力によって駆動される三相の電動機である。なお、負荷２１は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベ－タ－、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置１６の詳細を説明する。主変換回路１７は、スイッチング素子と還流ダイオ－ドを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源２０から供給される直流電力を交流電力に変換し、負荷２１に供給する。主変換回路１７の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路１７は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオ－ドから構成することができる。主変換回路１７の各スイッチング素子には、上述した実施の形態１から実施の形態５のいずれかに係る半導体装置１を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下ア－ムを構成し、各上下ア－ムはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下ア－ムの出力端子、すなわち主変換回路１７の３つの出力端子は、負荷２１に接続される。
駆動回路１８は、主変換回路１７のスイッチング素子を駆動する駆動信号を生成し、主変換回路１７のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路１９からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路１９は、負荷２１に所望の電力が供給されるよう主変換回路１７のスイッチング素子を制御する。具体的には、負荷２１に供給すべき電力に基づいて主変換回路１７の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路１７を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路１８に制御指令（制御信号）を出力する。駆動回路１８は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路１７のスイッチング素子として実施の形態１から実施の形態５のいずれかに係る半導体装置を適用するため、高信頼性を有し長寿命な電力変換装置を実現できる。
本実施の形態では、２レベルの電力変換装置を説明したが、本実施の形態は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバ－タに本実施の形態１～５を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバ－タやＡＣ／ＤＣコンバ－タに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレ－ザ－加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワ－コンディショナ－として用いることも可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも２つを組み合わせてもよい。本開示の基本的な範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
電極を有する半導体素子と、
前記半導体素子が搭載されている基板と、
前記半導体素子の前記電極に対向するように配置された端子とを備え、
前記端子は段差部を有する貫通孔を含み、更に、
前記貫通孔の内部の前記段差部を覆い、前記半導体素子の前記電極に接した接合材を備えた半導体装置。
（付記２）
前記端子は、
前記半導体素子の前記電極と対面している第１主面と、
前記第１主面の反対にある第２主面とを有し、
前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
前記第１主面上の前記貫通孔の第１開口部面積に対し、前記第２主面上の前記貫通孔の第２開口部面積が小さい、付記１に記載の半導体装置。
（付記３）
前記端子は、
前記半導体素子の前記電極と対面している第１主面と、
前記第１主面の反対にある第２主面とを有し、
前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
前記第１主面上の前記貫通孔の第１開口部面積に対し、前記第２主面上の前記貫通孔の第２開口部面積が大きい、付記１に記載の半導体装置。
（付記４）
前記端子は、
前記半導体素子の前記電極と対面している第１主面と、
前記第１主面の反対にある第２主面とを有し、
前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
前記貫通孔は、前記貫通孔の径方向における面積が最小となる第１領域を有し、
前記第１領域における前記面積に対して、
前記第１主面上の前記貫通孔の第１開口部面積と、前記第２主面上の前記貫通孔の第２開口部面積とが大きい、付記１に記載の半導体装置。
（付記５）
前記接合材は前記貫通孔の内部から前記第１主面上および前記第２主面上にまで延在している、付記２から付記４のいずれか１項に記載の半導体装置。
（付記６）
前記接合材を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか１つを含む、付記１から付記５のいずれか１項に記載の半導体装置。
（付記７）
前記端子は、
前記接合材と接する領域に形成されためっき層を含む、付記１から付記６のいずれか１項に記載の半導体装置。
（付記８）
前記めっき層は、ニッケル、銀、金、および錫からなる群から選択される少なくとも１つを主成分とする、付記７に記載の半導体装置。
（付記９）
前記基板は、アルミニウムまたは銅を主成分とする、付記１から付記８のいずれか１項に記載の半導体装置。
（付記１０）
前記基板において前記半導体素子が搭載された面と反対の面に接続された、絶縁放熱シ－トを備え、
前記絶縁放熱シ－トは、
絶縁層と、
前記絶縁層と積層された金属層とを含む、付記１から付記９のいずれか１項に記載の半導体装置。
（付記１１）
前記基板に前記絶縁放熱シ－トを介して接続された冷却器を備えた、付記１０に記載の半導体装置。
（付記１２）
前記基板に接続された冷却器を備えた、付記１から付記１１のいずれか１項に記載の半導体装置。
（付記１３）
前記半導体素子、前記基板及び前記端子の一部を覆った封止樹脂を備えた、付記１から付記１２のいずれか１項に記載の半導体装置。
（付記１４）
前記半導体素子は、絶縁ゲ－トバイポ－ラトランジスタである、付記１から付記１３のいずれか１項に記載の半導体装置。
（付記１５）
前記半導体素子は、ワイドバンドギャップ半導体を含む、付記１から付記１４のいずれか１項に記載の半導体装置。
（付記１６）
付記１に記載の半導体装置を有し、入力される電力を変換し出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。
（付記１７）
基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
前記基板上に第１接合材を介して前記半導体素子を搭載する工程と、
前記第１接合材を加熱することにより、前記基板に前記第１接合材を介して前記半導体素子を接合する工程と、
前記半導体素子の前記電極上に第２接合材を介して前記端子を搭載する工程と、
前記第２接合材を加熱することにより、前記電極に前記第２接合材を介して前記端子を接合する工程と、を備え、
前記端子を接合する工程では、前記第２接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
（付記１８）
基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
前記基板上に第１接合材を介して前記半導体素子を搭載する工程と、
前記半導体素子の前記電極上に第２接合材を介して前記端子を搭載する工程と、
前記第１接合材および前記第２接合材を加熱することにより、前記基板に前記第１接合材を介して前記半導体素子を接合するとともに、前記電極に前記第２接合材を介して前記端子を接合する工程と、を備え、
前記接合する工程では、前記第２接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
（付記１９）
電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
前記半導体素子の前記電極に前記貫通孔が重なるように、前記電極上に前記端子を搭載する工程と、
流動性を有する接合材を前記貫通孔の内部に供給することにより、前記電極に前記接合材を介して前記端子を接合する工程と、を備え、
前記端子を接合する工程では、前記接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
１ 半導体装置、２ 半導体素子、３ 電極、４ 基板、５，５ａ，５ｂ，５ｃ 端子、６ 貫通孔、６ａ 側面、７ 段差部、７ａ 第１段差面、７ｂ 第２段差面、７ｃ 第３段差面、７ｄ 交線、８ａ 第１主面、８ｂ 第２主面、１０ めっき層、１１ 接合材、１１ａ，１１ｂ，１１ｃ，１１ｄ 接合部、１２ 金属ワイヤ配線、１３ 絶縁放熱シ－ト、１３ａ 絶縁層、１３ｂ 金属層、１４ 封止樹脂、１５ 冷却器、１５ａ 放熱フィン、１６ 電力変換装置、１７ 主変換回路、１８ 駆動回路、１９ 制御回路、２０ 電源、２１ 負荷、Ｄ 孔径、Ｌ 狭小領域、Ｒ 中心軸、Ｓ１ 第１開口部面積、Ｓ２ 第２開口部面積、Ｓ３ 最小孔面積、ｌ 第１距離、ｔ 段差幅、ｗ 接合幅。

Claims (19)

  1. 電極を有する半導体素子と、
    前記半導体素子が搭載されている基板と、
    前記半導体素子の前記電極に対向するように配置された端子とを備え、
    前記端子は段差部を有する貫通孔を含み、更に、
    前記貫通孔の内部の前記段差部を覆い、前記半導体素子の前記電極に接した接合材を備えた半導体装置。
  2. 前記端子は、
    前記半導体素子の前記電極と対面している第１主面と、
    前記第１主面の反対にある第２主面とを有し、
    前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
    前記第１主面上の前記貫通孔の第１開口部面積に対し、前記第２主面上の前記貫通孔の第２開口部面積が小さい、請求項１に記載の半導体装置。
  3. 前記端子は、
    前記半導体素子の前記電極と対面している第１主面と、
    前記第１主面の反対にある第２主面とを有し、
    前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
    前記第１主面上の前記貫通孔の第１開口部面積に対し、前記第２主面上の前記貫通孔の第２開口部面積が大きい、請求項１に記載の半導体装置。
  4. 前記端子は、
    前記半導体素子の前記電極と対面している第１主面と、
    前記第１主面の反対にある第２主面とを有し、
    前記貫通孔は、前記第１主面から前記第２主面にまで到達するように形成され、
    前記貫通孔は、前記貫通孔の径方向における面積が最小となる第１領域を有し、
    前記第１領域における前記面積に対して、
    前記第１主面上の前記貫通孔の第１開口部面積と、前記第２主面上の前記貫通孔の第２開口部面積とが大きい、請求項１に記載の半導体装置。
  5. 前記接合材は前記貫通孔の内部から前記第１主面上および前記第２主面上にまで延在している、請求項２から請求項４のいずれか１項に記載の半導体装置。
  6. 前記接合材を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか１つを含む、請求項１から請求項４のいずれか１項に記載の半導体装置。
  7. 前記端子は、
    前記接合材と接する領域に形成されためっき層を含む、請求項１から請求項４のいずれか１項に記載の半導体装置。
  8. 前記めっき層は、ニッケル、銀、金、および錫からなる群から選択される少なくとも１つを主成分とする、請求項７に記載の半導体装置。
  9. 前記基板は、アルミニウムまたは銅を主成分とする、請求項１から請求項４のいずれか１項に記載の半導体装置。
  10. 前記基板において前記半導体素子が搭載された面と反対の面に接続された、絶縁放熱シ－トを備え、
    前記絶縁放熱シ－トは、
    絶縁層と、
    前記絶縁層と積層された金属層とを含む、請求項１から請求項４のいずれか１項に記載の半導体装置。
  11. 前記基板に前記絶縁放熱シ－トを介して接続された冷却器を備えた、請求項１０に記載の半導体装置。
  12. 前記基板に接続された冷却器を備えた、請求項１から請求項４のいずれか１項に記載の半導体装置。
  13. 前記半導体素子、前記基板及び前記端子の一部を覆った封止樹脂を備えた、請求項１から請求項４のいずれか１項に記載の半導体装置。
  14. 前記半導体素子は、絶縁ゲ－トバイポ－ラトランジスタである、請求項１から請求項４のいずれか１項に記載の半導体装置。
  15. 前記半導体素子は、ワイドバンドギャップ半導体を含む、請求項１から請求項４のいずれか１項に記載の半導体装置。
  16. 請求項１に記載の半導体装置を有し、入力される電力を変換し出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
  17. 基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
    前記基板上に第１接合材を介して前記半導体素子を搭載する工程と、
    前記第１接合材を加熱することにより、前記基板に前記第１接合材を介して前記半導体素子を接合する工程と、
    前記半導体素子の前記電極上に第２接合材を介して前記端子を搭載する工程と、
    前記第２接合材を加熱することにより、前記電極に前記第２接合材を介して前記端子を接合する工程と、を備え、
    前記端子を接合する工程では、前記第２接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
  18. 基板、電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
    前記基板上に第１接合材を介して前記半導体素子を搭載する工程と、
    前記半導体素子の前記電極上に第２接合材を介して前記端子を搭載する工程と、
    前記第１接合材および前記第２接合材を加熱することにより、前記基板に前記第１接合材を介して前記半導体素子を接合するとともに、前記電極に前記第２接合材を介して前記端子を接合する工程と、を備え、
    前記接合する工程では、前記第２接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
  19. 電極を有する半導体素子、および段差部を有する貫通孔が設けられた端子を準備する工程と、
    前記半導体素子の前記電極に前記貫通孔が重なるように、前記電極上に前記端子を搭載する工程と、
    流動性を有する接合材を前記貫通孔の内部に供給することにより、前記電極に前記接合材を介して前記端子を接合する工程と、を備え、
    前記端子を接合する工程では、前記接合材が前記貫通孔の前記段差部を覆うとともに、前記半導体素子の前記電極に接している、半導体装置の製造方法。
JP2022115748A 2022-07-20 2022-07-20 半導体装置、半導体装置の製造方法および電力変換装置 Pending JP2024013569A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022115748A JP2024013569A (ja) 2022-07-20 2022-07-20 半導体装置、半導体装置の製造方法および電力変換装置
US18/331,385 US20240030087A1 (en) 2022-07-20 2023-06-08 Semiconductor device, method of manufacturing semiconductor device, and power conversion device
DE102023118237.4A DE102023118237A1 (de) 2022-07-20 2023-07-11 Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
CN202310865586.7A CN117438404A (zh) 2022-07-20 2023-07-14 半导体装置、半导体装置的制造方法以及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022115748A JP2024013569A (ja) 2022-07-20 2022-07-20 半導体装置、半導体装置の製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
JP2024013569A true JP2024013569A (ja) 2024-02-01

Family

ID=89429808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022115748A Pending JP2024013569A (ja) 2022-07-20 2022-07-20 半導体装置、半導体装置の製造方法および電力変換装置

Country Status (4)

Country Link
US (1) US20240030087A1 (ja)
JP (1) JP2024013569A (ja)
CN (1) CN117438404A (ja)
DE (1) DE102023118237A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204886A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体装置及びその製造方法
JP6721329B2 (ja) 2015-12-21 2020-07-15 三菱電機株式会社 パワー半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102023118237A1 (de) 2024-01-25
CN117438404A (zh) 2024-01-23
US20240030087A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
WO2018061517A1 (ja) パワーモジュール、その製造方法および電力変換装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN111033736A (zh) 功率模块及其制造方法及电力变换装置
CN113140528A (zh) 半导体装置
US11699666B2 (en) Semiconductor device and power conversion device
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN113646876A (zh) 功率半导体模块以及电力变换装置
JP2024013569A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7154422B2 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2012209469A (ja) 電力用半導体装置
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7418474B2 (ja) 半導体装置および電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
WO2023073752A1 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7132340B2 (ja) 半導体装置および電力変換装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置