WO2024090278A1 - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2024090278A1
WO2024090278A1 PCT/JP2023/037439 JP2023037439W WO2024090278A1 WO 2024090278 A1 WO2024090278 A1 WO 2024090278A1 JP 2023037439 W JP2023037439 W JP 2023037439W WO 2024090278 A1 WO2024090278 A1 WO 2024090278A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive
substrate
power lead
semiconductor device
power
Prior art date
Application number
PCT/JP2023/037439
Other languages
English (en)
French (fr)
Inventor
光 佐藤
純司 藤野
創一 坂元
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Publication of WO2024090278A1 publication Critical patent/WO2024090278A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • This disclosure relates to a semiconductor device, a power conversion device, and a method for manufacturing a semiconductor device.
  • a typical structure is to attach a substrate on which a semiconductor element is mounted and the leads that make up the lead frame to a case, and then fill the case with resin to seal it. Furthermore, a structure that does not use a case is known in which the substrate on which a semiconductor element is mounted and the leads are placed in a molding die, filled with resin, and sealed by transfer molding. This structure makes it possible to reduce the external dimensions of the semiconductor device because no case is used (see, for example, Patent Document 1).
  • the substrate and leads are not attached to the case, so the relative positions of the substrate and the leads must be precisely defined.
  • the distance between the substrate and the leads is greater than the specified distance, when the substrate and the leads are joined by soldering, unjoined portions due to soldering occur between the substrate and the leads, and the semiconductor element is damaged or its characteristics change due to a decrease in the current carrying capacity.
  • the distance between the substrate and the leads is smaller than the specified distance, when the substrate and the leads are joined by soldering, the solder flows out from the joint surface of the leads to the surroundings, causing poor insulation between the conductor patterns of the substrate. If the semiconductor element is damaged or its characteristics change, or poor insulation between the conductor patterns of the substrate occurs, there is a problem of reduced reliability of the semiconductor device.
  • the present disclosure has been made to solve the above problems, and aims to obtain a highly reliable semiconductor device by suppressing damage and changes in the characteristics of semiconductor elements, as well as the occurrence of poor insulation between conductor patterns on a substrate.
  • the semiconductor device disclosed herein comprises a substrate, a semiconductor element bonded to the substrate, a power lead having an adhesive part with an adhesive surface facing the substrate, an insulating adhesive provided between the substrate and the adhesive surface formed on the adhesive part of the power lead and bonding the substrate and the adhesive surface formed on the adhesive part of the power lead, a conductive wire connecting the substrate and the power lead, and a resin sealant that seals the substrate, the semiconductor element, at least a portion of the power lead, the adhesive, and the wire.
  • the power conversion device disclosed herein includes the semiconductor device, a main conversion circuit that converts and outputs the input power, and a control circuit that outputs a control signal to the main conversion circuit to control the main conversion circuit.
  • the method for manufacturing a semiconductor device disclosed herein includes a lead bonding process in which an insulating adhesive is sandwiched between a substrate and a power lead, the power lead is disposed so that the adhesive surface formed on the adhesive portion of the power lead faces the substrate, and the substrate and the adhesive surface formed on the adhesive portion of the power lead are bonded together; a semiconductor element bonding process in which a semiconductor element is bonded to the substrate; a wire wiring process in which the substrate to which the semiconductor element is bonded and the power lead bonded to the substrate are connected by a conductive wire; and after the wire wiring process, a sealing process in which the substrate, the semiconductor element, at least a portion of the power lead bonded to the substrate, and the wire are sealed with resin.
  • 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure
  • 1 is a schematic cross-sectional view showing a semiconductor device according to a first embodiment of the present disclosure
  • 1 is a plan view of a main portion showing a semiconductor device according to a first embodiment of the present disclosure
  • 2 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure.
  • 1 is a schematic cross-sectional view showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
  • 1 is a plan view of a main portion showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 11 is a schematic cross-sectional view showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 11 is a schematic cross-sectional view showing a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 11 is a partial schematic plan view showing a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 11 is a plan view of a main portion showing a semiconductor device according to a fourth embodiment of the present disclosure.
  • the XYZ Cartesian coordinate system is defined so that the Z direction is the vertical direction, and the XY plane is the horizontal plane. Furthermore, when a positive or negative sign is given to a direction, the following description will assume that the +X, +Y, and +Z directions refer to the arrow directions of the Cartesian coordinate system shown in each drawing.
  • Fig. 1 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • Fig. 2 is a schematic cross-sectional view showing the semiconductor device according to the first embodiment of the present disclosure.
  • Fig. 3 is a plan view showing a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • Fig. 3 shows the positional relationship between a substrate 20 and a power lead 3 which is a lead.
  • the semiconductor device 100 is transfer molded with a resin sealing body 7, with a heat sink 1 exposed on one side as a heat dissipation surface, and has multiple power leads 3 and multiple control leads 5 protruding from the resin sealing body 7 to the outside.
  • the power leads 3 are main terminals
  • the control leads 5 are signal terminals.
  • the power leads 3 and control leads 5 are collectively referred to as leads.
  • the semiconductor device 100 includes a flat heat sink 1 arranged parallel to the XY plane, a substrate 20 having an insulating sheet 2, which is an insulating substrate provided on the heat sink 1, and a conductive conductor layer 11 arranged on the surface of the insulating sheet 2, a semiconductor element 4 joined to the conductor layer 11 via solder, which is a joining member, a power lead 3 bonded to the conductor layer 11 via an insulating adhesive 40, a control lead 5, a control element 6 joined to the control lead 5 via solder, which is a joining member, a first power wire 8a, which is a wire electrically connecting the conductor layer 11 and the power lead 3, a second power wire 8b, which is a wire electrically connecting the semiconductor element 4 and the power lead 3, a signal wire 9, which electrically connects the semiconductor element 4 and the control element 6, and a control wire 10, which electrically connects the control element 6 and the control lead 5, and a resin sealant 7, which seals the substrate 20, the semiconductor element 4, the power lead 3, at least a
  • the power lead 3 is adhered to the conductive layer 11 of the substrate 20 via an adhesive 30.
  • the configuration of the adhesive 30 will be described later.
  • the power lead 3 is disposed on an end of the substrate 20.
  • the control lead 5 is disposed near the end of the substrate 20 opposite the end where the power lead 3 is disposed.
  • the first power wire 8a and the second power wire 8b are collectively referred to as the power wire 8, which is a wire.
  • the heat sink 1 can dissipate heat generated inside the semiconductor device 100 to the outside by, for example, attaching heat dissipation fins (not shown).
  • the heat sink 1 is made of, for example, an alloy of aluminum (Al) to which magnesium (Mg) or manganese (Mn) has been added.
  • Al aluminum
  • Mg magnesium
  • Mn manganese
  • the material of the heat sink 1 may be other metals, or may be inorganic or organic substances with high thermal conductivity, not limited to metals.
  • the insulating sheet 2 is a sheet made of insulating filler and resin, and is bonded to the heat sink 1. Note that instead of the insulating sheet 2, a ceramic substrate, a metal substrate with an insulating material sandwiched between layers, or a glass epoxy substrate may be used.
  • the power lead 3 is made of copper (Cu) and has a bent structure.
  • the power lead 3 includes an adhesive portion 30 that is attached to the conductive layer 11 via an adhesive 40, and a lead portion 33.
  • the adhesive portion 30 has a flat shape and has an adhesive surface 30a that faces the conductive layer 11 of the substrate 20. In other words, the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 are attached to each other via an adhesive 40.
  • the lead portion 33 is connected to the adhesive portion 30.
  • L indicates the distance between the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the lead portion 33 is composed of an internal power lead 31 that is sealed inside the resin sealing body 7, and an external power lead 32 that protrudes from the resin sealing body 7 in the +X direction, as shown by the boundary line A-A in FIG. 2.
  • the internal power lead 31 includes an inclined portion 31a and a flat portion 31b.
  • the flat portion 31b is spaced apart from the conductive layer 11 and has a flat plate shape extending parallel to the surface of the conductive layer 11.
  • the adhesive portion 30 and the flat portion 31b of the internal power lead 31 are connected by the inclined portion 31a.
  • This inclined portion 31a also has the effect of absorbing the variation in the distance L between the substrate 20 and the adhesive surface 30a.
  • Line C-C in FIG. 2 indicates the boundary between the inclined portion 31a and the flat portion 31b of the internal power lead 31.
  • Line D-D in FIG. 2 indicates the boundary between the inclined portion 31a and the adhesive portion 30.
  • a step portion including the inclined portion 31a is formed in the internal power lead 31 connected to the adhesive portion 30.
  • the external power lead 32 is bent in the +Z direction on the semiconductor device 100, which is the side opposite to the side on which the heat sink 1 is provided, and its surface is tin (Sn) plated.
  • the first power wire 8a electrically connects the flat portion 31b of the internal power lead 31 to the conductive layer 11 so as to straddle the step portion including the inclined portion 31a.
  • the number of first power wires 8a is not particularly limited.
  • the first power wire 8a since the first power wire 8a is arranged so as to straddle the step portion including the inclined portion 31a, the first power wire 8a can act as a reinforcing member for the step portion including the inclined portion 31a between the substrate 20 and the power lead 3.
  • the first power wire 8a electrically connects the flat portion 31b of the internal power lead 31 to the conductive layer 11, but is not limited to this.
  • the first power wire 8a may electrically connect the inclined portion 31a of the internal power lead 31 to the conductive layer 11, and even when arranged in this manner, it can act as a reinforcing member for the step portion including the inclined portion 31a.
  • the first power wire 8a is bent so that the central portion of the first power wire 8a is away from the step portion including the inclined portion 31a, but the first power wire 8a may also be in a straight shape.
  • the first power wire 8a and the second power wire 8b are made of, for example, aluminum (Al), a metal with high electrical conductivity. Note that the material making up the first power wire 8a and the second power wire 8b is not limited to aluminum. The material making up the first power wire 8a and the second power wire 8b may be, for example, an aluminum alloy containing a small amount of an additive such as iron (Fe) or copper (Cu) as long as it is a metal with high electrical conductivity.
  • the adhesive 40 is provided between the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, and bonds the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3. As shown in Figures 2 and 3, the adhesive 40 may be provided over the entire area of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, or may be provided over a partial area of the adhesive surface 30a.
  • the adhesive 40 is liquid at room temperature and is made of a material containing an insulating thermosetting resin with a curing temperature of 100 to 240°C, and is preferably made of a material containing at least one of silicone resin, epoxy resin, and acrylic resin.
  • the adhesive 40 made of a material containing a thermosetting resin may be made liquid by using a solvent. In this embodiment, an adhesive containing a silicone resin is used.
  • the curing time of the adhesive 40 can be adjusted to a desired time by adjusting the ratio of the thermosetting resin contained in the adhesive 40, and the curing time can be adjusted to within 60 to 120 seconds, for example.
  • the adhesive 40 is not limited to a material containing a thermosetting resin, but may be made of a material containing a UV-curable resin, which is an insulating photocurable resin.
  • the adhesive 40 made of a material containing a UV-curable resin is liquid at room temperature.
  • the material containing a UV-curable resin is preferably made of a material containing at least one of a silicone resin, a cationic polymerization epoxy resin, and a radical polymerization acrylic resin.
  • the curing time of the adhesive 40 can be adjusted to a desired time by adjusting the ratio of the UV-curable resin contained in the adhesive 40 and the accumulated light amount of the UV light irradiated. For example, the curing time can be adjusted to within 5 to 120 seconds.
  • the adhesive 40 may be made of an insulating composite material in which the above-mentioned thermosetting resin or photocurable resin is used as the main component and a filler or the like is mixed in.
  • the curing time can be adjusted to the desired time by adjusting the ratio of the thermosetting resin contained in the adhesive 40 and the temperature at which the adhesive 40 is heated, or the ratio of the UV-curable resin contained in the adhesive 40 and the accumulated amount of UV light irradiated on the adhesive 40.
  • the semiconductor element 4 is an IGBT (Insulated Gate Bipolar Transistor) that uses silicon (Si) as a semiconductor material.
  • the semiconductor element 4 is provided on the conductive layer 11 of the substrate 20 and is bonded with solder, which is a bonding material.
  • the gate electrode (not shown) of the semiconductor element 4 is electrically connected to the internal power lead 31 by a second power wire 8b and to the control element 6, which will be described later, by a signal wire 9.
  • the control element 6 and the semiconductor element 4 transmit and receive signals to each other via the signal wire 9.
  • the material that constitutes the signal wire 9 is, for example, a metal such as gold (Au), copper (Cu), or a copper alloy.
  • the semiconductor element 4 may include a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or a diode or other semiconductor element.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the semiconductor material of the semiconductor element 4 is Si, but this is not limited thereto, and the semiconductor element may be a wide band gap semiconductor material such as silicon carbide (SiC), gallium nitride (GaN), or diamond (C).
  • the control lead 5 is made of copper (Cu) and has a bent structure. As shown by the boundary line B-B in Figure 2, the control lead 5 is composed of an internal control lead 51 provided inside the resin sealing body 7 and an external control lead 52 protruding from the resin sealing body 7 in the -X direction.
  • the internal control lead 51 has a planar structure and is equipped with the control element 6.
  • the external control lead 52 is bent in the +Z direction, and its surface is tin (Sn) plated.
  • the control element 6 is soldered onto the internal control lead 51.
  • the control element 6 is electrically connected to the control lead 5 by a control wire 10.
  • the material for bonding the control element 6 to the internal control lead 51 is not limited to solder, and a die bond material such as silver paste may also be used.
  • the resin encapsulant 7 encapsulates at least the substrate 20, the semiconductor element 4, at least a portion of the power lead 3, the adhesive 40, and the first power wire 8a.
  • the resin encapsulant 7 is formed by transfer molding.
  • a portion of the power lead 3 and a portion of the control lead 5 include portions that protrude outside the resin encapsulant 7.
  • the external power lead 32 and the external control lead 52 are exposed outside the resin encapsulant 7.
  • the resin encapsulant 7 is formed of an insulating resin such as an epoxy resin, a silicone resin, a urethane resin, a polyimide resin, a polyamide resin, or an acrylic resin, or an insulating composite material in which a filler is dispersed in any of these resins.
  • an insulating resin such as an epoxy resin, a silicone resin, a urethane resin, a polyimide resin, a polyamide resin, or an acrylic resin, or an insulating composite material in which a filler is dispersed in any of these resins.
  • Figure 4 is a flowchart showing the method for manufacturing a semiconductor device in the first embodiment of the present disclosure.
  • step S11 in FIG. 4 first, insulating adhesive 40 is sandwiched between the conductive layer 11 of the substrate 20, and the adhesive surface 30a formed on the adhesive portion 30 provided on the power lead 3 is placed facing the conductive layer 11 of the substrate 20.
  • adhesive 40 is placed at a specified position on the conductive layer 11 of the substrate 20, and adhesive surface 30a formed on the adhesive portion 30 provided on the power lead 3 is placed on top of the adhesive 40.
  • the liquid adhesive 40 wets and spreads over the entire area of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the temperature of the substrate 20 is increased by heating the substrate 20, and the heat of the substrate 20 is transferred to the adhesive 40, accelerating the hardening of the adhesive 40 and completing the hardening of the adhesive 40.
  • the adhesive 40 when the adhesive 40 is made of a material containing a UV-curable resin, the liquid UV-curable resin wets and spreads over the entire area of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3. When the entire area of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 is covered with the adhesive 40, the adhesive 40 is irradiated with UV light containing light in the wavelength range of 400 nm or less, thereby accelerating the hardening of the adhesive 40 and completing the hardening of the adhesive 40.
  • the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 provided on the power lead 3 are bonded by the adhesive 40.
  • step S12 in FIG. 4 first, the semiconductor element 4 is placed on the conductive layer 11 of the substrate 20 with solder, which is a bonding material, sandwiched between them. That is, solder is placed at a specified position on the conductive layer 11 of the substrate 20, and the semiconductor element 4 is placed on the solder. Similarly, solder is placed at a specified position on the internal control lead 51 of the control lead 5, and the control element 6 is placed on the solder. Then, the electrode (not shown) on the back surface of the semiconductor element 4 is bonded to the conductive layer 11 of the substrate 20 by heating the solder. Similarly, the electrode (not shown) on the back surface of the control element 6 is bonded to the internal control lead 51 of the control lead 5 by heating the solder.
  • the semiconductor element bonding step S12 is performed after the lead bonding step S11, but the lead bonding step S11 may also be performed after the semiconductor element bonding step S12.
  • the conductive layer 11 of the substrate 20 to which the semiconductor element 4 is bonded and the flat portion 31b of the internal power lead 31 provided on the power lead 3 are connected by a first power wire 8a by wire bonding using ultrasonic bonding. That is, the conductive layer 11 of the substrate 20 and the internal power lead 31 provided on the power lead 3 bonded to the substrate 20 are electrically connected by the first power wire 8a. Similarly, the semiconductor element 4 and the power lead 3 bonded to the substrate 20 are electrically connected by a second power wire 8b. Similarly, the semiconductor element 4 and the control element 6 are electrically connected by a signal wire 9. Similarly, the control element 6 and the control lead 5 are electrically connected by a control wire 10.
  • the substrate 20, the semiconductor element 4, at least a part of the power lead 3 bonded to the substrate 20, the first power wire 8a, etc. are sealed in the pressurized and heated resin sealing body 7 by transfer molding using a tablet-shaped mold resin. As a result, the outer shape of the semiconductor device 100 is formed by the resin sealing body 7. One surface of the heat sink 1 is exposed from the resin sealing body 7.
  • the semiconductor device 100 includes an insulating adhesive 40 provided between the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, which bonds the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, and a conductive first power wire 8a which connects the substrate 20 and the power lead 3.
  • the substrate 20 has an insulating sheet 2, which is an insulating substrate, and a conductive conductor layer 11 arranged on the surface of the insulating sheet 2, and the adhesive 40 is provided between the conductor layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, and bonds the conductor layer 11 to the adhesive surface 30a formed on the adhesive portion 30.
  • the semiconductor device 100 in the present disclosure will be described below.
  • the semiconductor device 100 having a structure sealed by transfer molding due to manufacturing variations when manufacturing the semiconductor device 100, it is difficult to maintain the distance L between the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 in the lead bonding process of step S11 at the designed specification. Therefore, if the distance L between the substrate 20 and the adhesive surface 30a becomes larger than the specification, when the substrate 20 and the adhesive surface 30a are joined by soldering, a portion not joined by solder occurs between the substrate 20 and the adhesive surface 30a, and the semiconductor element 4 is damaged or its characteristics change due to a decrease in the current carrying capacity.
  • the distance L between the substrate 20 and the adhesive surface 30a becomes smaller than the specification, when the substrate 20 and the adhesive surface 30a are joined by soldering, the solder flows out from the adhesive surface 30a to the surroundings, resulting in poor insulation between the conductor patterns of the substrate 20. Furthermore, if damage or changes in the characteristics of the semiconductor element 4 occur, or if poor insulation occurs between the conductor patterns of the substrate 20, the reliability of the semiconductor device may decrease.
  • the substrate 20 and the power lead 3 are electrically connected by the conductive first power wire 8a, so that a current can flow without reducing the current-carrying capacity.
  • damage or changes in characteristics of the semiconductor element 4 can be suppressed, and a highly reliable semiconductor device can be obtained.
  • the power lead 3 and the control lead 5 are configured to have the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 adhered to the conductive layer 11 of the substrate 20 by an insulating adhesive 40.
  • an insulating adhesive 40 In particular, by joining the substrate 20 and the adhesive portion 30 of the power lead 3 with solder, it is easy for unjoined portions of the solder or the solder to flow out of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 to the surrounding area.
  • FIG. 5 is a schematic cross-sectional view showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a plan view of a main part showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
  • the semiconductor device 101 in the modified example of the first embodiment of the present disclosure differs from the semiconductor device 100 in the shape of the conductive layer 11 disposed on the surface of the insulating sheet 2 constituting the substrate 20.
  • the location where the adhesive 40 is provided on the substrate 20 differs from that of the semiconductor device 100 in the first embodiment of the present disclosure.
  • the other configurations of the semiconductor device 101 in the modified example of the first embodiment of the present disclosure are the same as the configurations of the semiconductor device 100 in the first embodiment of the present disclosure.
  • the semiconductor device 101 differs from the semiconductor device 100 in the shape of the conductive layer 11 arranged on the surface of the insulating sheet 2 constituting the substrate 20, and the insulating sheet 2 of the substrate 20 is provided at a position facing the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, instead of the conductive layer 11 of the substrate 20.
  • the adhesive 40 is provided between the insulating sheet 2 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the substrate 20 has the insulating sheet 2, which is an insulating substrate, and the conductive conductive layer 11 arranged on the surface of the insulating sheet 2, and the adhesive 40 is provided between the insulating sheet 2 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, and bonds the insulating sheet 2 to the adhesive surface 30a formed on the adhesive portion 30.
  • the flowchart corresponding to the method for manufacturing a semiconductor device in a modified example of embodiment 1 of the present disclosure corresponds to the flowchart showing the method for manufacturing a semiconductor device in embodiment 1 of the present disclosure shown in FIG. 4.
  • the semiconductor element bonding process, wire wiring process, and sealing process in the modified example of embodiment 1 of the present disclosure are manufacturing processes similar to the semiconductor element bonding process, wire wiring process, and sealing process in embodiment 1 of the present disclosure. Therefore, in the modified example of embodiment 1 of the present disclosure, a description of the processes similar to those in embodiment 1 of the present disclosure will be omitted.
  • the lead bonding step S11 in FIG. 4 is performed by first sandwiching adhesive 40 between the insulating sheet 2 of the substrate 20 and arranging the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 so that it faces the insulating sheet 2 of the substrate 20, as shown in FIGS. 5 and 6.
  • the adhesive 40 is placed at a specified position on the insulating sheet 2 of the substrate 20, and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 is placed in contact with the adhesive 40.
  • the adhesive 40 is cured in the same manner as in the first embodiment of the present disclosure, so that the insulating sheet 2 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 provided on the power lead 3 are bonded together by the adhesive 40.
  • the semiconductor device 101 configured in this manner can achieve the same effects as the semiconductor device 100 shown in Figures 2 and 3. Furthermore, because the adhesive 40 bonds the insulating sheet 2 of the substrate 20 to the adhesive surface 30a of the power lead 3, the conductive layer 11 facing the adhesive surface 30a of the power lead 3 is not required, and the material of the conductive layer 11 can be reduced. In addition, there is no need to consider the position of the adhesive 40 on the conductive layer 11 of the substrate 20, and the freedom of design of the layout of the semiconductor elements and wiring on the conductive layer 11 is improved.
  • Fig. 7 is a schematic cross-sectional view showing the semiconductor device according to the second embodiment of the present disclosure.
  • the semiconductor device 200 shown in the second embodiment of the present disclosure has a different shape of the power lead 3 from the semiconductor device 100 shown in the first embodiment of the present disclosure.
  • the semiconductor device 200 shown in the second embodiment of the present disclosure also has a different support member 41 between the substrate 20 and the power lead 3 from the semiconductor device 100 shown in the first embodiment of the present disclosure.
  • the other configurations of the semiconductor device 200 of the second embodiment of the present disclosure are the same as those of the semiconductor device 100 of the first embodiment of the present disclosure.
  • the semiconductor device 200 differs from the semiconductor device 100 in the shape of the power lead 3, and the internal power lead 31 does not include an inclined portion 31a but includes a flat portion 31b.
  • the flat portion 31b is spaced apart from the conductive layer 11 and the insulating sheet 2 and has a flat plate shape extending parallel to the surfaces of the conductive layer 11 and the insulating sheet 2.
  • the adhesive portion 30 and the flat portion 31b of the internal power lead 31 are connected.
  • Line E-E in FIG. 7 indicates the boundary between the adhesive portion 30 and the flat portion 31b of the internal power lead 31.
  • the semiconductor device 200 includes a support member 41 between the conductive layer 11 of the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the support member 41 is a spacer member formed of a silicone resin, and has a rectangular prism shape having a front surface and a back surface.
  • the support member 41 is formed of a silicone resin, but is not limited to this, and may be formed of a polyimide resin, epoxy resin, or other resin that has heat resistance and insulating properties.
  • the support member 41 is described as having a rectangular prism shape, but the support member 41 does not need to have a strict rectangular prism shape, and may have a cylindrical or polygonal prism shape having a front surface and a back surface, for example, depending on the shape of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the semiconductor device 200 also includes an adhesive 40 composed of a first adhesive 40a and a second adhesive 40b.
  • the first adhesive 40a is provided between the conductive layer 11 of the substrate 20 and the rear surface of the support member 41, and bonds the conductive layer 11 of the substrate 20 to the rear surface of the support member 41.
  • the second adhesive 40b is provided between the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 and the surface of the support member 41, and bonds the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 to the surface of the support member 41.
  • the flowchart corresponding to the method for manufacturing a semiconductor device in embodiment 2 of the present disclosure corresponds to the flowchart showing the method for manufacturing a semiconductor device in embodiment 1 of the present disclosure shown in FIG. 4.
  • the semiconductor element bonding process, wire wiring process, and sealing process in embodiment 2 of the present disclosure are manufacturing processes similar to the semiconductor element bonding process, wire wiring process, and sealing process in embodiment 1 of the present disclosure. Therefore, in embodiment 2 of the present disclosure, a description of the same processes as in embodiment 1 of the present disclosure will be omitted.
  • a first adhesive 40a is placed at a specified position on the conductive layer 11 of the substrate 20, and the back surface of the support member 41 is placed so as to contact the first adhesive 40a.
  • a second adhesive 40b is placed so as to contact the front surface of the support member 41, and the adhesive surface 30a formed on the adhesive portion 30 provided on the power lead 3 is placed so as to contact the second adhesive 40b.
  • the first adhesive 40a and the second adhesive 40b are cured in the same manner as in the curing method of the adhesive 40 in the first embodiment of the present disclosure, so that the conductive layer 11 of the substrate 20 and the rear surface of the support member 41 are bonded by the first adhesive 40a, and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 and the surface of the support member 41 are bonded by the second adhesive 40b.
  • the semiconductor device 200 is disposed between the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3, and further includes a support member 41 having a front surface and a back surface, the adhesive 40 being composed of a first adhesive 40a and a second adhesive 40b, the first adhesive 40a being provided between the substrate 20 and the back surface of the support member 41, and bonding the substrate 20 to the back surface of the support member 41, and the second adhesive 40b being provided between the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 and the surface of the support member 41, and bonding the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 to the surface of the support member 41.
  • the support member 41 is a spacer member made of resin, the shape of the support member 41 can be easily adjusted. Therefore, the support member 41 functions as a spacer member that supports the power lead 3 so that the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 is positioned at a desired distance from the conductive layer 11 of the substrate 20. Therefore, it is not necessary to form an inclined portion in the power lead 3 according to the distance between the substrate 20 and the power lead 3, which makes it easier to manufacture the power lead 3. In addition, since the support member 41 is unlikely to be significantly deformed due to the weight of the power lead 3, the distance between the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 can be adjusted with high precision, and a highly reliable semiconductor device can be obtained.
  • the support member 41 from a resin with high insulating properties, the effect on the electrical characteristics of the entire semiconductor device 200 can be suppressed, resulting in a semiconductor device with improved reliability.
  • FIG. 8 is a schematic cross-sectional view showing the semiconductor device according to the third embodiment of the present disclosure.
  • Figure 9 is a partial schematic plan view showing the semiconductor device according to the third embodiment of the present disclosure, and is a partial plan view showing the adhesive surface 30a within the dotted frame as viewed in the direction of the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 facing the surface of the conductive layer 11 of the substrate 20, as indicated by the arrow Z1 in Figure 8.
  • the semiconductor device 300 shown in the third embodiment of the present disclosure has a different shape of the power lead 3 from the semiconductor device 100 shown in the first embodiment of the present disclosure.
  • the other configurations of the semiconductor device 300 of the third embodiment of the present disclosure are the same as those of the semiconductor device 100 of the first embodiment of the present disclosure.
  • the adhesive 40 is provided between the conductive layer 11 of the substrate 20 and the adhesive portion 30 of the power lead 3 to bond the conductive layer 11 to the adhesive portion 30 is described here, but it goes without saying that the following description also applies to the case where the adhesive 40 is provided between the insulating sheet 2 of the substrate 20 and the adhesive portion 30 of the power lead 3 to bond the insulating sheet 2 to the adhesive portion 30.
  • the semiconductor device 300 further has a recess 34a formed on the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the recess 34a as viewed from the direction of the arrow Z1 in FIG. 8, is circular in plan view, as shown in FIG. 9(A), which is a partial plan view within the dotted line frame in FIG. 8.
  • the adhesive 40 is held by the recess 34a.
  • the semiconductor device 300 has a recess 34a on the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3.
  • the adhesive portion 30 can stably hold the liquid adhesive 40, thereby making it possible to obtain a highly reliable semiconductor device.
  • the recess 34a formed on the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 is circular in plan view, but this is not limited to the above.
  • the shape of the recess may be, for example, as shown in FIG. 9(B), recess 34b may be elliptical in plan view, and as shown in FIG. 9(C), recess 34c may be rectangular in plan view.
  • the recess 34b shown in FIG. 9(B) and recess 34c shown in FIG. 9(C) thus formed can also provide the same effect as recess 34a shown in FIG. 9(A).
  • FIG. 10 is a plan view of a main part showing the semiconductor device according to the fourth embodiment of the present disclosure.
  • the shape of the internal power lead 131 is different from the internal power lead 31 in the semiconductor device 100 shown in the first embodiment of the present disclosure.
  • the other configurations of the semiconductor device 400 in the fourth embodiment of the present disclosure are the same as those of the semiconductor device 100 in the first embodiment of the present disclosure.
  • the semiconductor device 400 has a plurality of adhesive portions 30 connected to the inclined portions 131a of the internal power leads 131.
  • the adhesives 40 are placed at specified positions on the conductive layer 11 of the substrate 20.
  • the semiconductor device disclosed herein due to manufacturing variations when manufacturing the semiconductor device, it may be difficult to maintain the distance L between the substrate 20 and the adhesive surface 30a formed on the adhesive portion 30 of the power lead 3 within the designed specification in the lead bonding process of step S11. Therefore, by providing multiple adhesive portions 30 connected to the inclined portion 131a of the internal power lead 131, the total adhesive area between the substrate 20 and the adhesive surface 30a can be increased even if part of the distance L between the substrate 20 and the adhesive surface 30a becomes larger than the specified value, and stability against manufacturing variations can be improved.
  • the total adhesive area between the substrate 20 and the adhesive surface 30a increases, which makes it possible to avoid problems such as the substrate 20 and the adhesive surface 30a peeling off in processes after lead bonding.
  • a fifth embodiment of the present disclosure is an application of the semiconductor device according to any one of the first to third embodiments to a power conversion device.
  • the present disclosure is not limited to a specific power conversion device, a case in which the present disclosure is applied to a three-phase inverter will be described below as the fifth embodiment of the present disclosure.
  • FIG. 11 is a block diagram showing the configuration of a power conversion system to which a power conversion device according to embodiment 5 of the present disclosure is applied.
  • the power conversion system shown in FIG. 11 is composed of a power supply 500, a power conversion device 600, and a load 700.
  • the power supply 500 is a DC power supply, and supplies DC power to the power conversion device 600.
  • the power supply 500 can be composed of various things, for example, a DC system, a solar cell, or a storage battery, or it may be composed of a rectifier circuit connected to an AC system or an AC/DC converter.
  • the power supply 500 may also be composed of a DC/DC converter that converts the DC power output from the DC system into a specified power.
  • the power conversion device 600 is a three-phase inverter connected between the power source 500 and the load 700, converts the DC power supplied from the power source 500 into AC power, and supplies the AC power to the load 700. As shown in FIG. 11, the power conversion device 600 includes a main conversion circuit 601 that converts the DC power into AC power and outputs it, and a control circuit 603 that outputs a control signal to the main conversion circuit 601 to control the main conversion circuit 601.
  • the load 700 is a three-phase motor that is driven by AC power supplied from the power conversion device 600.
  • the load 700 is not limited to a specific use, but is a motor mounted on various electrical devices, and is used, for example, as a motor for hybrid cars, electric cars, railroad cars, elevators, or air conditioning equipment.
  • the power conversion device 600 will be described in detail below.
  • the main conversion circuit 601 includes switching elements and free wheel diodes (not shown), and converts the DC power supplied from the power source 500 into AC power by switching the switching elements, and supplies the AC power to the load 700.
  • the main conversion circuit 601 in the fifth embodiment of the present disclosure is a two-level three-phase full bridge circuit, and can be configured from six switching elements and six free wheel diodes connected in reverse parallel to each switching element.
  • Each switching element and each free wheel diode of the main conversion circuit 601 is configured by a semiconductor device 602 corresponding to any one of the above-mentioned first, second, third, or fourth embodiments.
  • the six switching elements are connected in series with two switching elements to form upper and lower arms, and each upper and lower arm forms each phase (U phase, V phase, W phase) of the full bridge circuit.
  • the output terminals of each upper and lower arm i.e., the three output terminals of the main conversion circuit 601, are connected to the load 700.
  • the main conversion circuit 601 also includes a drive circuit (not shown) for driving each switching element, but the drive circuit may be built into the semiconductor device 602, or may be configured to include a drive circuit separate from the semiconductor device 602.
  • the drive circuit generates drive signals for driving the switching elements of the main conversion circuit 601 and supplies them to the control electrodes of the switching elements of the main conversion circuit 601. Specifically, in accordance with a control signal from a control circuit 603 (described later), a drive signal for turning the switching element on and a drive signal for turning the switching element off are output to the control electrodes of each switching element.
  • the drive signal When maintaining a switching element in the on state, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when maintaining a switching element in the off state, the drive signal is a voltage signal (off signal) equal to or lower than the threshold voltage of the switching element.
  • the control circuit 603 controls the switching elements of the main conversion circuit 601 so that the desired power is supplied to the load 700. Specifically, the time (on time) that each switching element of the main conversion circuit 601 should be in the on state is calculated based on the power to be supplied to the load 700.
  • the main conversion circuit 601 can be controlled by PWM (Pulse Width Modulation) control, which modulates the on time of the switching elements according to the voltage to be output.
  • a control command (control signal) is output to the drive circuit provided in the main conversion circuit 601 so that an on signal is output to the switching element that should be in the on state at each point in time, and an off signal is output to the switching element that should be in the off state.
  • the drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the semiconductor device according to any one of the first to fourth embodiments is used as the switching element and freewheel diode of the main conversion circuit 601, thereby achieving improved reliability.
  • the present disclosure is not limited to this and can be applied to various power conversion devices.
  • a two-level power conversion device is described, but a three-level or multi-level power conversion device may also be used, and the present disclosure may be applied to a single-phase inverter when supplying power to a single-phase load.
  • the present disclosure can also be applied to a DC/DC converter or an AC/DC converter when supplying power to a DC load, etc.
  • the power conversion device to which this disclosure is applied is not limited to the case where the load described above is an electric motor, but can also be used, for example, as a power supply device for an electric discharge machine or laser processing machine, or an induction heating cooker or a non-contact power supply system, and can also be used as a power conditioner for a solar power generation system or a power storage system.
  • (Appendix 1) A substrate; A semiconductor element bonded to the substrate; a power lead having an adhesive part formed with an adhesive surface facing the substrate; an insulating adhesive provided between the substrate and the adhesive surface formed on the adhesive portion of the power lead, the insulating adhesive bonding the substrate and the adhesive surface formed on the adhesive portion of the power lead; a conductive wire connecting the substrate and the power lead; a resin encapsulant that encapsulates the substrate, the semiconductor element, at least a portion of the power leads, the adhesive, and the wires;
  • a semiconductor device comprising: (Appendix 2) the power lead includes an inner power lead sealed with the resin sealant, 2.
  • the semiconductor device wherein the internal power lead has the adhesive portion, a flat portion, and an inclined portion connecting the adhesive portion and the flat portion.
  • the adhesive material includes at least one of a silicone resin, an epoxy resin, and an acrylic resin.
  • a material of the wire includes at least one of Al and Cu.
  • the substrate includes an insulating substrate and a conductive layer disposed on a surface of the insulating substrate.
  • the substrate includes an insulating substrate and a conductive layer disposed on a surface of the insulating substrate.
  • Appendix 7 a support member disposed between the substrate and the adhesive surface formed on the adhesive portion of the power lead, the support member having a front surface and a back surface;
  • Appendix 8 8. The semiconductor device according to claim 1, wherein the power lead has a depression formed on the adhesive surface of the adhesive portion.
  • (Appendix 11) a lead bonding process in which an insulating adhesive is sandwiched between a substrate, a bonding surface formed on a bonding portion of a power lead is disposed so as to face the substrate, and the substrate and the bonding surface formed on the bonding portion of the power lead are bonded to each other; a semiconductor element bonding step of bonding a semiconductor element to the substrate; a wiring step of connecting the substrate to which the semiconductor element is bonded and the power lead adhered to the substrate by a conductive wire; a sealing step of sealing the substrate, the semiconductor element, at least a portion of the power lead, and the wire with resin after the wire wiring step;
  • a method for manufacturing a semiconductor device comprising the steps of:

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体素子の損傷および特性変化、ならびに基板の導体パターン間の絶縁不良の発生を抑制することにより、信頼性の高い半導体装置を得る。本開示における半導体装置は、基板２０と、基板２０に接合された半導体素子４と、基板２０に対向する接着面３０ａが形成された接着部３０を有するパワーリード３と、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられ、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとを接着する絶縁性の接着剤４０と、基板２０とパワーリード３とを接続する導電性のワイヤ８ａと、基板２０と半導体素子４とパワーリード３の少なくとも一部と接着剤４０とワイヤ８ａとを封止する樹脂封止体７と、を備える。

Description

半導体装置、電力変換装置および半導体装置の製造方法
　本開示は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
　半導体装置では、ケースに、半導体素子が搭載された基板およびリードフレームを構成するリードを取り付け、ケース内に樹脂を充填させて封止する構造が一般的であった。さらに、ケースを用いないで封止する構造として、半導体素子が搭載された基板およびリードを成形金型へ投入し、樹脂を充填させてトランスファーモールド成形により封止する構造が知られている。このような構造により、ケースを用いないため、半導体装置の外形寸法の小型化が可能となる（例えば、特許文献１参照）。
特開平７－４５７６５号公報
　特許文献１に記載された従来の半導体装置では、ケースに基板およびリードが取り付けられないため、基板とリードとの相対的な位置を正確に規定する必要がある。しかしながら、半導体装置を製造する際の製造ばらつきにより、基板とリードとの距離を設計された規定に保つことは困難である。そのため、基板とリードとの距離が規定よりも大きくなると、基板とリードとをはんだで接合する際に、基板とリードとの間にはんだによる未接合な部分が発生し、通電能力の低下により半導体素子の損傷または特性変化が生じる。また、基板とリードとの距離が規定よりも小さくなると、基板とリードとをはんだで接合する際に、はんだがリードの接合面から周囲に流出し、基板の導体パターン間の絶縁不良が生じる。そして、半導体素子の損傷もしくは特性変化、または基板の導体パターン間の絶縁不良が生じると、半導体装置の信頼性が低下してしまう問題がある。
　本開示は、上記の問題を解決するためになされたものであり、半導体素子の損傷および特性変化、ならびに基板の導体パターン間の絶縁不良の発生を抑制することにより、信頼性の高い半導体装置を得ることを目的とする。
　本開示における半導体装置は、基板と、基板に接合された半導体素子と、基板に対向する接着面が形成された接着部を有するパワーリードと、基板とパワーリードの接着部に形成された接着面との間に設けられ、基板とパワーリードの接着部に形成された接着面とを接着する絶縁性の接着剤と、基板とパワーリードとを接続する導電性のワイヤと、基板と半導体素子とパワーリードの少なくとも一部と接着剤とワイヤとを封止する樹脂封止体と、を備える。
　本開示における電力変換装置は、上記半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路と、を備える。
　本開示における半導体装置の製造方法は、基板に、絶縁性の接着剤を挟んで、パワーリードに設けられた接着部に形成された接着面が基板に対向するように配置し、基板とパワーリードの接着部に形成された接着面とを接着するリード接着工程と、基板に半導体素子を接合する半導体素子接合工程と、半導体素子が接合された基板と基板に接着されたパワーリードとを導電性のワイヤにより接続するワイヤ配線工程と、ワイヤ配線工程の後に、基板と半導体素子と基板に接着されたパワーリードの少なくとも一部とワイヤとを樹脂封止する封止工程と、を備える。
　本開示によれば、半導体素子の損傷および特性変化、ならびに基板の導体パターン間の絶縁不良の発生を抑制することにより、信頼性の高い半導体装置、電力変換装置および半導体装置の製造方法が得られる。また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
本開示の実施の形態１における半導体装置を示す平面図である。 本開示の実施の形態１における半導体装置を示す断面模式図である。 本開示の実施の形態１における半導体装置を示す要部平面図である。 本開示の実施の形態１における半導体装置の製造方法を示すフローチャートである。 本開示の実施の形態１における半導体装置の変形例を示す断面模式図である。 本開示の実施の形態１における半導体装置の変形例を示す要部平面図である。 本開示の実施の形態２における半導体装置を示す断面模式図である。 本開示の実施の形態３における半導体装置を示す断面模式図である。 本開示の実施の形態３における半導体装置を示す部分平面模式図である。 本開示の実施の形態４における半導体装置を示す要部平面図である。 本開示の実施の形態５における電力変換システムの構成を示すブロック図である。
　以下、図面に基づいて各実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。また、Ｚ方向が鉛直方向、ＸＹ面が水平面となるように、ＸＹＺ直交座標を規定する。また、方向に正負の符号を付ける場合は、＋Ｘ、＋Ｙおよび＋Ｚ方向が各図に示した直交座標の矢印方向を指すものとして以下で説明する。
　実施の形態１．
　本開示の実施の形態１における半導体装置の構成について、図１から図３を用いて説明する。図１は、本開示の実施の形態１における半導体装置を示す平面図である。図２は、本開示の実施の形態１における半導体装置を示す断面模式図である。図３は、本開示の実施の形態１における半導体装置を示す要部平面図である。図３においては、基板２０とリードであるパワーリード３との位置関係を示している。
　図１に示すように、半導体装置１００は、放熱面としてヒートシンク１を一面に露出して樹脂封止体７によりトランスファーモールド成形されており、樹脂封止体７から外部へ突出する複数のパワーリード３および複数の制御リード５を有する。パワーリード３は主端子であり、制御リード５は信号端子である。なお、パワーリード３および制御リード５を総称してリードと呼ぶものとする。
　また、図２および図３に示すように、半導体装置１００は、ＸＹ平面に平行に配置された平板状のヒートシンク１、ヒートシンク１上に設けられた絶縁性の絶縁基板である絶縁シート２と絶縁シート２の表面に配置された導電性の導電体層１１とを有する基板２０、導電体層１１上に接合部材であるはんだを介して接合された半導体素子４、導電体層１１上に絶縁性の接着剤４０を介して接着されたパワーリード３、制御リード５、制御リード５上に接合部材であるはんだを介して接合された制御用素子６、導電体層１１とパワーリード３とを電気的に接続するワイヤである第一のパワーワイヤ８ａ、半導体素子４とパワーリード３とを電気的に接続するワイヤである第二のパワーワイヤ８ｂ、半導体素子４と制御用素子６とを電気的に接続する信号ワイヤ９、並びに制御用素子６と制御リード５とを電気的に接続する制御ワイヤ１０、基板２０と半導体素子４とパワーリード３および制御リード５の少なくとも一部と第一のパワーワイヤ８ａと第二のパワーワイヤ８ｂと信号ワイヤ９とを封止する樹脂封止体７を有する。パワーリード３は、基板２０の導電体層１１に、接着部３０を介して接着される。接着部３０の構成については後述する。パワーリード３は、基板２０の端部上に配置されている。制御リード５は、基板２０においてパワーリード３が配置された端部と反対側の端部上付近に配置されている。なお、第一のパワーワイヤ８ａおよび第二のパワーワイヤ８ｂを総称してワイヤであるパワーワイヤ８と呼ぶものとする。
　ヒートシンク１は、例えば放熱フィン（図示せず）等を取り付けることにより、半導体装置１００の内部で発生した熱を外部へ放熱することができる。ヒートシンク１は、例えばアルミニウム（Ａｌ）にマグネシウム（Ｍｇ）またはマンガン（Ｍｎ）を添加した合金で構成される。なお、ヒートシンク１の材料は、他の金属でもよいし、金属に限らず熱伝導率が高い無機物または有機物でもよい。
　絶縁シート２は、絶縁性フィラーと樹脂によって構成されるシートであり、ヒートシンク１に接合されている。なお、絶縁シート２の代わりとして、セラミック基板または層間に絶縁性部材を挟んだ金属基板又はガラスエポキシ基板等を用いてもよい。
　パワーリード３は、銅（Ｃｕ）によって形成され、屈曲構造を有している。パワーリード３は、接着剤４０を介して導電体層１１に接着される接着部３０と、リード部３３とを含む。接着部３０は、平板状の形状を有し、基板２０の導電体層１１に対向する接着面３０ａが形成されている。つまり、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとは、接着剤４０を介して接着される。リード部３３は、接着部３０に接続されている。図２において、Ｌは、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとの距離を示している。リード部３３は、その境界線を図２のＡ－Ａ線で示すように、樹脂封止体７の内部に封止して設けられる内部パワーリード３１と、＋Ｘ方向に向かって樹脂封止体７から外部へ突出する外部パワーリード３２とから構成される。
　内部パワーリード３１は、傾斜部３１ａと、平面部３１ｂとを含む。平面部３１ｂは、導電体層１１から離隔するとともに、導電体層１１の表面と平行に延びる平板状の形状を有する。接着部３０と内部パワーリード３１の平面部３１ｂとは、傾斜部３１ａにより接続されている。この傾斜部３１ａは、基板２０と接着面３０ａとの距離Ｌのばらつきを吸収する効果も持つ。図２のＣ－Ｃ線は、内部パワーリード３１の傾斜部３１ａと平面部３１ｂとの境界線を示している。また、図２のＤ－Ｄ線は、傾斜部３１ａと接着部３０との境界線を示している。つまり、パワーリード３には、接着部３０と接続された内部パワーリード３１において傾斜部３１ａを含む段差部が形成されている。
　外部パワーリード３２は、半導体装置１００において、ヒートシンク１が設けられた側の反対側である＋Ｚ方向へと屈曲しており、その表面は錫（Ｓｎ）めっき処理がされている。
　第一のパワーワイヤ８ａは、傾斜部３１ａを含む段差部を跨ぐように、内部パワーリード３１の平面部３１ｂと導電体層１１とを電気的に接続している。第一のパワーワイヤ８ａの本数は、特に限定されない。また、第一のパワーワイヤ８ａは、傾斜部３１ａを含む段差部を跨ぐように配置されることから、第一のパワーワイヤ８ａを、基板２０とパワーリード３との間において、傾斜部３１ａを含む段差部の補強部材として作用させることができる。なお、第一のパワーワイヤ８ａは、内部パワーリード３１の平面部３１ｂと導電体層１１とを電気的に接続しているが、これに限られるものではない。第一のパワーワイヤ８ａは、内部パワーリード３１の傾斜部３１ａと導電体層１１とを電気的に接続してもよく、このように設けられた場合も、傾斜部３１ａを含む段差部の補強部材として作用させることができる。また、第一のパワーワイヤ８ａの中央部分が傾斜部３１ａを含む段差部から離れるように、第一のパワーワイヤ８ａは屈曲しているが、第一のパワーワイヤ８ａは直線状の形状であってもよい。
　第一のパワーワイヤ８ａおよび第二のパワーワイヤ８ｂは、例えば、導電率が大きい金属であるアルミニウム（Ａｌ）の材料によって構成されている。なお、第一のパワーワイヤ８ａおよび第二のパワーワイヤ８ｂを構成する材料は、アルミニウムに限定されない。第一のパワーワイヤ８ａおよび第二のパワーワイヤ８ｂを構成する材料は、導電率が大きい金属であれば、例えば、鉄（Ｆｅ）などの添加剤を微量含んだアルミニウム合金製や銅（Ｃｕ）製のものでもよい。
　接着剤４０は、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられ、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとを接着する。接着剤４０は、図２および図３に示すように、パワーリード３の接着部３０に形成された接着面３０ａの全面の範囲にわたって設けられてもよいし、接着面３０ａにおいて一部の範囲に設けられてもよい。
　接着剤４０は、常温で液体状であり、１００～２４０℃を硬化温度とする絶縁性の熱硬化性樹脂を含む材料によって構成されており、例えば、シリコーン系樹脂、エポキシ系樹脂、アクリル系樹脂の少なくとも一つを含む材料によって構成されることが好ましい。なお、熱硬化性樹脂を含む材料によって構成された接着剤４０は、溶剤を用いて液体状としてもよい。本実施の形態では、シリコーン系樹脂を含む接着剤を用いる。接着剤４０は、接着剤４０に含まれる熱硬化性樹脂の比率を調整することで、硬化時間を所望の時間に調整することができ、例えば、硬化時間を６０～１２０秒以内に調整することができる。
　また、接着剤４０は、熱硬化性樹脂を含む材料に限らず、絶縁性の光硬化性樹脂であるＵＶ硬化性樹脂を含む材料によって構成されてもよい。ＵＶ硬化性樹脂を含む材料によって構成された接着剤４０は、常温で液体状である。ＵＶ硬化性樹脂を含む材料としては、例えば、シリコーン系樹脂、カチオン重合のエポキシ系樹脂、ラジカル重合のアクリル系樹脂の少なくとも一つを含む材料によって構成されることが好ましい。接着剤４０は、接着剤４０に含まれるＵＶ硬化性樹脂の比率と照射するＵＶ光の積算光量を調整することで、硬化時間を所望の時間に調整することができ、例えば、硬化時間を５～１２０秒以内に調整することができる。
　なお、接着剤４０は、上記した熱硬化性樹脂または光硬化性樹脂を主剤としてフィラー等を混合した絶縁性複合材料によって構成されてもよい。この場合も、上記と同様に、接着剤４０に含まれる熱硬化性樹脂の比率と接着剤４０を加熱する温度、または接着剤４０に含まれるＵＶ硬化性樹脂の比率と接着剤４０を照射するＵＶ光の積算光量を調整することで、硬化時間を所望の時間に調整することができる。
　半導体素子４は、Ｓｉ（シリコン）を半導体材料とするＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ／絶縁ゲート型バイポーラトランジスタ）である。半導体素子４は、基板２０の導電体層１１の上に接合部材であるはんだによって接合されて設けられる。また、半導体素子４のゲート電極（図示せず）は、第二のパワーワイヤ８ｂによって内部パワーリード３１に、信号ワイヤ９によって後述する制御用素子６に、それぞれ電気的に接続される。制御用素子６と半導体素子４は、信号ワイヤ９を介して互いに信号の送受信を行う。信号ワイヤ９を構成する材料は、例えば、金（Ａｕ）、銅（Ｃｕ）、または銅合金などの金属である。
　なお、本実施の形態では、半導体素子４としてＩＧＢＴを備える半導体装置について説明するが、これに限られるものではなく、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ―Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ／金属酸化物半導体電界効果トランジスタ）またはダイオード等の半導体素子を備えてもよい。また、本実施の形態では、半導体素子４がＳｉを半導体材料とする例について説明するが、これに限られるものではなく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンド（Ｃ）のようなワイドバンドギャップ半導体材料としてもよい。
　制御リード５は、銅（Ｃｕ）によって形成され、屈曲構造を有している。制御リード５は、その境界線を図２のＢ－Ｂ線で示すように、樹脂封止体７の内部に設けられる内部制御リード５１と、－Ｘ方向へ向かって樹脂封止体７から外部へ突出する外部制御リード５２とから構成される。内部制御リード５１は、平面構造を有しており、制御用素子６が搭載されている。また、外部制御リード５２は、＋Ｚ方向へと屈曲しており、その表面は錫（Ｓｎ）めっき処理がされている。
　制御用素子６は、内部制御リード５１上にはんだによって接合されて設けられる。また、制御用素子６は、制御ワイヤ１０によって、制御リード５と電気的に接続される。なお、制御用素子６と内部制御リード５１との接合材料は、はんだに限らず、銀ペースト等のダイボンド材を用いてもよい。
　樹脂封止体７は、基板２０と、半導体素子４と、パワーリード３の少なくとも一部と、接着剤４０と、第一のパワーワイヤ８ａとを少なくとも封止する。樹脂封止体７は、トランスファーモールドによって成形される。パワーリード３の一部および制御リード５の一部は、樹脂封止体７の外部に突出する部分を含む。つまり、外部パワーリード３２および外部制御リード５２は、樹脂封止体７の外部に露出している。ヒートシンク１の放熱面である、ヒートシンク１において絶縁シート２が接続された表面と反対側の裏面は、樹脂封止体７から露出している。樹脂封止体７は、例えば、エポキシ系樹脂、シリコーン系樹脂、ウレタン系樹脂、ポリイミド系樹脂、ポリアミド系樹脂またはアクリル系樹脂等の絶縁性を有する樹脂、あるいはこれらいずれかの樹脂にフィラーが分散された絶縁性複合材料で形成される。
　次に、半導体素子を有する半導体装置の製造方法について説明する。図４は、本開示の実施の形態１における半導体装置の製造方法を示すフローチャートである。
　図４におけるステップＳ１１のリード接着工程として、まず、基板２０の導電体層１１に、絶縁性の接着剤４０を挟んで、パワーリード３に設けられた接着部３０に形成された接着面３０ａが基板２０の導電体層１１に対向するように配置する。つまり、基板２０の導電体層１１の上の規定の位置に接着剤４０を配置し、接着剤４０の上にパワーリード３に設けられた接着部３０に形成された接着面３０ａを配置する。
　接着剤４０が熱硬化性樹脂を含む材料によって構成される場合、液体状の接着剤４０は、パワーリード３の接着部３０に形成された接着面３０ａの全面の範囲へと濡れ広がっていく。パワーリード３の接着部３０に形成された接着面３０ａの全面の範囲が、接着剤４０で覆われた状態で、基板２０を加熱することにより基板２０の温度が上昇し、基板２０の熱が接着剤４０に伝わることにより接着剤４０の硬化が促進されて、接着剤４０の硬化が完了する。
　また、接着剤４０がＵＶ硬化性樹脂を含む材料によって構成される場合、液体状のＵＶ硬化性樹脂は、パワーリード３の接着部３０に形成された接着面３０ａの全面の範囲へと濡れ広がっていく。パワーリード３の接着部３０に形成された接着面３０ａの全面の範囲が、接着剤４０で覆われた状態で、接着剤４０に４００ｎｍ以下の波長域の光を含むＵＶ光を照射することにより接着剤４０の硬化が促進されて、接着剤４０の硬化が完了する。
　その結果、基板２０の導電体層１１とパワーリード３に設けられた接着部３０に形成された接着面３０ａとが、接着剤４０によって接着される。
　次に、図４におけるステップＳ１２の半導体素子接合工程として、まず、基板２０の導電体層１１に、接合部材であるはんだを挟んで、半導体素子４を配置する。つまり、基板２０の導電体層１１の上の規定の位置にはんだを配置し、はんだの上に半導体素子４を配置する。同様に、制御リード５の内部制御リード５１の上の規定の位置にはんだを配置し、はんだの上に制御用素子６を配置する。そして、半導体素子４の裏面の電極（図示せず）を、基板２０の導電体層１１に、はんだを加熱することにより接合する。同様に、制御用素子６の裏面の電極（図示せず）を、制御リード５の内部制御リード５１に、はんだを加熱することにより接合する。
　なお、半導体装置の製造方法では、ステップＳ１１のリード接着工程の後に、ステップＳ１２の半導体素子接合工程を行っているが、ステップＳ１２の半導体素子接合工程の後に、ステップＳ１１のリード接着工程を行ってもよい。
　続いて、図４におけるステップＳ１３のワイヤ配線工程として、半導体素子４が接合された基板２０の導電体層１１とパワーリード３に設けられた内部パワーリード３１の平面部３１ｂとを、超音波接合を用いたワイヤボンディングで、第一のパワーワイヤ８ａにより接続する。すなわち、基板２０の導電体層１１と基板２０に接着されたパワーリード３に設けられた内部パワーリード３１とを、第一のパワーワイヤ８ａにより電気的に接続する。同様に、半導体素子４と基板２０に接着されたパワーリード３とを第二のパワーワイヤ８ｂにより電気的に接続する。同様に、半導体素子４と制御用素子６とを信号ワイヤ９により電気的に接続する。同様に、制御用素子６と制御リード５とを制御ワイヤ１０により電気的に接続する。
　さらに、図４におけるステップＳ１４の封止工程として、ヒートシンク１、ヒートシンク１上に設けられた基板２０、基板２０上に接合された半導体素子４、基板２０上に接着されたリードであるパワーリード３、制御リード５、制御リード５上に接合された制御用素子６、基板２０とパワーリード３とを接続するワイヤである第一のパワーワイヤ８ａ、半導体素子４とパワーリード３とを接続するワイヤである第二のパワーワイヤ８ｂ、半導体素子４と制御用素子６とを接続する信号ワイヤ９、並びに制御用素子６と制御リード５とを接続する制御ワイヤ１０は、図示されない金型に配置される。基板２０，半導体素子４、基板２０に接着されたパワーリード３の少なくとも一部、第一のパワーワイヤ８ａ等は、タブレット状のモールド樹脂を用いてトランスファーモールド成形により、加圧および加熱された樹脂封止体７に封止される。これにより、樹脂封止体７によって半導体装置１００の外形が形成される。なお、ヒートシンク１の一面は、樹脂封止体７から露出している。
　以上説明したように、本開示の実施の形態１によれば、半導体装置１００は、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられ、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとを接着する絶縁性の接着剤４０と、基板２０とパワーリード３とを接続する導電性の第一のパワーワイヤ８ａと、を備えている。
　さらに、基板２０は、絶縁性の絶縁基板である絶縁シート２と絶縁シート２の表面に配置された導電性の導電体層１１とを有し、接着剤４０は、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられ、導電体層１１と接着部３０に形成された接着面３０ａとを接着する。
　本開示における半導体装置１００の効果について、以下に説明する。トランスファーモールド成形により封止される構造の半導体装置１００では、半導体装置１００を製造する際の製造ばらつきにより、ステップＳ１１のリード接着工程において、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの距離Ｌを設計された規定に保つことが困難である。そのため、基板２０と接着面３０ａとの距離Ｌが規定よりも大きくなると、基板２０と接着面３０ａとをはんだで接合する際に、基板２０と接着面３０ａとの間にはんだによる未接合な部分が発生し、通電能力の低下により半導体素子４の損傷または特性変化が生じることになる。また、基板２０と接着面３０ａとの距離Ｌが規定よりも小さくなると、基板２０と接着面３０ａとをはんだで接合する際に、はんだが接着面３０ａから周囲に流出し、基板２０の導体パターン間の絶縁不良が生じることになる。そして、半導体素子４の損傷もしくは特性変化、または基板２０の導体パターン間の絶縁不良が生じると、半導体装置の信頼性が低下してしまう可能性がある。
　基板２０とパワーリード３の接着部３０に形成された接着面３０ａとを接着する絶縁性の接着剤４０と、基板２０とパワーリード３とを接続する導電性の第一のパワーワイヤ８ａとが設けられることで、基板２０と接着面３０ａとの距離Ｌが規定よりも大きくなった場合、基板２０と接着面３０ａとの間に接着剤４０による未接合な部分が発生したとしても、基板２０とパワーリード３とが導電性の第一のパワーワイヤ８ａによって電気的に接続されているため、通電能力を低下させずに電流を流すことができる。その結果、半導体素子４の損傷または特性変化を抑制することができ、信頼性の高い半導体装置を得ることができる。
　同様に、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとを接着する絶縁性の接着剤４０と、基板２０とパワーリード３とを接続する導電性の第一のパワーワイヤ８ａとが設けられることで、基板２０と接着面３０ａとの距離Ｌが規定よりも小さくなった場合、接着剤４０が接着面３０ａから周囲に流出したとしても、接着剤４０が絶縁性の材料により構成されているため、基板２０の導体パターン間の絶縁不良の発生を防止できる。その結果、半導体素子４の損傷または特性変化を抑制することができ、信頼性の高い半導体装置を得ることができる。
　なお、本実施の形態の半導体装置１００では、リードであるパワーリード３および制御リード５のうち、パワーリード３に設けられた接着部３０に形成された接着面３０ａと基板２０の導電体層１１とを絶縁性の接着剤４０により接着する構成とした。特に、基板２０とパワーリード３に設けられた接着部３０とをはんだで接合することにより、はんだによる未接合な部分またははんだがパワーリード３の接着部３０に形成された接着面３０ａから周囲への流出が起こりやすいためである。
　本開示の実施の形態１の半導体装置の変形例について説明する。図５は、本開示の実施の形態１における半導体装置の変形例を示す断面模式図である。図６は、本開示の実施の形態１における半導体装置の変形例を示す要部平面図である。
　本開示の実施の形態１の変形例における半導体装置１０１は、基板２０を構成する絶縁シート２の表面に配置された導電体層１１の形状が半導体装置１００と異なっている。また、基板２０において接着剤４０の設けられる場所が、本開示の実施の形態１における半導体装置１００と異なっている。本開示の実施の形態１の変形例の半導体装置１０１におけるその他の構成は、本開示の実施の形態１における半導体装置１００の構成と同一である。
　図５および図６に示すように、半導体装置１０１は、基板２０を構成する絶縁シート２の表面に配置された導電体層１１の形状が半導体装置１００と異なっており、パワーリード３の接着部３０に形成された接着面３０ａに対向する位置には、基板２０の導電体層１１ではなく、基板２０の絶縁シート２が設けられている。そして、接着剤４０は、基板２０の絶縁シート２とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられる。つまり、基板２０は、絶縁性の絶縁基板である絶縁シート２と絶縁シート２の表面に配置された導電性の導電体層１１とを有し、接着剤４０は、基板２０の絶縁シート２とパワーリード３の接着部３０に形成された接着面３０ａとの間に設けられ、絶縁シート２と接着部３０に形成された接着面３０ａとを接着する。
　次に、本開示の実施の形態１の変形例における半導体装置の製造方法について説明する。なお、本開示の実施の形態１の変形例における半導体装置の製造方法に対応するフローチャートは、図４に示す本開示の実施の形態１における半導体装置の製造方法を示すフローチャートに対応している。また、本開示の実施の形態１の変形例における半導体素子接合工程、ワイヤ配線工程および封止工程は、本開示の実施の形態１における半導体素子接合工程、ワイヤ配線工程および封止工程と同様の製造方法である。したがって、本開示の実施の形態１の変形例において、本開示の実施の形態１と同様の工程の説明を省略する。
　本開示の実施の形態１の変形例における半導体装置の製造方法としては、図４におけるステップＳ１１のリード接着工程として、図５および図６に示すように、まず、基板２０の絶縁シート２に、接着剤４０を挟んで、パワーリード３に設けられた接着部３０に形成された接着面３０ａが基板２０の絶縁シート２に対向するように配置する。つまり、基板２０の絶縁シート２の上の規定の位置に接着剤４０を配置し、接着剤４０の上にパワーリード３に設けられた接着部３０に形成された接着面３０ａが接触するように配置する。
　続いて、本開示の実施の形態１における接着剤４０の硬化方法と同様に硬化させることで、基板２０の絶縁シート２とパワーリード３に設けられた接着部３０に形成された接着面３０ａとが、接着剤４０によって接着される。
　このように構成された半導体装置１０１においても、図２および図３に示した半導体装置１００と同様の効果を得ることができる。さらに、接着剤４０は、基板２０の絶縁シート２とパワーリード３の接着面３０ａとを接着するため、パワーリード３の接着面３０ａに対向する位置の導電体層１１が不要となり、導電体層１１の材料の削減を図ることができる。また、基板２０の導電体層１１に接着剤４０を配置する位置を考慮する必要がなくなり、導電体層１１における半導体素子および配線の配置設計の自由度が向上する。
　実施の形態２．
　本開示の実施の形態２における半導体装置の構成について、図７を用いて説明する。図７は、本開示の実施の形態２における半導体装置を示す断面模式図である。
　本開示の実施の形態２に示す半導体装置２００は、パワーリード３の形状が、本開示の実施の形態１に示す半導体装置１００と異なっている。また、本開示の実施の形態２に示す半導体装置２００は、基板２０とパワーリード３との間に支持部材４１を備えることが、本開示の実施の形態１に示す半導体装置１００と異なっている。本開示の実施の形態２の半導体装置２００におけるその他の構成は、本開示の実施の形態１における半導体装置１００の構成と同一である。また、ここでは、接着剤４０が、基板２０の導電体層１１とパワーリード３の接着部３０との間に設けられ、導電体層１１と接着部３０とを接着する場合についてのみ説明するが、以下の説明は、接着剤４０が、基板２０の絶縁シート２とパワーリード３の接着部３０との間に設けられ、絶縁シート２と接着部３０とを接着する場合についても同様であることは言うまでもない。
　図７に示すように、半導体装置２００は、パワーリード３の形状が半導体装置１００と異なっており、内部パワーリード３１は、傾斜部３１ａを含まずに平面部３１ｂを含む。平面部３１ｂは、導電体層１１および絶縁シート２から離隔するとともに、導電体層１１および絶縁シート２の表面と平行に延びる平板状の形状を有する。接着部３０と内部パワーリード３１の平面部３１ｂとは、接続されている。図７のＥ－Ｅ線は、接着部３０と内部パワーリード３１の平面部３１ｂとの境界線を示している。
　半導体装置２００は、基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとの間に支持部材４１を備える。支持部材４１は、シリコーン系樹脂によって形成されるスペーサ部材であり、表面と裏面とを有する四角柱の形状からなる。なお、本開示の実施の形態２では、支持部材４１がシリコーン系樹脂で形成される場合について説明するが、これに限られるものではなく、耐熱性および絶縁性を有する樹脂であれば、ポリイミド系樹脂、エポキシ系樹脂などで形成してもよい。また、本開示の実施の形態２では、支持部材４１は四角柱の形状として説明しているが、支持部材４１は厳密な四角柱の形状となっている必要はなく、例えば、パワーリード３の接着部３０に形成された接着面３０ａの形状に応じて、表面と裏面とを有する円柱や多角柱などの形状であってもよい。
　また、半導体装置２００は、第一の接着剤４０ａおよび第二の接着剤４０ｂから構成される接着剤４０を備える。第一の接着剤４０ａは、基板２０の導電体層１１と支持部材４１の裏面との間に設けられ、基板２０の導電体層１１と支持部材４１の裏面とを接着する。また、第二の接着剤４０ｂは、パワーリード３の接着部３０に形成された接着面３０ａと支持部材４１の表面との間に設けられ、パワーリード３の接着部３０に形成された接着面３０ａと支持部材４１の表面とを接着する。
　次に、本開示の実施の形態２における半導体装置の製造方法について説明する。なお、本開示の実施の形態２における半導体装置の製造方法に対応するフローチャートは、図４に示す本開示の実施の形態１における半導体装置の製造方法を示すフローチャートに対応している。また、本開示の実施の形態２における半導体素子接合工程、ワイヤ配線工程および封止工程は、本開示の実施の形態１における半導体素子接合工程、ワイヤ配線工程および封止工程と同様の製造方法である。したがって、本開示の実施の形態２において、本開示の実施の形態１と同様の工程の説明を省略する。
　本開示の実施の形態２における半導体装置の製造方法としては、図４におけるステップＳ１１のリード接着工程として、図７に示すように、まず、基板２０の導電体層１１の上の規定の位置に第一の接着剤４０ａを配置し、第一の接着剤４０ａの上に支持部材４１の裏面が接触するように配置する。続いて、支持部材４１の表面が接触するように第二の接着剤４０ｂを配置し、第二の接着剤４０ｂの上にパワーリード３に設けられた接着部３０に形成された接着面３０ａが接触するように配置する。
　続いて、本開示の実施の形態１における接着剤４０の硬化方法と同様に第一の接着剤４０ａおよび第二の接着剤４０ｂを硬化させることで、基板２０の導電体層１１と支持部材４１の裏面とが第一の接着剤４０ａによって接着され、パワーリード３の接着部３０に形成された接着面３０ａと支持部材４１の表面とが第二の接着剤４０ｂによって接着される。
　以上説明したように、本開示の実施の形態２によれば、半導体装置２００は、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの間に配置され、表面と裏面とを有する支持部材４１をさらに備え、接着剤４０は、第一の接着剤４０ａおよび第二の接着剤４０ｂから構成され、第一の接着剤４０ａは、基板２０と支持部材４１の裏面との間に設けられ、基板２０と支持部材４１の裏面とを接着し、第二の接着剤４０ｂは、パワーリード３の接着部３０に形成された接着面３０ａと支持部材４１の表面との間に設けられ、パワーリード３の接着部３０に形成された接着面３０ａと支持部材４１の表面とを接着する。
　支持部材４１は、樹脂製のスペーサ部材であるため、支持部材４１の形状を容易に調整可能である。このため、支持部材４１は、基板２０の導電体層１１に対して所望の距離を設けた位置にパワーリード３の接着部３０に形成された接着面３０ａを配置するように、パワーリード３を支持するスペーサ部材として機能する。したがって、パワーリード３において、基板２０とパワーリード３との距離に応じた傾斜部の形成が不要となり、パワーリード３の製造が容易となる。また、支持部材４１は、パワーリード３の重みなどによって大きな変形が起こりにくいため、高精度に基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの距離を調整でき、信頼性の高い半導体装置を得ることができる。
　さらに、支持部材４１は、絶縁性の高い樹脂で形成されることで、半導体装置２００全体での電気特性への影響を抑制することができ、信頼性が向上した半導体装置を得ることができる。
　実施の形態３．
　本開示の実施の形態３における半導体装置の構成について、図８および図９を用いて説明する。図８は、本開示の実施の形態３における半導体装置を示す断面模式図である。図９は、本開示の実施の形態３における半導体装置を示す部分平面模式図であり、図８の矢印Ｚ１で示すように、基板２０の導電体層１１の表面から対向するパワーリード３の接着部３０に形成された接着面３０ａ方向に見た点線枠内の接着面３０ａを示す部分平面図である。
　本開示の実施の形態３に示す半導体装置３００は、パワーリード３の形状が、本開示の実施の形態１に示す半導体装置１００と異なっている。本開示の実施の形態３の半導体装置３００におけるその他の構成は、本開示の実施の形態１における半導体装置１００の構成と同一である。また、ここでは、接着剤４０が、基板２０の導電体層１１とパワーリード３の接着部３０との間に設けられ、導電体層１１と接着部３０とを接着する場合についてのみ説明するが、以下の説明は、接着剤４０が、基板２０の絶縁シート２とパワーリード３の接着部３０との間に設けられ、絶縁シート２と接着部３０とを接着する場合についても同様であることは言うまでもない。
　半導体装置３００は、図８に示すように、パワーリード３の接着部３０に形成された接着面３０ａにおいて、窪み３４ａがさらに形成されている。図８の矢印Ｚ１方向から見た窪み３４ａは、図９（Ａ）に図８の点線枠内の部分平面図を示すように、平面視で円形である。接着剤４０は、窪み３４ａによって保持される。
　以上説明したように、本開示の実施の形態３によれば、半導体装置３００は、パワーリード３の接着部３０に形成された接着面３０ａに窪み３４ａを有する。
　このように、パワーリード３の接着部３０に形成された接着面３０ａに窪み３４ａがさらに設けられることで、接着剤４０を基板２０の導電体層１１とパワーリード３の接着部３０に形成された接着面３０ａとの間に設ける際に、接着部３０は液体状の接着剤４０を安定して保持することができ、信頼性の高い半導体装置を得ることができる。
　なお、本開示の実施の形態３によれば、図９（Ａ）に示すように、パワーリード３の接着部３０に形成された接着面３０ａに形成された窪み３４ａは、平面視で円形である場合について説明したが、これに限られるものではない。窪みの形状は、例えば、図９（Ｂ）に示すように、窪み３４ｂは、平面視で楕円形に設けられてもよいし、図９（Ｃ）に示すように、窪み３４ｃは、平面視で矩形に設けられてもよい。このように設けられた、図９（Ｂ）に示す窪み３４ｂおよび図９（Ｃ）に示す窪み３４ｃにおいても、図９（Ａ）に示す窪み３４ａと同様の効果を得ることができる。
　実施の形態４．
　本開示の実施の形態４における半導体装置の構成について、図１０を用いて説明する。図１０は、本開示の実施の形態４における半導体装置を示す要部平面図である。
　本開示の実施の形態４に示す半導体装置４００は、内部パワーリード１３１の形状が、本開示の実施の形態１に示す半導体装置１００における内部パワーリード３１とは異なっている。本開示の実施の形態４の半導体装置４００におけるその他の構成は、本開示の実施の形態１における半導体装置１００の構成におけるものと同一である。
　半導体装置４００は、図１０に示されるように、内部パワーリード１３１の傾斜部１３１ａと接続されている接着部３０を複数有する。接着剤４０を配置する位置は、基板２０の導電体層１１の上の規定の位置である。
　本開示における半導体装置は、半導体装置を製造する際の製造ばらつきにより、ステップＳ１１のリード接着工程において、基板２０とパワーリード３の接着部３０に形成された接着面３０ａとの距離Ｌを設計された規定に保つことが困難な場合がある。そこで、内部パワーリード１３１の傾斜部１３１ａと接続されている接着部３０を複数設けることで、基板２０と接着面３０ａとの距離Ｌの一部が規定よりも大きくなった場合でも、基板２０と接着面３０ａとの総接着面積を増やすことができ、製造ばらつきに対する安定性を高めることができる。
　また、内部パワーリード１３１の傾斜部１３１ａと接続されている接着部３０を複数設けることで、基板２０と接着面３０ａとの総接着面積が増加するため、リード接着以降の工程で、基板２０と接着面３０ａが剥がれるといった問題点を回避できる。
　実施の形態５．
　本開示の実施の形態５は、上述した実施の形態１から実施の形態３のいずれかにおける半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、本開示の実施の形態５として、三相のインバータに本開示を適用した場合について説明する。
　図１１は、本開示の実施の形態５における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　図１１に示す電力変換システムは、電源５００、電力変換装置６００、および負荷７００から構成される。電源５００は、直流電源であり、電力変換装置６００に直流電力を供給する。電源５００は、種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置６００は、電源５００と負荷７００との間に接続された三相のインバータであり、電源５００から供給された直流電力を交流電力に変換し、負荷７００に交流電力を供給する。電力変換装置６００は、図１１に示すように、直流電力を交流電力に変換して出力する主変換回路６０１と、主変換回路６０１を制御する制御信号を主変換回路６０１に出力する制御回路６０３とを備えている。
　負荷７００は、電力変換装置６００から供給された交流電力によって駆動される三相の電動機である。なお、負荷７００は、特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
　以下、電力変換装置６００の詳細を説明する。主変換回路６０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５００から供給される直流電力を交流電力に変換し、負荷７００に供給する。主変換回路６０１の具体的な回路構成は種々のものがあるが、本開示の実施の形態５における主変換回路６０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路６０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１、２、３または４のいずれかに相当する半導体装置６０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路６０１の３つの出力端子は、負荷７００に接続される。
　また、主変換回路６０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置６０２に内蔵されていてもよいし、半導体装置６０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路６０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路６０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路６０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路６０３は、負荷７００に所望の電力が供給されるよう主変換回路６０１のスイッチング素子を制御する。具体的には、負荷７００に供給すべき電力に基づいて主変換回路６０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（パルス幅変調：Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御によって主変換回路６０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路６０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
　本開示の実施の形態５における電力変換装置では、主変換回路６０１のスイッチング素子と還流ダイオードとして実施の形態１から実施の形態４のいずれかにおける半導体装置を適用するため、信頼性向上を実現することができる。
　本開示の実施の形態５では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本開示の実施の形態５では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷などに電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、または誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システムなどのパワーコンディショナーとして用いることも可能である。
　以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
　以下、本開示の諸態様を付記としてまとめて記載する。
　（付記１）
　基板と、
　前記基板に接合された半導体素子と、
　前記基板に対向する接着面が形成された接着部を有するパワーリードと、
　前記基板と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板と前記パワーリードの前記接着部に形成された前記接着面とを接着する絶縁性の接着剤と、
　前記基板と前記パワーリードとを接続する導電性のワイヤと、
　前記基板と前記半導体素子と前記パワーリードの少なくとも一部と前記接着剤と前記ワイヤとを封止する樹脂封止体と、
　を備えた半導体装置。
　（付記２）
　前記パワーリードは、前記樹脂封止体で封止された内部パワーリードを備え、
　前記内部パワーリードは、前記接着部と、平面部と、前記接着部と前記平面部を接続する傾斜部とを有する、付記１に記載の半導体装置。
　（付記３）
　前記接着剤の材料は、シリコーン系樹脂、エポキシ系樹脂、アクリル系樹脂の少なくとも一つを含む
　付記１または２に記載の半導体装置。
　（付記４）
　前記ワイヤの材料は、Ａｌ、Ｃｕの少なくとも一つを含む付記１から３のいずれか１項に記載の半導体装置。
　（付記５）
　前記基板は、絶縁性の絶縁基板と前記絶縁基板の表面に配置された導電性の導電体層とを有し、
　前記接着剤は、前記基板の前記導電体層と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板の前記導電体層と前記パワーリードの前記接着部に形成された前記接着面とを接着する
　付記１から４のいずれか１項に記載の半導体装置。
　（付記６）
　前記基板は、絶縁性の絶縁基板と前記絶縁基板の表面に配置された導電性の導電体層とを有し、
　前記接着剤は、前記基板の前記絶縁基板と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板の前記絶縁基板と前記パワーリードの前記接着部に形成された前記接着面とを接着する
　付記１から４のいずれか１項に記載の半導体装置。
　（付記７）
　前記基板と前記パワーリードの前記接着部に形成された前記接着面との間に配置され、表面と裏面とを有する支持部材をさらに備え、
　前記接着剤は、第一の接着剤および第二の接着剤から構成され、前記第一の接着剤は、前記基板と前記支持部材の前記裏面との間に設けられ、前記基板と前記支持部材の前記裏面とを接着し、前記第二の接着剤は、前記パワーリードの前記接着部に形成された前記接着面と前記支持部材の前記表面との間に設けられ、前記パワーリードの前記接着部に形成された前記接着面と前記支持部材の前記表面とを接着する
　付記１から６のいずれか１項に記載の半導体装置。
　（付記８）
　前記パワーリードは、前記接着部に形成された前記接着面に窪みを有する付記１から７のいずれか１項に記載の半導体装置。
　（付記９）
　前記内部パワーリードの前記傾斜部と接続する前記接着部が複数設けられる
　付記２に記載の半導体装置。
　（付記１０）
　付記１から９のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。
　（付記１１）
　基板に、絶縁性の接着剤を挟んで、パワーリードに設けられた接着部に形成された接着面が前記基板に対向するように配置し、前記基板と前記パワーリードの前記接着部に形成された前記接着面とを接着するリード接着工程と、
　前記基板に半導体素子を接合する半導体素子接合工程と、
　前記半導体素子が接合された前記基板と前記基板に接着された前記パワーリードとを導電性のワイヤにより接続するワイヤ配線工程と、
　前記ワイヤ配線工程の後に、前記基板と前記半導体素子と前記パワーリードの少なくとも一部と前記ワイヤとを樹脂封止する封止工程と、
　を備えた半導体装置の製造方法。
　１　ヒートシンク、２　絶縁シート（絶縁基板）、３　パワーリード（リード）、４　半導体素子、５　制御リード（リード）、６　制御用素子、７　樹脂封止体、８　パワーワイヤ（ワイヤ）、８ａ　第一のパワーワイヤ（ワイヤ）、８ｂ　第二のパワーワイヤ（ワイヤ）、９　信号ワイヤ、１０　制御ワイヤ、１１　導電体層、２０　基板、３０　接着部、３０ａ　接着面、３１、１３１　内部パワーリード、３１ａ、１３１ａ　傾斜部、３１ｂ　平面部、３２　外部パワーリード、３３　リード部、３４ａ、３４ｂ、３４ｃ　窪み、４０　接着剤、４０ａ　第一の接着剤、４０ｂ　第二の接着剤、４１　支持部材、５１　内部制御リード、５２　外部制御リード、１００、１０１、２００、３００、４００、６０２　半導体装置、５００　電源、６００　電力変換装置、６０１　主変換回路、６０３　制御回路、７００　負荷。

Claims (11)

  1. 　基板と、
    　前記基板に接合された半導体素子と、
    　前記基板に対向する接着面が形成された接着部を有するパワーリードと、
    　前記基板と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板と前記パワーリードの前記接着部に形成された前記接着面とを接着する絶縁性の接着剤と、
    　前記基板と前記パワーリードとを接続する導電性のワイヤと、
    　前記基板と前記半導体素子と前記パワーリードの少なくとも一部と前記接着剤と前記ワイヤとを封止する樹脂封止体と、
    　を備えた半導体装置。
  2. 　前記パワーリードは、前記樹脂封止体で封止された内部パワーリードを備え、
    　前記内部パワーリードは、前記接着部と、平面部と、前記接着部と前記平面部を接続する傾斜部とを有する、請求項１に記載の半導体装置。
  3. 　前記接着剤の材料は、シリコーン系樹脂、エポキシ系樹脂、アクリル系樹脂の少なくとも一つを含む
    　請求項１または２に記載の半導体装置。
  4. 　前記ワイヤの材料は、Ａｌ、Ｃｕの少なくとも一つを含む請求項１から３のいずれか１項に記載の半導体装置。
  5. 　前記基板は、絶縁性の絶縁基板と前記絶縁基板の表面に配置された導電性の導電体層とを有し、
    　前記接着剤は、前記基板の前記導電体層と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板の前記導電体層と前記パワーリードの前記接着部に形成された前記接着面とを接着する
    　請求項１から４のいずれか１項に記載の半導体装置。
  6. 　前記基板は、絶縁性の絶縁基板と前記絶縁基板の表面に配置された導電性の導電体層とを有し、
    　前記接着剤は、前記基板の前記絶縁基板と前記パワーリードの前記接着部に形成された前記接着面との間に設けられ、前記基板の前記絶縁基板と前記パワーリードの前記接着部に形成された前記接着面とを接着する
    　請求項１から４のいずれか１項に記載の半導体装置。
  7. 　前記基板と前記パワーリードの前記接着部に形成された前記接着面との間に配置され、表面と裏面とを有する支持部材をさらに備え、
    　前記接着剤は、第一の接着剤および第二の接着剤から構成され、前記第一の接着剤は、前記基板と前記支持部材の前記裏面との間に設けられ、前記基板と前記支持部材の前記裏面とを接着し、前記第二の接着剤は、前記パワーリードの前記接着部に形成された前記接着面と前記支持部材の前記表面との間に設けられ、前記パワーリードの前記接着部に形成された前記接着面と前記支持部材の前記表面とを接着する
    　請求項１から６のいずれか１項に記載の半導体装置。
  8. 　前記パワーリードは、前記接着部に形成された前記接着面に窪みを有する請求項１から７のいずれか１項に記載の半導体装置。
  9. 　前記内部パワーリードの前記傾斜部と接続する前記接着部が複数設けられる
    　請求項２に記載の半導体装置。
  10. 　請求項１から９のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。
  11. 　基板に、絶縁性の接着剤を挟んで、パワーリードに設けられた接着部に形成された接着面が前記基板に対向するように配置し、前記基板と前記パワーリードの前記接着部に形成された前記接着面とを接着するリード接着工程と、
    　前記基板に半導体素子を接合する半導体素子接合工程と、
    　前記半導体素子が接合された前記基板と前記基板に接着された前記パワーリードとを導電性のワイヤにより接続するワイヤ配線工程と、
    　前記ワイヤ配線工程の後に、前記基板と前記半導体素子と前記基板に接着された前記パワーリードの少なくとも一部と前記ワイヤとを樹脂封止する封止工程と、
    　を備えた半導体装置の製造方法。
PCT/JP2023/037439 2022-10-27 2023-10-16 半導体装置、電力変換装置および半導体装置の製造方法 WO2024090278A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022172511 2022-10-27
JP2022-172511 2022-10-27

Publications (1)

Publication Number Publication Date
WO2024090278A1 true WO2024090278A1 (ja) 2024-05-02

Family

ID=90830681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/037439 WO2024090278A1 (ja) 2022-10-27 2023-10-16 半導体装置、電力変換装置および半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2024090278A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0631157U (ja) * 1992-09-28 1994-04-22 日本電気株式会社 Ｌｓｉリードフレーム
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2004303850A (ja) * 2003-03-31 2004-10-28 Toyota Industries Corp 半導体装置およびその製造方法
JP2013089784A (ja) * 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
JP2013102250A (ja) * 2013-03-08 2013-05-23 Renesas Electronics Corp 半導体装置
JP2015076562A (ja) * 2013-10-11 2015-04-20 三菱電機株式会社 パワーモジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP6827595B1 (ja) * 2020-01-07 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0631157U (ja) * 1992-09-28 1994-04-22 日本電気株式会社 Ｌｓｉリードフレーム
JP2004303850A (ja) * 2003-03-31 2004-10-28 Toyota Industries Corp 半導体装置およびその製造方法
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2013089784A (ja) * 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
JP2013102250A (ja) * 2013-03-08 2013-05-23 Renesas Electronics Corp 半導体装置
JP2015076562A (ja) * 2013-10-11 2015-04-20 三菱電機株式会社 パワーモジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP6827595B1 (ja) * 2020-01-07 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置

Similar Documents

Publication Publication Date Title
WO2022091288A1 (ja) 半導体パッケージ、半導体装置および電力変換装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
WO2022145310A1 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7134345B2 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021038688A1 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
JP7237192B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7106007B2 (ja) 半導体装置および電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7088421B1 (ja) 半導体装置および電力変換装置
WO2021152795A1 (ja) 半導体装置および電力変換装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23882484

Country of ref document: EP

Kind code of ref document: A1