JP6827595B1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6827595B1
JP6827595B1 JP2020538859A JP2020538859A JP6827595B1 JP 6827595 B1 JP6827595 B1 JP 6827595B1 JP 2020538859 A JP2020538859 A JP 2020538859A JP 2020538859 A JP2020538859 A JP 2020538859A JP 6827595 B1 JP6827595 B1 JP 6827595B1
Authority
JP
Japan
Prior art keywords
conductor
terminal
semiconductor device
electrode
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538859A
Other languages
English (en)
Other versions
JPWO2021140572A1 (ja
Inventor
堀口　剛司
剛司 堀口
康滋 椋木
康滋 椋木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6827595B1 publication Critical patent/JP6827595B1/ja
Publication of JPWO2021140572A1 publication Critical patent/JPWO2021140572A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

半導体装置（１００）は、第１電極（１１）と第２電極（１２）とを有する半導体素子（１）と、第１電極（１１）と接合部を介して電気的に接続された第１導電体（７）と、第１方向（Ａ）において第１導電体（７）と絶縁体（８）を挟むように積層された第２導電体（９）と、第２導電体（９）上に配置されかつ第２導電体（９）と電気的に接続されている第１端子（３）と、第２導電体（９）上に配置されている第２端子（４）と、第２電極（１２）と第２端子（４）とを電気的に接続する複数の配線部材（５）とを備える。

Description

本開示は、半導体装置および電力変換装置に関する。
半導体素子と、端子と、半導体素子と端子との間を電気的に接続するワイヤとを備える半導体装置が知られている。半導体装置において、半導体素子が繰り返しスイッチングすると、半導体素子の電極とワイヤとの接合部に、両者の線膨張係数の違いに伴い熱ストレスが発生する。この熱ストレスは、接合部の劣化を引き起こす。例えば、熱ストレスは、接合部に亀裂を生じさせ、さらには亀裂を進展させ、接合部の電圧上昇を引き起こす。半導体素子のスイッチング回数が増えるほど、上記接合部が熱ストレスを受ける回数も増える。その結果、最終的にワイヤが半導体素子の電極からリフトオフする場合がある。
一般的な半導体装置は、半導体素子と端子との間を接続する複数のワイヤを備えるが、この複数のワイヤの全てがリフトオフすると、半導体素子が通電されなくなり、半導体装置は機能できなくなる。
国際公開第２００５／０３８９１９号には、パワー半導体素子の金属電極とボンディングワイヤとの接合部の劣化を予測するために、パワー半導体素子の金属電極に接合されたワイヤの両端間の電圧上昇を検出する検出回路を備えたパワー半導体モジュールが開示されている。
国際公開第２００５／０３８９１９号
しかしながら、国際公開第２００５／０３８９１９号に記載のパワー半導体モジュールでは、低抵抗なワイヤが使用された場合、わずかな電圧変化を検出可能な検出回路が必要となる。
例えば、直径が３００μｍであるアルミニウムワイヤの抵抗は、長さ１ｃｍ当たり高々４ｍΩである。長さが３ｃｍである上記アルミニウムワイヤが４本並列に接続されている場合、これらの合成抵抗は高々３ｍΩである。
このような微小抵抗に対する電圧変化を高精度に検出するためには、高精度な検出回路が必要となるが、検出回路のコストは高精度になるほど高くなる。
本開示の主たる目的は、上述した従来のパワー半導体モジュールと比べて、コストを抑えながらも、半導体素子の電極とワイヤとの接合部の劣化を高精度に予測できる半導体装置およびそれを備える電力変換装置を提供することにある。
本開示に係る半導体装置は、第１電極と第２電極とを有する半導体素子と、第１方向に積層された第１導電体、絶縁体、および第２導電体を有し、第１導電体が第１電極と電気的に接続されている積層基板と、第２導電体上に配置されかつ第２導電体と電気的に接続されている第１端子と、第２導電体上に配置されている第２端子と、第２電極と第２端子とを電気的に接続する少なくとも１つの配線部材とを備える。
本開示によれば、本開示の主たる目的は、上述した従来のパワー半導体モジュールと比べて、コストを抑えながらも、半導体素子の電極とワイヤとの接合部の劣化を高精度に予測できる半導体装置およびそれを備える電力変換装置を提供できる。
実施の形態１に係る半導体装置を示す斜視図である。 実施の形態１に係る半導体装置において、第１端子と第２端子との間に形成される直列ＬＣ共振回路の共振周波数を測定している状態を説明するための断面図である。 実施の形態１に係る半導体装置において、第１端子と第２端子との間に形成される直列ＬＣ共振回路を示す回路図である。 実施の形態１に係る半導体装置において、第１端子と第２端子との間に形成される直列ＬＣ共振回路の共振周波数を測定結果の一例を示すグラフである。 実施の形態１に係る半導体装置において、第１端子と第２端子との間に形成される直列ＬＣ共振回路の共振周波数を測定結果から、半導体素子の電極とワイヤとの接合部の劣化を評価する方法の一例を示すフローである。 実施の形態２に係る半導体装置を示す斜視図である。 実施の形態３に係る半導体装置を示す斜視図である。 実施の形態４に係る半導体装置を示す斜視図である。 実施の形態４に係る半導体装置の変形例を示す斜視図である。 実施の形態４に係る半導体装置の他の変形例を示す斜視図である。 実施の形態５に係る半導体装置を示す斜視図である。 実施の形態６に係る半導体装置を示す斜視図である。 実施の形態７に係る電力変換装置を適用した電力変換装置の構成を示すブロック図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
実施の形態１．
＜半導体装置の構成＞
図１に示されるように、半導体装置１００は、半導体素子１と、積層基板２と、第１端子３と、第２端子４と、複数のワイヤ５（配線部材）とを主に備える。
半導体素子１は、第１電極１１と第２電極１２とを有している。第１電極１１は第１導電体７と接合部材６を介して電気的に接続されている。第２電極１２は、複数のワイヤ５と接合されている。第１電極１１は、後述する共振周波数の測定時に、積層基板２および第１端子３を介して、高周波電源の第１測定端子と電気的に接続される。第２電極１２は、後述する共振周波数の測定時に、複数のワイヤ５および第２端子４を介して、高周波電源の第２測定端子と電気的に接続される。積層基板２は、第１方向に積層された第２導電体９、絶縁体８と第１導電体７で構成されている。積層基板２において半導体素子１が搭載された領域は、容量部として機能する。
半導体素子１では、第１電極１１と第２電極１２との間が導通した状態、すなわち第１電極１１と第２電極１２との間を接続する電流経路が半導体素子１の内部に形成された状態、が実現される。
半導体素子１は、例えば縦型のスイッチング素子である。第１電極１１は、半導体素子１の一方の面上に形成されている。第２電極１２は、半導体素子１の上記一方の面とは反対側に位置する他方の面上に形成されている。第１電極１１および第２電極１２は、例えば後述する積層基板２において第１導電体７、絶縁体８、および第２導電体９が積層している第１方向Ａにおける半導体素子１の一方の面と他方の面上に形成されている。
半導体素子１は、例えばシリコン（Ｓｉ：Ｓｉｌｉｃｏｎ）を材料とする絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。第１電極１１はコレクタ電極であり、第２電極１２はエミッタ電極である。
なお、半導体素子１の種類および半導体材料は、上記に制限されるものではない。半導体素子１は、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。また、半導体素子１を構成する半導体材料は、例えばシリコン（Ｓｉ：Ｓｉｌｉｃｏｎ）、炭化珪素（ＳｉＣ：Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、窒化ガリウム（ＧａＮ：Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）、または酸化ガリウム（Ｇａ２Ｏ３：Ｇａｌｌｉｕｍ（ＩＩＩ） Ｏｘｉｄｅ）であってもよい。
以下では、第１端子３、第２端子４に直流電圧が印加されておらず、かつ、半導体素子１の制御電極に動作指令が与えられていない状態を、半導体装置１００の非動作状態とよぶ。一方、第１端子３、第２端子４に直流電圧が印加され、かつ、半導体素子１の制御電極に動作指令が与えられている状態を、半導体装置１００の動作状態とよぶ。後述する共振周波数の測定は、半導体装置１００の非動作状態において実行される。
積層基板２は、第１方向Ａに積層された第１導電体７、絶縁体８、および第２導電体９により構成される。積層基板２は、後述する共振周波数の測定時に、直列ＬＣ共振回路の容量成分Ｃを少なくとも一部を構成する。積層基板２の容量は、絶縁体８の比誘電率、第１方向Ａにおける絶縁体８の厚み、および第１方向Ａと交差する絶縁体８の面積によって設定される。積層基板２の容量は、例えば１ｎＦ以上１０００ｎＦ以下として設定される。例えば、絶縁体８の比誘電率が３、第１方向Ａにおける絶縁体８の厚みが０．１２５ｍｍ、第１方向Ａと交差する絶縁体８の面積が１００ｍｍ2である場合、積層基板２の容量は約２０ｎＦとなる。
第１導電体７は、板状に設けられている。すなわち、第１方向Ａと直交する第２方向Ｂにおける第１導電体７の幅、および第１方向Ａおよび第２方向Ｂと直交する第３方向Ｃにおける第１導電体７の幅は、第１方向Ａにおける第１導電体７の幅（厚み）よりも広い。
上述のように、第１導電体７は、接合部材６を介して第１電極１１と電気的に接続されている。接合部材６は、例えばはんだである。第１電極１１と接合部材６との接合面および接合部材６と第１導電体７との接合面の各面積は、第２電極１２と各ワイヤ５との接合面の面積よりも大きい。
第１導電体７を構成する材料は、例えば銅（Ｃｕ）である。
絶縁体８は、板状に設けられている。すなわち、第２方向Ｂにおける絶縁体８の幅、および第３方向Ｃにおける絶縁体８の幅は、第１方向Ａにおける絶縁体８の幅（厚み）よりも広い。
絶縁体８を構成する材料は、電気的絶縁性を有し、かつ熱伝導率の高い材料であればよく、例えば酸化ケイ素（ＳｉＯ2）、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）、または窒化ケイ素（Ｓｉ3Ｎ4）を含む。
第１導電体７側から視て、絶縁体８は、第１導電体７と重なる第１部分８ａと、第１導電体７よりも外側に配置された第２部分８ｂとを有している。第２部分８ｂは、第３方向Ｃにおいて第１部分８ａと連なっている。言い換えると、第２部分８ｂは、第１部分８ａに対し第３方向Ｃに突出している。
第１方向Ａにおける第１部分８ａおよび第２部分８ｂの幅（厚み）は、例えば互いに等しい。第２方向Ｂにおける第２部分８ｂの幅は、例えば第２方向Ｂにおける第１部分８ａの幅よりも狭い。第３方向Ｃにおける第２部分８ｂの幅は、例えば第３方向Ｃにおける第１部分８ａの幅よりも狭い。第１導電体７側から視て、絶縁体８の平面形状は、例えばＬ字状である。
第２導電体９は、板状に設けられている。第２方向Ｂにおける第２導電体９の幅、および第３方向Ｃにおける第２導電体９の幅は、第１方向Ａにおける第２導電体９の幅（厚み）よりも広い。第２導電体９を構成する材料は、一般的にはＣｕであるが、例えばアルミニウム（Ａｌ）であってもよい。
第１導電体７側から視て、第２導電体９は、第１導電体７および絶縁体８の第１部分８ａと重なる第３部分９ａと、第１導電体７よりも外側に配置されておりかつ絶縁体８の第２部分８ｂと重なる第４部分９ｂと、第１導電体７および絶縁体８よりも外側に配置されている第５部分９ｃとを有している。第４部分９ｂおよび第５部分９ｃの各々は、第３方向Ｃにおいて第３部分９ａと連なっている。言い換えると、第４部分９ｂおよび第５部分９ｃの各々は、第３部分９ａに対し第３方向Ｃに突出している。第５部分９ｃは、第２方向Ｂにおいて第４部分９ｂと並んで配置されており、例えば第２方向Ｂにおいて第４部分９ｂと連なっている。
第１方向Ａにおける第３部分９ａ、第４部分９ｂ、および第５部分９ｃの幅（厚み）は、例えば互いに等しい。第２方向Ｂにおける第４部分９ｂおよび第５部分９ｃの各幅は、例えば第２方向Ｂにおける第１部分８ａの幅よりも狭い。第３方向Ｃにおける第４部分９ｂおよび第５部分９ｃの各幅は、例えば第３方向Ｃにおける第１部分８ａの幅よりも狭い。第２方向Ｂにおける第４部分９ｂおよび第５部分９ｃの各幅は、例えば互いに等しい。第３方向Ｃにおける第４部分９ｂおよび第５部分９ｃの各幅は、例えば互いに等しい。第１導電体７側から視て、第２導電体９の平面形状は、例えば長方形状である。
積層基板２において第１方向Ａの一方の側には、第１導電体７、絶縁体８の第２部分８ｂ、および第２導電体９の第５部分９ｃが表出している。半導体素子１、第１端子３、および第２端子４は、当該一方の側において、第１導電体７、第２導電体９の第５部分９ｃ、および絶縁体８の第２部分８ｂ上に配置されている。
第１端子３は、第２導電体９の第５部分９ｃ上に配置されており、第５部分９ｃに電気的に接続されている。第１端子３は、第３方向Ｃにおいて半導体素子１および第１導電体７と間隔を隔てて配置されている。第１端子３は、第２方向Ｂにおいて第２端子４と間隔を隔てて配置されている。
第１端子３は、例えば図示しない接合部材を介して第５部分９ｃと電気的に接続されている。このような接合部材を構成する材料は、一般的にははんだであるが、第１端子３と第５部分９ｃとを接合できる任意の材料であればよい。第１端子３は、例えば第５部分９ｃに接続されている底部と、当該底部に接続されておりかつ第１方向Ａに延在している立ち上がり部と、当該立ち上がり部に接続されておりかつ第３方向Ｃにおいて立ち上がり部に対して底部とは反対側に延在している先端部とを有している。なお、第１端子３の形状は、上記形状に制限されるものではなく、例えば第２方向Ｂから視てＬ字形状であってもよい。
第１端子３を構成する材料は、導電性を有する任意の材料であればよいが、一般的にはＣｕである。
第２端子４は、絶縁体８の第２部分８ｂおよび第２導電体９の第４部分９ｂ上に配置されている。第２端子４は、第３方向Ｃにおいて半導体素子１および第１導電体７と間隔を隔てて配置されている。第２端子４は、第２方向Ｂにおいて第１端子３と間隔を隔てて配置されている。
第２端子４は、例えば図示しない接合部材を介して第２部分８ｂと電気的に接続されている。このような接合部材を構成する材料は、一般的にははんだであるが、第２端子４と第２部分８ｂとを接合できる任意の材料であればよい。第２端子４は、例えば第２部分８ｂに接続されている底部４ａと、当該底部４ａに接続されておりかつ第１方向Ａに延在している立ち上がり部４ｂと、当該立ち上がり部に接続されておりかつ第３方向Ｃにおいて立ち上がり部４ｂに対して底部４ａとは反対側に延在している先端部４ｃとを有している。なお、第２端子４の形状は、上記形状に制限されるものではなく、例えば第２方向Ｂから視てＬ字形状であってもよい。
第２端子４を構成する材料は、導電性を有する任意の材料であればよいが、一般的にはＣｕである。
複数のワイヤ５の各々は、半導体素子１の第２電極１２と第２端子４との間を電気的に接続している。複数のワイヤ５の各々は、例えばワイヤボンディング法により、第２電極１２および第２端子４と接合されている。複数のワイヤ５の各一端は、第２電極１２と接合されている。複数のワイヤ５の各他端は、第２端子４の底部４ａと接合されている。複数のワイヤ５の各々は、例えば第３方向Ｃに沿って延在している。
複数のワイヤ５の各々は、後述する共振周波数の測定時に、直列ＬＣ共振回路のインダクタンスＬの一部を構成する。複数のワイヤ５の各インダクタンスは、各ワイヤ５の長手方向の長さ、および各ワイヤ５の長手方向に垂直な断面積によって決まる。各ワイヤ５の長手方向に垂直な断面積は、例えば互いに等しい。各ワイヤ５のインダクタンスは、例えば１０ｎＨ以下である。複数のワイヤ５の合成インダクタンスは、ワイヤ５の各インダクタンスおよびワイヤ５の本数によって決まる。ワイヤ５の本数は、半導体素子１の定格電流によって設定される。例えば、各ワイヤ５の長手方向の長さが３０ｍｍ、各ワイヤ５の直径０．３ｍｍである場合、各ワイヤ５のインダクタンスは約３０ｎＨとなる。このワイヤ５が４本並列に接続されている場合、４本のワイヤ５の合成インダクタンスは、約７．５ｎＨとなる。
ワイヤ５を構成する材料は、例えば金属材料であり、Ａｌ，Ｃｕまたは金（Ａｕ）を含む。
第１端子３は、半導体装置１００の動作状態においてコレクタ端子として使用され、非動作状態における共振周波数の測定時に測定用端子として使用される。第２端子４は、半導体装置１００の動作状態においてエミッタ端子として使用され、かつ非動作状態における共振周波数の測定時に測定用端子として使用される。
＜半導体装置の直列ＬＣ共振回路の共振周波数を測定する方法＞
半導体装置１００では、半導体素子１の第１電極１１と第２電極１２との間が導通している状態において、図３に示される直列ＬＣ共振回路が第１端子３と第２端子４との間に形成される。直列ＬＣ共振回路の共振周波数は、以下のように測定される。
図２に示されるように、まず、半導体装置１００、高周波電源２０、および測定部２１が準備される。高周波電源２０は、第１測定端子および第２測定端子を有する。
次に、高周波電源の第１測定端子が第１端子３に接続され、高周波電源の第２測定端子が第２端子４に接続される。この接続状態は、例えば半導体装置１００の動作状態および非動作状態に関わらず実現される。
次に、上記接続状態において、半導体装置１００が非動作状態とされたときに、半導体素子１の第１電極１１と第２電極１２との間が導通している状態とされる。これにより、図３に示されるように、第１端子３と第２端子４との間に、積層基板２と複数のワイヤ５とが直列に接続された直列ＬＣ共振回路が形成される。直列ＬＣ共振回路では、第２端子４、複数のワイヤ５、半導体素子１、接合部材６、積層基板２（第１導電体７、絶縁体８、第２導電体９）、および第１端子３が順に直列に接続されている。
次に、高周波電源２０により第１端子３と第２端子４との間に高周波電圧が印加され、かつ高周波電圧の周波数がスイープされる。これにより、測定部２１によって、図４に示されるような上記直列ＬＣ共振回路の周波数特性が測定される。図４の横軸は高周波電圧の周波数（単位：Ｈｚ）を示し、図４の縦軸は上記直列ＬＣ共振回路のインピーダンス（単位：Ω）を示す。図４に示される上記直列ＬＣ共振回路のインピーダンスが極小となる周波数が、上記直列ＬＣ共振回路の共振周波数として測定される。この共振周波数は、上記直列ＬＣ共振回路の寄生インダクタンスＬｓ、および上記直列ＬＣ共振回路の寄生容量Ｃｓを用いて、１／（２π（Ｌｓ×Ｃｓ）１/２）と表される。
なお、図４に示されるように、積層基板２の容量が１０ｎＦ以下であり、かつ複数のワイヤ５の合成インダクタンスが１０ｎＨ以下である場合、第２電極１２と複数のワイヤ５の各々の接合部が劣化してなければ、共振周波数は１０7Ｈｚよりも高くなる。
＜半導体装置の直列ＬＣ共振回路の共振周波数と接合部の劣化との関係性＞
次に、半導体装置１００の直列ＬＣ共振回路の共振周波数と、第２電極１２と各ワイヤ５との接合部の劣化との関係性について、説明する。
半導体素子１がスイッチングする度に、半導体素子１は自己発熱する。そのため、第２電極１２と各ワイヤ５との接合部には、例えば第１電極１１と第１導電体７との接合部などの他の部材間の接合部と比べて、大きな熱ストレスが繰り返し加えられる。これは、各ワイヤ５を構成する金属材料の線膨張係数が半導体素子１を構成する半導体材料の線膨張係数と大きく異なるためである。例えばＳｉの線膨張係数は２．３×１０-6／Ｋであるのに対し、Ａｌの線膨張係数は２３×１０-6／Ｋである。その結果、半導体素子１の第２電極１２と各ワイヤ５との接合部は、他の部材間の接合部（例えば各ワイヤ５と第２端子４との接合部）と比べて、劣化しやすい。接合部の劣化とは、例えば接合部に亀裂が生じること、接合部に生じた亀裂が進展すること、およびワイヤ５が第２電極１２からリフトオフすること、を指している。
上記直列ＬＣ共振回路のインダクタンスは、第２電極１２と各ワイヤ５との接合部が劣化すると、高くなる。
したがって、上記直列ＬＣ共振回路の共振周波数は、第２電極１２と各ワイヤ５との接合部が劣化すると、低くなる。さらに、共振周波数の低下量は、上記接合部の劣化が進むにつれて、多くなる。つまり、半導体装置１００によれば、上記直列ＬＣ共振回路の共振周波数の低下量を検出することで、上記接合部の劣化の有無および劣化の程度を判定できる。
半導体装置１００が正常に動作し続けられる程度の上記接合部の劣化は、許容される。そのため、共振周波数の低下量には、半導体装置１００の仕様に応じて許容量が設定され得る。例えば、上記接合部の劣化の程度から半導体装置１００が動作不良となるリスクを早期に検出するために、共振周波数の低下量について上記許容量よりも少ない判定量が予め設定される。
＜半導体装置の接合部の劣化を評価する方法＞
次に、半導体装置の接合部の劣化を評価する方法について説明する。図５に示されるように、半導体装置の接合部の劣化を評価する方法は、例えば以下のように行われる。
はじめに、半導体装置１００、高周波電源２０、および測定部２１が準備される（工程Ｓ１）。上述のように、高周波電源２０の第１測定端子が第１端子３に接続され、高周波電源２０の第２測定端子が第２端子４に接続される。測定部２１は、高周波電源２０と接続されており、高周波電源２０により上記非動作状態において測定された共振周波数が高周波電源２０により上記初期状態において測定された共振周波数よりも低下したことを検出する。具体的には、測定部２１は、高周波電源２０によって測定された共振周波数の初期値および評価値を記憶する記憶部２２と、共振周波数の初期値に対する評価値の低下量が上記判定量を超えているか否かを判定する判定部２３を有している。
さらに、半導体素子１が初期状態にあるときに、上記直列ＬＣ共振回路の共振周波数が測定され、かつ当該測定値が初期値として記憶される（Ｓ２）。初期状態とは、半導体装置１００が電力変換装置として初めて動作する前の状態を指している。上記直列ＬＣ共振回路の共振周波数を測定する方法は、上述の通りである。測定部２１の上記記憶部２２は、測定した共振周波数を初期値として記憶する。
次に、半導体装置１００が動作状態とされ、半導体素子１はスイッチングを繰り返す（Ｓ３）。
次に、半導体装置１００が非動作状態とされたときに、上記直列ＬＣ共振回路の共振周波数が測定され（Ｓ４）、さらに当該測定値が評価される（Ｓ５）。上記直列ＬＣ共振回路の共振周波数を測定する方法は、上述の通りである。測定部２１の判定部２３は、測定された共振周波数が上記初期値に対して低下しているか否か、低下している場合には、共振周波数の低下量が上記判定値を超えているか否かを評価する。判定部２３は、共振周波数の低下量が上記判定値を超えていると判定した場合、例えば半導体装置１００の外部に警告信号を出力する。このようにすれば、半導体装置１００が上記接合部の劣化に起因して動作不良となる前に、半導体装置１００を交換するなどの対応が可能となる。
なお、測定部２１により共振周波数の低下量が上記判定値を超えていると判定された場合を除き、半導体装置１００は再び動作状態とされ得る。その後、半導体装置１００が再び非動作状態とされたときに、上記直列ＬＣ共振回路の共振周波数が再測定され、かつ当該再測定値が評価される。
上述した共振周波数の測定および評価は、半導体装置１００が非動作状態とされる度に行われてもよいし、あらかじめ定められた期間を経過する毎に行われてもよい。
＜作用効果＞
半導体装置１００は、半導体素子１、積層基板２、第１端子３、第２端子４、および複数のワイヤ５を備える。半導体素子１は、第１電極１１と第２電極１２とを有している。半導体素子１では、第１電極１１と第２電極１２との間が導通した状態が実現される。積層基板２は、第１方向Ａに積層された第１導電体７、絶縁体８、および第２導電体９を有している。第１導電体７は、第１電極１１と電気的に接続されている。第１端子３は、第２導電体９上に配置されかつ第２導電体９と電気的に接続されている。第２端子４は、第２導電体９上に配置されている。複数のワイヤ５は、第２電極１２と第２端子４とを電気的に接続している。
上述のように、半導体装置１００では、第２電極１２と複数のワイヤ５との各接合部の劣化が、直列ＬＣ共振回路の共振周波数の低下として、検出され得る。そのため、各ワイヤ５の抵抗が例えば数ｍΩ程度と小さく、各ワイヤ５のインダクタンスが例えば数ｎＨ程度と小さい場合にも、第２電極１２と各ワイヤ５との各接合部の劣化を高精度に検出できる。例えば、半導体装置１００が互いに同等の構成を備える４本のワイヤ５を備え、各ワイヤの抵抗が１２ｍΩ、インダクタンスが３０ｎＨであり、４本のワイヤ５の合成抵抗が５ｍΩ、合成インダクタンスが７．５ｎＨである場合を考える。４本のワイヤ５のうちの１本のみがリフトオフした場合、合成抵抗値の変化量は約１ｍΩであり、合成インダクタンスの変化量は約２．５ｎＨである。そのため、上述した従来の抵抗値測定ではこのようなリフトオフを検出するためには、最小分解能が１ｍΩよりも小さい高精度の抵抗測定器が必要になる。これに対し、半導体装置１００では、合成インダクタンスの上記変化量に起因する共振周波数の低下量は、例えば容量値が１ｎＦであるときに８ＭＨｚとなり、容量値が１０００ｎＦであるときに２４０ｋＨｚとなり、このような低下量の検出は一般的な測定器で足る。つまり、半導体装置１００では、半導体装置１００が上記構成を備えていることにより、特別な測定部２１を必要とせずに上記接合部の劣化を検出することができる。
半導体装置１００では、第２端子４が、第２方向Ｂにおいて第１端子３と並んで配置されており、かつ第３方向Ｃにおいて半導体素子１と並んで配置されている。このようにすれば、半導体素子１の第２電極１２と第２端子４とを電気的に接続する各ワイヤ５の長手方向の長さを従来と同等以下としながらも、第１端子３が第２端子４の近くに配置される。その結果、半導体装置１００では、第１端子３が第２端子４から離れて配置される場合と比べて、第１端子３と第２端子４との間の寄生インダクタンスが低減されており、上記直列ＬＣ共振回路の全インダクタンスに占める複数のワイヤ５の合成インダクタンスの割合が高められている。その結果、半導体装置１００によれば、上記直列ＬＣ共振回路の共振周波数の変化が高精度に検出され得る。
実施の形態２．
図６に示されるように、実施の形態２に係る半導体装置１０１は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備え、同様の効果を得ることができるが、積層基板２、第１端子３、および第２端子４の各々の相対的な位置関係が、半導体装置１００とは異なる。
半導体装置１０１の積層基板２は、半導体装置１００の積層基板２と基本的に同様の構成を備え、同様の効果を得ることができるが、第１導電体７側から視た絶縁体８および第２導電体９の平面形状が、半導体装置１００の積層基板２とは異なる。
半導体装置１０１の積層基板２では、第２方向Ｂにおける第２部分８ｂの幅は、例えば第２方向Ｂにおける第１部分８ａの幅と等しい。第１導電体７側から視て、絶縁体８の平面形状は、例えば長方形状である。
第４部分９ｂは、第３方向Ｃにおいて第３部分９ａ（図６には図示されない）と連なっている。第５部分９ｃは、第２方向Ｂにおいて第３部分９ａおよび第４部分９ｂと並んで配置されており、例えば第２方向Ｂにおいて第３部分９ａおよび第４部分９ｂと連なっている。
第２方向Ｂにおける第３部分９ａおよび第４部分９ｂの各幅は、例えば第２方向Ｂにおける第５部分９ｃの幅よりも広い。第３方向Ｃにおける第３部分９ａおよび第４部分９ｂの各幅の和は、例えば第３方向Ｃにおける第５部分９ｃの幅に等しい。
第１端子３は、第２方向Ｂにおいて半導体素子１および第１導電体７と間隔を隔てて配置されている。第１端子３は、例えば第２方向Ｂにおいて半導体素子１の第２電極１２と並んで配置されている。第１端子３は、第２方向Ｂにおいて第２端子４と間隔を隔てて配置されている。
半導体装置１０１においても、例えば第１端子３と第２端子４とが半導体素子１を挟むように配置されている場合と比べて、第１端子３が第２端子４の近くに配置される。その結果、半導体装置１０１においても、第１端子３と第２端子４とが半導体素子１を挟むように配置される場合と比べて、第１端子３と第２端子４との間の寄生インダクタンスが低減されており、上記直列ＬＣ共振回路の全インダクタンスに占める複数のワイヤ５の合成インダクタンスの割合が高められている。その結果、半導体装置１０１によれば、上記直列ＬＣ共振回路の共振周波数の変化が高精度に検出され得る。
実施の形態３．
図７に示されるように、実施の形態３に係る半導体装置１０２は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備え、同様の効果を得ることができるが、第３導電体１３をさらに備える点で、半導体装置１００とは異なる。
第３導電体１３は、絶縁体８上に第１導電体７と間隔を隔てて配置されている。第３導電体１３は、絶縁体８の第２部分８ｂ上に配置されている。第３導電体１３は、例えば板状に設けられている。すなわち、第１方向Ａと交差する第２方向Ｂにおける第３導電体１３の幅、および第１方向Ａおよび第２方向Ｂと交差する第３方向Ｃにおける第３導電体１３の幅は、第１方向Ａにおける第３導電体１３の幅（厚み）よりも広い。第３導電体１３を構成する材料は、一般的にはＣｕであるが、導電性を有する任意の材料であればよく、例えばＡｌであってもよい。
第２端子４は、第３導電体１３上に配置されており、かつ第３導電体１３と電気的に接続されている。
複数のワイヤ５の各々は、例えばワイヤボンディング法により、第２電極１２および第３導電体１３と接合されている。つまり、半導体装置１０２では、複数のワイヤ５および第３導電体１３が、第２電極１２と第２端子４との間を電気的に接続している。異なる観点から言えば、半導体装置１０２は、配線部材として、複数のワイヤ５および第３導電体１３を備えている。さらに異なる観点から言えば、半導体装置１０２では、第２端子４および第３導電体１３が一体として１つの端子を成している。
半導体装置１０２は、半導体装置１００と同様の効果を奏することができる。
＜変形例＞
半導体装置１０２は、上記構成以外について、実施の形態２に係る半導体装置１０１と同様の構成を備えていてもよい。
実施の形態４．
図８に示されるように、実施の形態４に係る半導体装置１０３は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備え、同様の効果を得ることができるが、第４導電体１４をさらに備え、かつ複数の配線部材として複数のワイヤ５に代えて複数の第１ワイヤ５ａおよび複数の第２ワイヤ５ｂを備える点で、半導体装置１００とは異なる。
第４導電体１４は、絶縁体８上に第１導電体７と間隔を隔てて配置されている。第４導電体１４は、例えば第３方向Ｃにおいて第１導電体７と第２端子４との間に配置されている。第４導電体１４は、第２導電体９の第４部分９ａおよび絶縁体８の第２部分８ａ上に配置されている。第２導電体９、絶縁体８、および第４導電体１４は、第１方向Ａに積層している。
第４導電体１４は、例えば板状に設けられている。すなわち、第１方向Ａと交差する第２方向Ｂにおける第４導電体１４の幅、および第１方向Ａおよび第２方向Ｂと交差する第３方向Ｃにおける第４導電体１４の幅は、第１方向Ａにおける第４導電体１４の幅（厚み）よりも広い。第４導電体１４を構成する材料は、一般的にはＣｕであるが、導電性を有する任意の材料であればよく、例えばＡｌであってもよい。
複数の第１ワイヤ５ａは、第２電極１２と第４導電体１４とを電気的に接続している。複数の第１ワイヤ５ａは、例えばワイヤボンディング法により、第２電極１２および第４導電体１４と接合されている。複数の第２ワイヤ５ｂは、第４導電体１４と第２端子４とを電気的に接続している。複数の第２ワイヤ５ｂは、例えばワイヤボンディング法により、第４導電体１４および第２端子４と接合されている。
言い換えると、複数の第１ワイヤ５ａの各々は、第４導電体１４を介して、複数の第２ワイヤ５ｂの各々と直列に接続されている。これにより、第２端子４は、複数の第１ワイヤ５ａ、第４導電体１４、および複数の第２ワイヤ５ｂを介して、半導体素子１の第２電極１２と電気的に接続されている。
第２端子４は、上述のように、第３方向Ｃにおいて、第４導電体１４に対して第１導電体７とは反対側に配置されている。この場合、第１端子３も、第３方向Ｃにおいて、第４導電体１４に対して第１導電体７とは反対側に配置されている。第１端子３は、第１端子３は、第２方向Ｂにおいて第２端子４と間隔を隔てて並んで配置されている。
半導体装置１０３によれば、共振周波数の低下を検出することで、第２電極１２と第１ワイヤ５ａとの接合部、第１ワイヤ５ａと第４導電体１４との接合部、第４導電体１４と第２ワイヤ５ｂとの接合部および第２ワイヤ５ｂと第２端子４との接合部の少なくともいずれかの劣化を判定できる。
＜変形例＞
半導体装置１０３は、上記構成以外について、実施の形態２に係る半導体装置１０１と同様の構成を備えていてもよい。つまり、半導体装置１０３は、第４導電体１４をさらに備え、かつ複数の配線部材として複数のワイヤ５に代えて複数の第１ワイヤ５ａおよび複数の第２ワイヤ５ｂを備える点で、半導体装置１０１と異なっていてもよい。この場合、第１端子３は、第２方向Ｂにおいて半導体素子１と並んで配置されていてもよいが、好ましくは第３方向Ｃにおいて第４導電体１４と並んで配置されている。
図９に示されるように、半導体装置１０３は、上記構成以外について、実施の形態３に係る半導体装置１０２と同様の構成を備えていてもよい。つまり、半導体装置１０３は、第４導電体１４をさらに備え、かつ複数の配線部材として複数のワイヤ５に代えて複数の第１ワイヤ５ａおよび複数の第２ワイヤ５ｂを備える点で、半導体装置１０２と異なっていてもよい。この場合、複数の第２ワイヤ５ｂが、第３導電体１３および第４導電体１４の各々と接合されている。
図１０に示されるように、半導体装置１０３は、上記構成以外について、実施の形態２に係る半導体装置１０１および実施の形態３に係る半導体装置１０２と同様の構成を備えていてもよい。この場合、第１端子３は、第２方向Ｂにおいて第４導電体１４と並んで配置されている。第１端子３は、例えば第２方向Ｂにおいて第４導電体１４と複数の第２ワイヤ５ｂとの接合部と並んで配置されている。
実施の形態５．
図１１に示されるように、実施の形態５に係る半導体装置１０４は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備え、同様の効果を得ることができるが、第２端子４が第２導電体９と電気的に接続されている点で、半導体装置１００とは異なる。
第２端子４は、第２導電体９の第５部分９ｃ上に配置され、かつ第５部分９ｃと電気的に接続されている。つまり、第２端子４は、第１端子３と第２導電体９を介して電気的に接続されている。
半導体装置１０４は、半導体装置１００と同様の効果を奏することができる。
半導体装置１０４は、上記構成以外について、実施の形態２に係る半導体装置１０１、実施の形態３に係る半導体装置１０２、および実施の形態４に係る半導体装置１０３の少なくともいずれかと同様の構成を備えていてもよい。
実施の形態６．
図１２に示されるように、実施の形態６に係る半導体装置１０５は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備え、同様の効果を得ることができるが、測定部２１をさらに備える点で、半導体装置１００とは異なる。
上述のように、半導体装置１００は高周波電源２０および測定部２１を備えず、半導体装置１００が後述する電力変換装置２００などに組み込まれて使用されるときに、電力変換装置２００などの外部機器が備える高周波電源２０および測定部２１と接続される。これに対し、半導体装置１０５は、測定部２１を備えている。
半導体装置１０５は、上記構成以外について、実施の形態２に係る半導体装置１０１、実施の形態３に係る半導体装置１０２、実施の形態４に係る半導体装置１０３、実施の形態５に係る半導体装置１０４の少なくともいずれかと同様の構成を備えていてもよい。
＜変形例＞
実施の形態１〜６に係る半導体装置１００〜１０５は、第２電極１２と第２端子４とを電気的に接続する配線部材として複数のワイヤ５を備えているが、これに限られるものではない。半導体装置１００〜１０５は、複数のワイヤ５に替えて、複数のリボン状導電体を備えていてもよいし、複数の板状導電体を備えていてもよい。複数の板状導電体は、第２電極１２および第２端子４の各々とはんだ等の接合部材を介して接合されていてもよい。
実施の形態７．
本実施の形態は、上述した実施の形態１〜６に係る半導体装置１００〜１０５の少なくともいずれかを電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態７として、三相のインバータに本開示を適用した場合について説明する。
図１３は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１３に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１３に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子の少なくともいずれかは、上述した実施の形態１〜６のいずれかの半導体装置１００〜１０５に相当する半導体装置２０２が有するスイッチング素子である。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２０２として実施の形態１〜６に係る半導体装置１００〜１０５の少なくともいずれかが適用されているため、コストを抑えながらも、スイッチング素子の電極とワイヤとの接合部の劣化が高精度に予測され得る。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上のように本開示の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本開示の基本的範囲は上述の実施の形態に限定されるものではない。本開示の基本的範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ 半導体素子、２ 積層基板、３ 第１端子、４ 第２端子、４ａ 底部、４ｂ 立ち上がり部、４ｃ 先端部、５ ワイヤ、５ａ 第１ワイヤ、５ｂ 第２ワイヤ、６ 接合部材、７ 第１導電体、８ 絶縁体、８ａ 第１部分、８ｂ 第２部分、９ 第２導電体、９ａ 第３部分、９ｂ 第４部分、９ｃ 第５部分、１１ 第１電極、１２ 第２電極、１３ 第３導電体、１４ 第４導電体、２０ 高周波電源、２１ 測定部、２２ 記憶部、２３ 判定部、１００，１０１，１０２，１０３，１０４，１０５，２０２ 半導体装置、１５０ 電源、２００ 電力変換装置、２０１ 主変換回路、２０３ 制御回路、３００ 負荷。

Claims (10)

  1. 第１電極と第２電極とを有する半導体素子と、
    第１方向に積層された第１導電体、絶縁体、および第２導電体を有し、前記第１導電体が前記第１電極と電気的に接続されている積層基板と、
    前記第２導電体上に配置されかつ前記第２導電体と電気的に接続されている第１端子と、
    前記第２導電体上に配置されている第２端子と、
    前記第２電極と前記第２端子とを電気的に接続する少なくとも１つの配線部材とを備え、
    前記第１導電体側から視て、前記絶縁体は、前記第１導電体よりも外側に配置されている第２部分を有し、前記第２導電体は、前記第１導電体および前記絶縁体よりも外側に配置されている第５部分を有し、
    前記積層基板において前記第１方向の一方の側には、前記第１導電体、前記絶縁体の前記第２部分、および前記第２導電体の前記第５部分が表出しており、
    前記第１端子と前記第２端子との間に高周波電圧が印加されたときに共振周波数が測定される、半導体装置。
  2. 前記第１端子は、前記第２導電体の前記第５部分と電気的に接続されており、
    前記第２端子は、前記絶縁体の前記第２部分上に配置されている、請求項１に記載の半導体装置。
  3. 前記第１端子は、前記第１方向と直交する第２方向において、前記第２端子と並んで配置されており、
    前記第１端子および前記第２端子は、前記第１方向および前記第２方向と直交する第３方向において、前記半導体素子と並んで配置されている、請求項１または２に記載の半導体装置。
  4. 前記第１端子は、前記第１方向と直交する第２方向において、前記半導体素子と並んで配置されており、
    前記第２端子は、前記第１方向および前記第２方向と直交する第３方向において、前記半導体素子と並んで配置されている、請求項１または２に記載の半導体装置。
  5. 前記絶縁体上に前記第１導電体と間隔を隔てて配置されている第３導電体をさらに備え、
    前記少なくとも１つの配線部材は、前記第３導電体を介して前記第２端子と電気的に接続されている、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記絶縁体上に前記第１導電体と間隔を隔てて配置されている第４導電体をさらに備え、
    前記少なくとも１つの配線部材は、前記第２電極と前記第４導電体とを電気的に接続する第１配線部材と、前記第４導電体と前記第２端子とを電気的に接続する第２配線部材とを含む、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記少なくとも１つの配線部材のインダクタンスは、１００ｎＨ以下である、請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記半導体装置が初期状態にあるとき、および前記半導体装置の動作開始後であって前記半導体装置が動作していない非動作状態にあってかつ前記第１端子と前記第２端子との間に前記高周波電圧が印加されかつ前記高周波電圧の周波数がスイープされたときに、前記共振周波数を測定する測定部をさらに備える、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記測定部は、前記非動作状態において測定した共振周波数が前記初期状態において測定された共振周波数よりも低下したことを検出する、請求項８に記載の半導体装置。
  10. 請求項１〜９のいずれか１項に記載の半導体装置を含み、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
JP2020538859A 2020-01-07 2020-01-07 半導体装置および電力変換装置 Active JP6827595B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000192 WO2021140572A1 (ja) 2020-01-07 2020-01-07 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP6827595B1 true JP6827595B1 (ja) 2021-02-10
JPWO2021140572A1 JPWO2021140572A1 (ja) 2021-07-15

Family

ID=74529643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538859A Active JP6827595B1 (ja) 2020-01-07 2020-01-07 半導体装置および電力変換装置

Country Status (2)

Country Link
JP (1) JP6827595B1 (ja)
WO (1) WO2021140572A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090278A1 (ja) * 2022-10-27 2024-05-02 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185630A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP2018535553A (ja) * 2016-03-30 2018-11-29 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． 少なくとも１つのダイを備えるパワー半導体モジュールの損傷レベル又は寿命予測を推定する方法及びデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185630A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP2018535553A (ja) * 2016-03-30 2018-11-29 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． 少なくとも１つのダイを備えるパワー半導体モジュールの損傷レベル又は寿命予測を推定する方法及びデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090278A1 (ja) * 2022-10-27 2024-05-02 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021140572A1 (ja) 2021-07-15
WO2021140572A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US9685879B2 (en) Power semiconductor module and power conversion device
US9000601B2 (en) Power semiconductor module
US20120063187A1 (en) Inverter device
US11127662B2 (en) Semiconductor device
CN103782380A (zh) 半导体模块
JP2019029457A (ja) 半導体モジュール
WO2020158057A1 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2017158407A (ja) 電力変換システムの電流制御装置
EP2120260B1 (en) Semiconductor unit with temperature sensor
JP6827595B1 (ja) 半導体装置および電力変換装置
CN220233181U (zh) 一种功率模块
WO2019043950A1 (ja) 半導体モジュール及び電力変換装置
CN111630401B (zh) 半导体装置以及电力变换装置
JP4323299B2 (ja) 半導体装置
US20220415735A1 (en) Power module and power conversion device
JP2013140889A (ja) パワーモジュール
JP2005094887A (ja) 電力変換器
WO2020250445A1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
CN106505834B (zh) 智能功率模块
JP6698968B1 (ja) 半導体装置および電力変換装置
JP6925444B2 (ja) 半導体モジュール、電力変換装置、および移動体
JP7286002B2 (ja) 半導体装置および電力変換装置
JP2011014744A (ja) 半導体装置
CN110462805A (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
JP7491188B2 (ja) 電気機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200713

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250