CN111630401B - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN111630401B
CN111630401B CN201880087286.8A CN201880087286A CN111630401B CN 111630401 B CN111630401 B CN 111630401B CN 201880087286 A CN201880087286 A CN 201880087286A CN 111630401 B CN111630401 B CN 111630401B
Authority
CN
China
Prior art keywords
conductor pattern
bonding wire
semiconductor element
semiconductor device
voltage difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880087286.8A
Other languages
English (en)
Other versions
CN111630401A (zh
Inventor
伊藤悠策
中松佑介
富泽淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111630401A publication Critical patent/CN111630401A/zh
Application granted granted Critical
Publication of CN111630401B publication Critical patent/CN111630401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Abstract

提供使用键合导线的电感分量提高劣化探测精度的半导体装置。该提高劣化探测精度的半导体装置具备：第1导体图案(5)，形成于绝缘基板(1)上，流过半导体元件(6)的主电流；第2导体图案(3)，形成于绝缘基板(1)上，用于检测半导体元件(6)表面电极(8)的电位；第1键合导线(9)，连接表面电极(8)和第1导体图案(5)；第2键合导线(10)，连接表面电极(8)和第2导体图案(3)；电压检测部(12)，与第1导体图案(5)及第2导体图案(3)连接，检测半导体元件(6)的开关时的第1导体图案(5)与第2导体图案(3)之间的电压差；以及劣化探测部(13)，使用检测到的电压差，探测第1键合导线(9)的劣化。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及具有劣化探测功能的半导体装置以及具备该半导体装置的电力变换装置。
背景技术
半导体装置通常具有：基板，具有导体图案；半导体元件，具有与导体图案接合的背面和设置有表面电极的表面；以及键合导线(bonding wire)，两端分别接合到表面电极和基板上的导体图案。键合导线在半导体模块的运用中反复接受温度变化而劣化。
因此，以往的半导体装置使用特定的检测用的键合导线，在半导体元件中稳定地流过直流电流的状态下，测量芯片上的开尔文发射极电极和检查用电极的两端的电压。公开有：使用检测用的键合导线劣化而从芯片上剥离时的电压与未劣化的状态相比有变化这一点，检测键合导线的劣化(例如专利文献1)。
另外，公开有如下方法：无需特定的检测用的键合导线，在半导体元件中稳定地流过直流电流的状态下，根据劣化时的键合导线的两端的电压的变化，检测键合导线的劣化(例如专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2015-114149号公报
专利文献2：日本特开2007-113983号公报
发明内容
然而，在以往的半导体装置中，通过键合导线部的电阻值的变化探测键合导线部的劣化，所以为了增大未劣化时和劣化时的电压的变化量来提高劣化的探测制度，必须增大在键合导线中通电的电流的值。另外，存在即使增大电流也使电压下降仅变大与电流的大小成比例的值这样的问题。
本发明是为了解决如上述的课题而完成的，其目的在于得到一种具有无需特定的检测用的键合导线、并且无需增大对半导体元件通电的电流，而能够检测键合导线的劣化的功能的半导体装置。
提供一种半导体装置，具备：绝缘基板；半导体元件，搭载于绝缘基板上，在表面具有表面电极；第1导体图案，形成于绝缘基板上，流过半导体元件的主电流；第2导体图案，形成于绝缘基板上，用于检测半导体元件的表面电极的电位；第1键合导线，连接表面电极和第1导体图案；第2键合导线，连接表面电极和第2导体图案；电压检测部，与第1导体图案及第2导体图案连接，检测半导体元件的开关时的第1导体图案与第2导体图案之间的电压差；以及劣化探测部，使用检测的电压差，探测第1键合导线的劣化。
根据本发明的半导体装置，能够提高键合导线的劣化的检测精度。
附图说明
图1是本发明的实施方式1中的半导体装置的构造示意图。
图2是本发明的实施方式1中的半导体装置的电路图。
图3是本发明的实施方式2中的半导体装置的构造示意图。
图4是本发明的实施方式3中的半导体装置的构造示意图。
图5是本发明的实施方式4中的半导体装置的构造示意图。
图6是本发明的实施方式4中的半导体装置的电路图。
图7是示出应用本发明的实施方式5中的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
1：绝缘基板；2、3、3a、3b、4、4a、4b、5、23：导体图案；6、20：半导体元件；7、7a、7b：栅电极；8、8a、8b、21：表面电极；9、9a、9b、10、10a、10b、11、11a、11b、22：键合导线；12：电压检测部；13劣化探测部；14：劣化探测装置；15：二极管；16：电容器；17：开关；18：比较器；19：基准电压生成部；23a：连接点；100、200、300、400、410、500、600、2002：半导体装置；1000：电源；2000：电力变换装置；2001：主变换电路；2003：控制电路；3000：负载。
具体实施方式
以下，参照附图说明实施方式。此外，对各图中的同一或者相当部分附加同一符号。另外，也可以任意地组合以下记载的实施方式的至少一部分。
实施方式1.
以下，说明本发明的实施方式1中的半导体装置的构造。
图1是本发明的实施方式1中的半导体装置的构造示意图。在图1中，半导体装置100具备绝缘基板1、导体图案2、作为第2导体图案的导体图案3、导体图案4、作为第1导体图案的导体图案5、半导体元件6、栅电极7、半导体元件6的表面电极8、作为第1键合导线的键合导线9、作为第2键合导线的键合导线10、键合导线11、检测导体图案3与导体图案5之间的电压差的电压检测部12、探测第1键合导线的劣化的劣化探测部13。
劣化探测装置14具备：电压检测部12，检测导体图案3与导体图案5之间的电压差；以及劣化探测部13，根据由电压检测部12检测出的电压差判断键合导线9的劣化。劣化探测装置14既可以内置于半导体装置100的内部，也可以形成于绝缘基板1上。另外，劣化探测装置14也可以设置于半导体装置100的外部。
在绝缘基板1中，例如使用氧化铝(Al2O3)、氮化铝(AlN)等。在绝缘基板1的表面(绝缘基板1上)，形成有导体图案2、3、4、5。
在导体图案2、3、4、5以及栅电极7、半导体元件6的表面电极8中，例如使用铜(Cu)、铝(Al)。导体图案2被连接有半导体元件6的背面。导体图案3经由键合导线10，与半导体元件6的表面电极8连接。导体图案3被用于检测半导体元件6的表面电极8的电位。导体图案4经由键合导线11，与半导体元件6的栅电极7连接。导体图案5经由键合导线9，与半导体元件6的表面电极8连接。在导体图案5中，流过半导体元件6的主电流。
半导体元件6例如是如IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)、纵型MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)那样的开关元件、或者如肖特基势垒二极管那样的整流元件。
半导体元件6例如是具有从半导体元件6的背面侧朝向表面侧流过电流的纵型构造的功率半导体元件。半导体元件6例如使用硅(Si)的单晶体形成。构成半导体元件6的半导体材料不限于此。例如，也可以是碳化硅(SiC)、氮化镓(GaN)等具有宽能带隙的半导体材料。
能够在键合导线9、10、11中，使用例如金(Au)、铜(Cu)、铝(Al)等。键合导线9、10、11分别通过例如超声波接合与导体图案3、4、5以及表面电极8、栅电极7中的任意部件接合。
键合导线9连接半导体元件6的表面电极8和导体图案5。键合导线9还能够使用多根键合导线。键合导线10连接半导体元件6的表面电极8和导体图案3。键合导线10用于检测半导体元件6的表面电极8的电位，所以还能够使用径比键合导线9细的键合导线。键合导线11连接半导体元件6的栅电极7和导体图案4。
图2是本发明的实施方式1的半导体装置的电路图。在图2中，示出作为电压检测部12以及劣化探测部13的实施例的电路图。如图2所示，电压检测部12具备二极管15、电容器16、开关17。劣化探测部13具备作为比较器的比较器18、生成基准电压的基准电压生成部19。
半导体元件6的开关时的电压检测的点有如下3个种类：开关导通、开关截止、开关导通时的恢复电流通电时。图2是与半导体元件6的开关截止时的劣化探测对应的电路结构，但通过使二极管15、比较器18的连接反转，即使在开关导通时也能够探测键合导线的劣化。另外，即便是图2记载的电路结构本身，也能够检测开关导通时的恢复电流通电时的电压，能够使用该恢复电流通电时的电压，探测键合导线9的劣化。在此，作为键合导线的劣化，一般有裂纹在键合导线和表面电极的界面附近发展而键合导线从半导体元件分离的现象、在键合导线的弯曲部在导线内裂纹发展而键合导线被分割的现象，能够高精度地检测该状态。
二极管15的一端与导体图案3连接，另一端与比较器18连接。电容器16的一端与二极管15的另一端侧连接，另一端与导体图案5连接。开关17以与电容器16并联连接的方式，一端与二极管15的另一端侧连接，另一端与导体图案5连接。对比较器18输入电压检测部12的输出值和基准电压生成部19的输出值。作为开关17，例如能够使用半导体元件。
使用图1以及图2，说明半导体元件6成为开关截止时的电压检测以及劣化探测的过程。
首先，在半导体元件6成为导通的状态下，在半导体元件6中，在从半导体元件6的背面朝向表面的、从导体图案2向半导体元件6的表面电极8的纵向流过电流。此时，电压检测部12的开关17是截止状态。半导体元件6的表面电极8经由键合导线10，与绝缘基板1上的导体图案3连接。因此，导体图案3是与半导体元件6的表面电极8相同的电位。
接下来，从导体图案2流向半导体元件6的表面电极8的电流经由与半导体元件6的表面电极8连接的键合导线9，流入到绝缘基板1上的导体图案5。此时，键合导线9具有电阻分量和电感分量，在键合导线9的两端产生用“由电阻值与电流之积表示的由电阻引起的电压差”与“由电感与电流的时间变化量之积表示的由电感引起的电压差”之和表示的电压差。
键合导线9的两端分别是与在绝缘基板1上形成的导体图案3以及导体图案5相同的电位，在图2中，在形成于绝缘基板1上的导体图案3以及导体图案5之间，产生用由键合导线9的电阻分量引起的电压差与由键合导线9的电感分量引起的电压差之和表示的电压差。
如果是电流稳定地流过的状态(导通状态)，则电流的时间变化量是零，由电感引起的电压差也成为零。另外，键合导线9的电阻小，所以是由电阻值引起的电压差也小的状态。
接下来，在半导体元件6从该状态(导通状态)成为开关截止(变化为截止状态)时，在半导体元件6中流过的电流急剧减少，在键合导线9中流过的电流也同样地减少。此时，在导体图案3与导体图案5之间，产生用键合导线9的电感与电流的时间变化量之积表示的电压差。
另外，由键合导线9的电阻引起的电压差也同时产生，但键合导线9的电阻一般较小，所以相比于由电感引起的电压差，由电阻引起的电压差可忽略。
导体图案3与表面电极8通过键合导线10连接，是与表面电极8相同的电位。在半导体元件6是导通状态时，以从表面电极8朝向导体图案5的方向为正而流过的电流减少，所以关于由于键合导线9的电感分量而在绝缘基板1上形成的导体图案3与导体图案5之间产生的电压，相比于导体图案3，导体图案5的电位更高。另外，电流的时间变化量的绝对值一般在开关截止时不恒定，在预定的定时取最大的峰值。
如图2所示，电容器16的一端与导体图案3侧连接，另一端与导体图案5侧连接。
开关17是截止状态，在半导体元件6成为开关截止的定时，电容器16积蓄与在导体图案3与导体图案5之间产生的由键合导线9的电感分量引起的电压相当的电荷。在电容器16的一端与导体图案3之间有二极管15，在电容器16的两端保持在电容器16中产生的电压的最大值。在该电容器16中保持的电压是由键合导线9的电感分量引起的在键合导线9的两端产生的电压的最大值。
电容器16的一端与比较器18的输入侧连接，比较器18比较在电容器16中保持的电压和来自用于判断劣化的基准电压生成部19的基准电压，在电容器16中保持的电压超过基准电压时，判断为键合导线9劣化，输出劣化这样的报错信号。
另外，在同一开关条件下半导体元件6成为开关截止时，电流的时间变化量能够恒定，所以由于键合导线9的劣化，导体图案3与导体图案5之间的电压单调地增加。其原因为，由于键合导线9的劣化，键合导线9的电感分量增加。
因此，如果事先设定用于判定劣化的基准电压，则在半导体元件6的开关截止时的导体图案3与导体图案5之间的电压差的峰值超过基准电压时，能够判定劣化。基准电压也可以仅使用一个值，但也可以准备使温度、半导体元件6的导通时的电流量、栅极的电阻等变化的情况下的在各种条件下取得的值，从而能够在各种半导体元件6的开关截止的动作中进行判定。
另外，通过代替比较器18而使用内置有保存电容器16的电压的存储器的CPU，例如在取得某个条件下的半导体元件6成为开关截止时的电压差的峰值之后，使开关17成为导通而将电容器16的两端的电压差暂时复位为零，并再次取得在其他条件下成为开关截止时的电压差的峰值。也可以针对这样在多个条件下取得的开关截止时的电压差的峰值，使用比较值和基准电压，综合地判定键合导线9的劣化状态。
进而，也可以使用监视开关截止时的电流的传感器、和能够常时监视导体图案3与导体图案5的电压差的电压传感器，常时监视电流的时间变化量和导体图案3与导体图案5的电压差，并将导体图案3与导体图案5之间的电压差除以电流的时间变化量，从而监视键合导线9的电感的值，根据监视的电感值的变化检测劣化。
在如以上所述构成的半导体装置100中，用与导体图案3以及导体图案5连接的电压检测部12，检测半导体元件6的开关时的导体图案3与导体图案5之间的电压差，所以能够提高键合导线9的劣化的检测精度。由于这样构成，所以即使不增大在键合导线9中流过的电流，仅通过增大开关时的电流的时间变化量，也能够容易地增大键合导线9的劣化时的、键合导线9两端的电压的变化量，能够提高劣化的检测精度。这是利用了如下现象：在某个物体中流过的电流的大小在时间上变化时，用电流的时间变化量与该物体的电感之积表示该物体的两端的电压差。
另外，无需增大电流，所以还能够抑制由于半导体元件6的发热引起的半导体元件6的温度上升。进而，在最大的电流值相同的条件下，比较键合导线9未劣化和劣化的状态下的由电阻引起的电压变化量和由电感引起的电压变化量的情况下，易于使由电感引起的电压变化量大于由电阻引起的电压变化量，通过使用电感，能够提高由电压变化量引起的键合导线9的劣化的探测精度。
实施方式2.
以下，说明本发明的实施方式2中的半导体装置的构造。
在本实施方式2中不同点在于，对导体图案5并联连接多个在实施方式1中使用的半导体元件6。这样，即使在具有多个半导体元件6且并联连接的结构中，也能够提高键合导线9的劣化的检测精度。此外，其他方面与实施方式1相同，所以省略详细的说明。
图3是本发明的实施方式2中的半导体装置的构造示意图。在图3中，半导体装置200具备绝缘基板1、导体图案2、作为第2导体图案的导体图案3a、3b(以下也汇总称为导体图案3。对其它a、b后缀符号也是一样的)、导体图案4a、4b、作为第1导体图案的导体图案5、半导体元件6a、6b、栅电极7a、7b、半导体元件6的表面电极8a、8b、作为第1键合导线的键合导线9a、9b、作为第2键合导线的键合导线10a、10b、键合导线11a、11b、检测导体图案3与导体图案5之间的电压差的电压检测部12、检测键合导线9的劣化的劣化探测部13。
劣化探测装置14具备：电压检测部12，检测导体图案3a、3b与导体图案5之间的电压差；以及劣化探测部13，根据由电压检测部12检测出的电压差，判断键合导线9a、9b的劣化。
如图3所示，在本实施方式2中，相对导体图案5并联地配置有多个半导体元件6，所以在配置多个半导体元件6时，除了可共同地使用的部件以外，与半导体元件6的个数匹配地具备。
因此，半导体元件6a和半导体元件6b电并联连接，用电压检测部12分别检测导体图案3a与导体图案5之间的电压差、和导体图案3b与导体图案5之间的电压差，用劣化探测部13进行劣化判定，由此能够检测键合导线9a或者键合导线9b中的任意一个的劣化。导体图案5也可以是与键合导线9a以及键合导线9b分别连接的部分被电绝缘，被绝缘的各个导体图案5的部分与电压检测部12连接。在该情况下，还能够分开检测键合导线9a以及键合导线9b各自的劣化。
在如以上所述构成的半导体装置200中，用与导体图案3a、3b以及导体图案5连接的电压检测部12，检测半导体元件6开关时的导体图案3a、3b与导体图案5之间的电压差，所以能够提高键合导线9a以及键合导线9b的劣化的检测精度。由于这样构成，所以即使不增大在键合导线9a、9b中流过的电流，仅通过增大开关时的电流的时间变化量，也能够容易地增大键合导线9a、9b劣化时的、键合导线9a、9b两端的电压的变化量，能够提高劣化的检测精度。这是利用了如下现象：在某个物体中流过的电流的大小在时间上变化时，用电流的时间变化量与该物体的电感之积表示该物体的两端的电压差。
进而，即使在并联连接多个半导体元件6的情况下，也能够提高键合导线9a、9b的劣化的检测精度。
实施方式3.
以下，说明本发明的实施方式3中的半导体装置的构造。
在本实施方式3中不同点在于，对在实施方式1中使用的半导体元件6相对导体图案5串联连接其他半导体元件20。这样，对半导体元件6使用其他半导体元件20串联连接多个半导体元件的结构中，也能够提高键合导线9的劣化的检测精度。此外，其他方面与实施方式1相同，所以省略详细的说明。
图4是本发明的实施方式3中的半导体装置的构造示意图。在图4中，半导体装置300具备绝缘基板1、导体图案2、作为第2导体图案的导体图案3、导体图案4、作为第1导体图案的导体图案5、半导体元件6、20、栅电极7、半导体元件6的表面电极8、半导体元件20的表面电极21、作为第1键合导线的键合导线9、作为第2键合导线的键合导线10、键合导线11、作为第3键合导线的键合导线22、检测导体图案3与导体图案5之间的电压差的电压检测部12、检测键合导线9的劣化的劣化探测部13。
劣化探测装置14具备：电压检测部12，检测导体图案3与导体图案5之间的电压差；以及劣化探测部13，根据由电压检测部12检测出的电压差，判断键合导线9的劣化。
半导体元件20例如是如肖特基势垒二极管那样的整流元件。半导体元件20例如使用硅(Si)的单晶体形成。构成半导体元件20的半导体材料不限于此。例如，也可以是碳化硅(SiC)、氮化镓(GaN)等具有宽能带隙的半导体材料。
在键合导线22中，例如能够使用金(Au)、铜(Cu)、铝(Al)等。在表面电极21中，例如使用铜(Cu)、铝(Al)等。
如图4所示，半导体元件6的表面电极8经由键合导线9、半导体元件20的表面电极21、键合导线22，与导体图案5电连接。这样，半导体元件6和半导体元件20串联地连接。
在开关截止时，通过检测由键合导线9以及键合导线22的电感分量引起的导体图案3与导体图案5之间的电压差，能够检测键合导线9以及键合导线22的劣化。此外，作为半导体元件6的向绝缘基板1上的配置，在实施方式2所示的并联连接的情况下，通过对半导体元件6分别串联连接半导体元件20，能够得到同样的效果。
在如以上所述构成的半导体装置300中，用与导体图案3以及导体图案5连接的电压检测部12，检测半导体元件6的开关时的导体图案3与导体图案5之间的电压差，所以能够提高键合导线9以及键合导线22的劣化的检测精度。由于这样构成，所以即使不增大在键合导线9、22中流过的电流，仅通过增大开关时的电流的时间变化量，也能够容易地增大键合导线9、22劣化时的、键合导线9、22两端的电压差的变化量，能够提高劣化的检测精度。这是利用了如下现象：在某个物体中流过的电流的大小在时间上变化时，用电流的时间变化量与该物体的电感之积表示该物体的两端的电压差。
另外，无需增大电流，所以还能够抑制由于半导体元件6的发热引起的半导体元件6的温度上升。
实施方式4.
以下，说明本发明的实施方式4中的半导体装置的构造。
在上述实施方式1至实施方式3中，设想为了检测键合导线的劣化而使半导体元件6开关时的电流的时间变化量几乎不会由于键合导线9有无劣化而变化。实际上，在作为半导体元件6例如使用IGBT并使键合导线9劣化的状态下，实施开关截止的试验时，电流的时间变化量不变化。
但是，在开关导通中使键合导线9劣化时，在作为半导体元件6例如使用IGBT的情况下，在键合导线9的未劣化时和劣化时，即使使栅极的电阻、温度等条件相同，仍观测到电流的时间变化量稍微变化。即使电感分量不变化，但由于电流的时间变化量变化，导致检测的电压差变化。
因此，在键合导线9的未劣化时和劣化时，可通过对开关的条件进行微调整，去掉电流的时间变化量的变化的影响，纯粹地将由键合导线9的劣化引起的电感的变化反映到电压差，提高劣化的检测精度。但是，作为这样的微调整也不需要而提高劣化的检测精度的方法，得到以下的实施方式4。
在本实施方式4中不同点在于，对在实施方式1中使用的半导体元件6串联连接导体图案23，检测半导体元件6开关时的导体图案3与导体图案23之间的电压差以及导体图案23与导体图案5之间的电压差。这样，即使在对半导体元件6串联连接导体图案23的结构中，也能够提高键合导线9的劣化的检测精度。此外，其他方面与实施方式1相同，所以省略详细的说明。
图5是本发明的实施方式4中的半导体装置的构造示意图。在图5中，半导体装置400具备绝缘基板1、导体图案2、作为第2导体图案的导体图案3、导体图案4、作为第1导体图案的导体图案5、作为第3导体图案的导体图案23、半导体元件6、栅电极7、半导体元件6的表面电极8、作为第1键合导线的键合导线9、作为第2键合导线的键合导线10、键合导线11、作为第3键合导线的键合导线22、检测导体图案3与导体图案23之间的电压差以及导体图案23与导体图案5之间的电压差的电压检测部12、检测键合导线9的劣化的劣化探测部13。
键合导线9连接表面电极8和导体图案23。键合导线22连接导体图案23和导体图案5。
图6是本发明的实施方式4的半导体装置的电路图。在图6中，示出作为绝缘基板1上的实施例的电路图。如图6所示，键合导线9和键合导线22经由导体图案23串联地连接。设置有从导体图案3、5、导体图案23的连接点23a各自向电压检测部12的连接部位。作为电感分量，有基于键合导线9的分量以及基于导体图案23和键合导线22的分量。
使用图5，说明半导体元件6成为开关截止时的电压检测以及劣化探测的过程。
首先，在半导体元件6成为导通的状态下，从导体图案2至导体图案5，依次经由半导体元件6、表面电极8、键合导线9、导体图案23、键合导线22流过电流。与实施例1同样地，在半导体元件6成为开关截止时，不仅通过键合导线9，而且还通过导体图案23、键合导线22的电感，在导体图案3与导体图案5之间产生电压差。
如图5、6所示，电压检测部12检测(监视)导体图案3与导体图案23的键合导线9连接部(半导体元件6接近侧)之间的电压差、和导体图案5与导体图案23的键合导线9连接部之间这2个部位的电压差。
导体图案3与导体图案23的键合导线9连接部之间的电压差用键合导线9的电感分量与电流的时间变化量之积表示。另外，导体图案5与导体图案23的键合导线9连接部之间的电压差用导体图案23与键合导线22的电感分量之和、与电流的时间变化量之积表示。
因此，在半导体元件6成为开关截止时，不论电流的时间变化量是何值，通过计算导体图案3与导体图案23的键合导线9连接部之间的电压差、和导体图案5与导体图案23的键合导线9连接部之间的电压差的比，能够计算键合导线9的电感分量、与导体图案23以及键合导线22的电感分量之和的比。
一般，在半导体装置中，仅半导体元件6和其周围暴露于大的温度变化中，所以与半导体元件6分离的导体图案23以及键合导线22几乎不劣化，电感分量也不变化。键合导线9的电感分量、与导体图案23以及键合导线22的电感分量之和的比由于键合导线9的劣化而单调地变化，所以能够根据该值检测键合导线9的劣化。此外，如实施方式2所示，即使使用多个本实施方式4的结构来并联连接的情况下，也能够得到同样的效果。
在如以上所述构成的半导体装置400中，用与导体图案3、导体图案5以及导体图案23连接的电压检测部12，检测半导体元件6的开关时的导体图案3与导体图案23的键合导线9连接部之间的电压差、和导体图案5与导体图案23的键合导线9连接部之间的电压差，所以能够提高键合导线9的劣化的检测精度。这是利用了如下现象：在某个物体中流过的电流的大小在时间上变化时，用电流的时间变化量与该物体的电感之积表示该物体的两端的电压差。
另外，无需增大电流，所以还能够抑制由于半导体元件6的发热引起的半导体元件6的温度上升。
实施方式5.
本实施方式5是将上述实施方式1至4所涉及的半导体装置应用于电力变换装置的实施方式。本发明不限定于特定的电力变换装置，以下，作为实施方式5，说明在三相的逆变器中应用本发明的情况。
图7是示出应用本发明的实施方式5中的电力变换装置的电力变换系统的结构的框图。
图7所示的电力变换系统具备电源1000、电力变换装置2000、负载3000。电源1000是直流电源，对电力变换装置2000供给直流电力。电源1000能够包括各种例子，例如，既能够包括直流体系、太阳能电池、蓄电池，也可以包括与交流体系连接的整流电路、AC/DC转换器等。另外，电源1000也可以包括将从直流体系输出的直流电力变换为预定的电力的DC/DC转换器。
电力变换装置2000是在电源1000与负载3000之间连接的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，对负载3000供给交流电力。电力变换装置2000如图7所示，具备：主变换电路2001，将从电源1000输入的直流电力变换为交流电力而输出；以及控制电路2003，将控制主变换电路2001的控制信号输出给主变换电路2001。
负载3000是通过从电力变换装置2000供给的交流电力驱动的三相的电动机。此外，负载3000不限于特定的用途，是搭载于各种电气设备的电动机，例如用作面向混合动力汽车、电动汽车、铁路车辆、电梯、空调设备的电动机等。
以下，详细说明电力变换装置2000。主变换电路2001具备内置于半导体装置2002的开关元件和续流二极管(未图示)，通过开关元件进行开关，将从电源1000供给的直流电力变换为交流电力，供给到负载3000。主变换电路2001的具体的电路结构有各种例子，但本实施方式的主变换电路2001是2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件逆并联连接的6个续流二极管。主变换电路2001包括内置各开关元件、各续流二极管等的与上述实施方式1至4中的任意一个相当的半导体装置2002。6个开关元件是每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。各上下支路的输出端子、即主变换电路2001的3个输出端子与负载3000连接。
另外，主变换电路2001具备驱动各开关元件的驱动电路(未图示)。驱动电路既可以内置于半导体装置2002，也可以是与半导体装置2002独立地具备驱动电路的结构。驱动电路生成驱动主变换电路2001的开关元件的驱动信号，供给到主变换电路2001的开关元件的控制电极。具体而言，依照来自后述控制电路2003的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路2003以对负载3000供给期望的电力的方式，控制主变换电路2001的开关元件。具体而言，根据应供给到负载3000的电力，计算主变换电路2001的各开关元件应成为导通状态的时间(导通时间)。例如，通过根据应输出的电压对开关元件的导通时间进行调制的PWM控制，能够控制主变换电路2001。另外，以在各时间点向应成为导通状态的开关元件输出导通信号且向应成为截止状态的开关元件输出截止信号的方式，向主变换电路2001具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极，作为驱动信号输出导通信号或者截止信号。
在如以上所述构成的本实施方式5所涉及的电力变换装置中，作为主变换电路2001的半导体装置2002，应用实施方式1至4所涉及的半导体装置，所以能够实现可靠性的提高。
在本实施方式中，说明在2电平的三相逆变器中应用本发明的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。另外，在对直流负载等供给电力的情况下，还能够在DC/DC转换器、AC/DC转换器等中应用本发明。
另外，应用本发明的电力变换装置不限定于上述的负载为电动机的情况，例如，既能够用作放电加工机、激光加工机、感应加热烹调器、非接触供电系统的电源装置等，进而也能够用作太阳能发电系统、蓄电系统等的功率调节器。
应理解上述实施方式在所有方面仅为例示而不是限制性的。本发明的范围并非通过上述实施方式的范围示出，而是通过权利要求书示出，包括与权利要求书均等的意义以及范围内的所有变更。另外，也可以通过适宜地组合上述实施方式公开的多个构成要素来形成发明。

Claims (7)

1.一种半导体装置，具备：
绝缘基板；
半导体元件，搭载于所述绝缘基板上，在表面具有表面电极；
第1导体图案，形成于所述绝缘基板上，流过所述半导体元件的主电流；
第2导体图案，形成于所述绝缘基板上，用于检测所述半导体元件的所述表面电极的电位；
第1键合导线，连接所述表面电极和所述第1导体图案；
第2键合导线，连接所述表面电极和所述第2导体图案；
电压检测部，与所述第1导体图案及所述第2导体图案连接，检测所述半导体元件进行开关时的所述第1导体图案与所述第2导体图案之间的电压差；以及
劣化探测部，使用所述检测的所述电压差来探测所述第1键合导线的劣化。
2.根据权利要求1所述的半导体装置，其中，
所述电压检测部检测由所述第1键合导线的电感分量引起的所述电压差。
3.根据权利要求1或者2所述的半导体装置，其中，
所述劣化探测部具备基准电压生成部和比较器，用所述比较器比较所述电压差和由所述基准电压生成部生成的基准电压，在所述电压差超过所述基准电压的情况下，输出报错信号。
4.根据权利要求1或者2所述的半导体装置，其中，
具有多个所述半导体元件，所述多个半导体元件相对所述第1导体图案并联连接。
5.根据权利要求1或者2所述的半导体装置，其中，
具有多个所述半导体元件，所述多个半导体元件相对所述第1导体图案串联连接。
6.根据权利要求1或者2所述的半导体装置，其中，
所述表面电极和所述第1导体图案经由连接有所述第1键合导线以及第3键合导线的第3导体图案连接，
所述电压检测部检测所述第1导体图案与所述第3导体图案之间的电压差以及所述第2导体图案与所述第3导体图案之间的电压差。
7.一种电力变换装置，具备：
主变换电路，具有权利要求1至6中的任意一项所述的半导体装置，该主变换电路变换输入的电力并输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201880087286.8A 2018-01-26 2018-12-03 半导体装置以及电力变换装置 Active CN111630401B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-011384 2018-01-26
JP2018011384 2018-01-26
PCT/JP2018/044375 WO2019146258A1 (ja) 2018-01-26 2018-12-03 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
CN111630401A CN111630401A (zh) 2020-09-04
CN111630401B true CN111630401B (zh) 2022-09-16

Family

ID=67395363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880087286.8A Active CN111630401B (zh) 2018-01-26 2018-12-03 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US11677312B2 (zh)
JP (1) JP6877595B2 (zh)
CN (1) CN111630401B (zh)
DE (1) DE112018006938T5 (zh)
WO (1) WO2019146258A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230052235A1 (en) * 2020-03-06 2023-02-16 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2007113983A (ja) * 2005-10-19 2007-05-10 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置
CN101038882A (zh) * 2006-03-03 2007-09-19 松下电器产业株式会社 布线部件、带树脂的金属部件及树脂密封半导体装置、以及它们的制造方法
CN101252126A (zh) * 2006-11-03 2008-08-27 台湾积体电路制造股份有限公司 半导体元件
CN101499472A (zh) * 2008-01-29 2009-08-05 恩益禧电子股份有限公司 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
CN102243282A (zh) * 2010-05-13 2011-11-16 比锐精密设备(深圳)有限公司 全自动金线键合机直流断线检测装置
JP2013057589A (ja) * 2011-09-08 2013-03-28 Fuji Electric Co Ltd 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
CN105305780A (zh) * 2014-07-14 2016-02-03 丰田自动车株式会社 半导体装置以及电力变换装置
CN105811943A (zh) * 2016-04-06 2016-07-27 华中科技大学 一种应用于串联压接型igbt的集成驱动装置
CN105911446A (zh) * 2016-04-12 2016-08-31 重庆大学 Igbt老化状态监测方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP2009025044A (ja) * 2007-07-17 2009-02-05 Toshiba Corp 半導体装置
JP2009147142A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体デバイス、及びそのボンディング不良検出方法
JP2010223647A (ja) * 2009-03-23 2010-10-07 Sony Corp 電気的接続状態の検査装置および検査方法
JP5297922B2 (ja) * 2009-07-14 2013-09-25 ローレル機械株式会社 硬貨処理機
JP2011222717A (ja) * 2010-04-08 2011-11-04 Renesas Electronics Corp 半導体製造装置、及び半導体装置の製造方法
JP6056299B2 (ja) * 2012-09-13 2017-01-11 富士電機株式会社 半導体装置とワイヤオープン不良の検出方法
US9664728B2 (en) * 2013-04-14 2017-05-30 Infineon Technologies Austria Ag Detection of defective electrical connections
JP2015114149A (ja) * 2013-12-10 2015-06-22 カルソニックカンセイ株式会社 ボンディングワイヤ劣化検出装置及びボンディングワイヤ劣化検出方法
JP6135690B2 (ja) * 2015-02-06 2017-05-31 トヨタ自動車株式会社 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
WO2016207954A1 (ja) * 2015-06-22 2016-12-29 株式会社日立製作所 電力変換装置、電力変換装置の診断システム、および診断方法
CN110612600B (zh) * 2017-05-19 2022-12-27 三菱电机株式会社 半导体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2007113983A (ja) * 2005-10-19 2007-05-10 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置
CN101038882A (zh) * 2006-03-03 2007-09-19 松下电器产业株式会社 布线部件、带树脂的金属部件及树脂密封半导体装置、以及它们的制造方法
CN101252126A (zh) * 2006-11-03 2008-08-27 台湾积体电路制造股份有限公司 半导体元件
CN101499472A (zh) * 2008-01-29 2009-08-05 恩益禧电子股份有限公司 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
CN102243282A (zh) * 2010-05-13 2011-11-16 比锐精密设备(深圳)有限公司 全自动金线键合机直流断线检测装置
JP2013057589A (ja) * 2011-09-08 2013-03-28 Fuji Electric Co Ltd 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
CN105305780A (zh) * 2014-07-14 2016-02-03 丰田自动车株式会社 半导体装置以及电力变换装置
CN105811943A (zh) * 2016-04-06 2016-07-27 华中科技大学 一种应用于串联压接型igbt的集成驱动装置
CN105911446A (zh) * 2016-04-12 2016-08-31 重庆大学 Igbt老化状态监测方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于三电平NPC型逆变器IGBT功率模块键合引线断裂的在线监测研究;韩劲松;《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》;20170615;全文 *

Also Published As

Publication number Publication date
JP6877595B2 (ja) 2021-05-26
DE112018006938T5 (de) 2020-10-15
US11677312B2 (en) 2023-06-13
US20210048472A1 (en) 2021-02-18
WO2019146258A1 (ja) 2019-08-01
CN111630401A (zh) 2020-09-04
JPWO2019146258A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
CN110235244B (zh) 功率半导体模块以及电力转换装置
EP2267876A1 (en) Power converter for traction control and transportation system
US20100213915A1 (en) Semiconductor switching device
CN101142737A (zh) 电动机控制装置的过热检测方式
US20130038140A1 (en) Switching circuit
JP2010199490A (ja) パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール
JP2015032984A (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
JP2018183015A (ja) 電力変換装置、その診断システム、診断方法、及びそれを用いた電動機制御システム
JP2015033149A (ja) 半導体素子の駆動装置及びそれを用いた電力変換装置
CN111630401B (zh) 半导体装置以及电力变换装置
CN113056864A (zh) 电力转换装置
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
CN111052325B (zh) 半导体模块以及电力转换装置
JP6827595B1 (ja) 半導体装置および電力変換装置
JP2013140889A (ja) パワーモジュール
US11863166B2 (en) Power semiconductor module and power converter
CN111357106B (zh) 半导体模块、电力转换装置及移动体
US11710683B2 (en) Heat conduction pattern for cooling a power module
US20230052235A1 (en) Semiconductor device and power conversion device
US20220416651A1 (en) Power conversion device and power conversion system
US20230268239A1 (en) Semiconductor device, power converter, and moving vehicle
JP2023109223A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
JP2023109224A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
JP2022127114A (ja) 電力変換装置
JP3891015B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant